專利名稱：高效迭代解碼的制作方法
技術領域：
中所眾知。另一方面，可以在任何其它范圍中進行定標和/或可以是非一對數(shù) 的定標。最好，解碼處理器50接收來自解調(diào)器或信道去交錯器(未示出)的 數(shù)字信號，如在本技術領域中所眾知。在根據(jù)多碼方案發(fā)送之前對所接收到的 數(shù)字信號進行編碼，所述多碼方案最好包括串行的外部編碼方案、交錯以及內(nèi) 部編碼方案。另一方面或此外，多碼方案包括加速碼(Turbo code)方案，或
任何其它合適的迭代方案。
把輸入處理器50的數(shù)字數(shù)據(jù)積累到兩個平行的緩沖器62和64，其中，緩
沖器62接收數(shù)據(jù)的第一分組而緩沖器64接收數(shù)據(jù)的第二分組。通過開關66 把對內(nèi)部碼進行解碼的內(nèi)部解碼器68輪流地連接到緩沖器62和64。解碼器 68最好是一個后驗概率(APP)解碼器，也稱為最大后驗概率(MAP)解碼器。 在本技術領域中眾知這種解碼器，例如，在Steven S. Pietrobon的題為 "Turbo/Map解碼器的實施和性能"(International Journal of Satellite Communications, vol. 16， 1998， pp. 23-46)中描述了這種解碼器，在此引 用該文作為參考；以及在題為"有效的格子結構國家量度標準"的美國專利申 請第09/186,753號中描述了這種解碼器，該專利已轉讓給本發(fā)明的受讓人， 并在此引用作為參考。又另一方面，解碼器68可以包括本技術領域中眾知的 其它解碼器，包括SOVA解碼器。
最好通過開關56和58把兩個雙端口存儲器RAM 52和54輪流連接到內(nèi)部 解碼器68。最好，開關56把經(jīng)解碼的輸出從解碼器68傳遞到R認52和54之 一，而開關58把來自同一個RAM的輸入傳遞到解碼器68。最好，來自解碼器68的輸出在它到RAM 52或54的入口時或在它從那里輸出時通過去交錯器72 去交錯。同樣，最好，通過開關58到解碼器68的輸入通過與RAM 52和54相 關聯(lián)的交錯器74進行交錯。
把雖然針對不同碼(即，外部碼)的解碼，但是最好在結構上與解碼器68 相似的外部APP (或MAP)解碼器70通過開關76輪流地連接到RAM 52和54。 最好，解碼器70包括兩個輸出線路第一輸出線路90，它提供在供進一步處 理的經(jīng)編碼信號上的概率信息；以及第二輸出線路92,它提供在經(jīng)解碼數(shù)據(jù)信 號上的概率信息。最好，連接到輸出線路90的開關78輪流地把從解碼器70 的輸出導向RAM 52和54的交錯器74。在處理器50中足夠次數(shù)的迭代之后， 最好把從解碼器70的輸出在輸出線路92上傳遞到判定單元80，它把軟數(shù)據(jù)轉 換成硬數(shù)據(jù)。最好，把硬數(shù)據(jù)傳遞到CRC校驗單元83，它確定和校驗經(jīng)解碼分 組的CRC。
最好，解碼器68把經(jīng)解碼數(shù)據(jù)作為非本征信息輸出，即，作為來自開關 58的它的輸入數(shù)據(jù)的LLR概率和它的經(jīng)計算改進的LLR概率之間的差，如在本 技術領域中所眾知，并且例如在上述Hagenauer等人的文章中所定義。另一方 面，解碼器701最好具有兩個輸出線路90和92，如上所述，其中之一 (最好 是線路92)傳遞非本征信息，作為到解碼器68的反饋，而另一個(最好是線 路90)把先驗概率信息，即，經(jīng)計算的LLR概率，傳遞到判定單元80。
最好，從解碼單元50通過開關86輸出經(jīng)解碼硬數(shù)據(jù)，所述開關根據(jù)原始 分組存儲在緩沖器62和64中的哪一個而把輸出導向兩個分立的線路82和84。 最好，控制單元88控制解碼器68和70的操作、開關的狀態(tài)和處理器50的其 它操作。
在操作期間，分別把兩個連續(xù)的數(shù)據(jù)分組輸入緩沖器62和64。把開關66 和56設置成它們的向上的狀態(tài)(如在

圖1中所示)，解碼器68執(zhí)行第一循環(huán)， 在該循環(huán)中，在緩沖器62中的分組上進行第一內(nèi)部解碼迭代。在第一內(nèi)部解 碼迭代中，解碼器68接收來自緩沖器62的輸入分組，并產(chǎn)生在RAM 52中的 輸出分組。最好在RAM 52中的輸出分組通過去交錯器72進行去交錯，因此準 備了輸入到解碼器70的分組。開關58的狀態(tài)不影響解碼器68的操作，因此
19不要緊或使之斷開。
此后，使開關56和66置于它們的向下的狀態(tài)，而使開關76和78置于它 們的向上的狀態(tài)。此時，控制單元88啟動解碼器68和70兩者的操作。解碼 器68執(zhí)行在緩沖器64中的分組上的第一內(nèi)部解碼迭代，并產(chǎn)生在RAM 54中 的輸出分組。最好，輸出分組在它到RAM 54的途中通過去交錯器72進行去交 錯，以準備在處理器的下一個循環(huán)期間輸出到解碼器70。另一方面或此外，去 交錯器72對離開RAM 54的分組進行去交錯。同時，解碼器70執(zhí)行在RAM 52 中的分組上的第一外部解碼迭代。解碼器72在RAM 52中的經(jīng)去交錯的分組上 進行操作并產(chǎn)生返回RAM 52的輸出分組。輸出分組通過與RAM 52相關聯(lián)的交 錯器74進行交錯，以準備供解碼器68再使用。
在第三操作循環(huán)中，使開關56、 58和66處于它們向上的狀態(tài)，而使開關 76和78處于它們向下的狀態(tài)，如在第一循環(huán)中那樣。解碼器68接收來自緩沖 器62和RAM 52兩者的輸入，并在緩沖器62中的分組上執(zhí)行第二內(nèi)部解碼迭 代。把輸出分組傳遞到RAM52，如同在第一內(nèi)部解碼迭代中那樣。同時，解碼 器70在來自緩沖器64的分組上執(zhí)行第一外部解碼迭代。把輸出返回到R認54， 以待單元74進行交錯而準備供解碼器68使用。此后，改變開關56、 58、 66、 76和78的狀態(tài)，解碼器68在緩沖器64中的分組上操作，而解碼器70在來 自緩沖器62的分組上操作。因此，解碼器68和70在緩沖器62和64的分組 上互換地執(zhí)行解碼迭代。兩個解碼器68和70同時操作，因此，使用本技術領 域中眾知的諸如處理器之類的相同硬件量有可能得到兩倍解碼速度。
控制單元88判定何時終止分組的解碼，最好，根據(jù)一種下述的方法。通 過開關78把來自解碼器70的輸出傳遞到判定單元80，它從在分組中的軟數(shù)據(jù) 的符號得到硬數(shù)據(jù)(0和1)，如上所述，或如在本技術領域中所眾知。把硬 數(shù)據(jù)傳遞到CRC校驗單元83，它確定CRC并把它傳遞到控制單元88?？刂茊?元88根據(jù)CRC和其它信息判定是否執(zhí)行其它解碼迭代，如在下面進一步描述。
另一方面或此外，在預定次數(shù)解碼迭代之后，終止每個分組的解碼。無論 從82或84兩個線路中的哪一個輸出分組，開關86都設置成接通，而且最好 斷開開關78。把來自解碼器70的輸出傳遞到判定單元80，并從那里通過線路82或84輸出。在基本上相同的時刻，把數(shù)據(jù)的新分組輸入到緩沖器62或64， 原來已經(jīng)在其中存儲了現(xiàn)在一經(jīng)解碼分組，并繼續(xù)進行解碼過程。最好，順序 地把新分組裝載到緩沖器62和64的每一個，然后通過解碼器68彼此獨立地 進行處理。另一方面，新分組一個接著一個緊接著充入緩沖器62和64，以致 兩個新分組在緊接著的循環(huán)中進入解碼過程。
圖2是流程圖，示出根據(jù)本發(fā)明的一個實施例在控制單元88的監(jiān)督下解 碼器70所執(zhí)行的一種迭代解碼方法。最好，對于進入處理器50的每個新分組， 使執(zhí)行解碼迭代次數(shù)的計數(shù)器設置為零。對于分組的每個輸出解碼迭代，使計 數(shù)器增加。直到計數(shù)器達到預定最小迭代數(shù)(TR)，就使分組自動地從解碼器 70傳遞回解碼器68供另一次解碼迭代。最好，把預定次數(shù)設置成最小迭代次 數(shù)，這樣可以得到適用于輸出的足夠的解碼質(zhì)量。又最好，預定次數(shù)(TR)在 4和8之間。
在已經(jīng)執(zhí)行預定次數(shù)的初始迭代之后，解碼器70和/或控制單元88確定 在分組中的位的LLR概率值L的最小絕對值，最小(|L|) , g卩，在分組中的 所有位中的LLR概率值接近于零。(如上所述，在_32到31的定標上在對數(shù) 域中測量位概率，分別具有相應于高概率的定標極值1和0。)最小LLR概率 表示LLR概率所表示的正確硬位值的可信度水平。因此，如果最小LLR概率值 不超過預定絕對概率門限值，則繼續(xù)進行解碼過程。然而，如果最小LLR概率 值超過預定門限值，則最好驗證分組的CRC，如果CRC是正確的，則終止分組 的解碼。
最好，從在輸出線路90上的經(jīng)解碼數(shù)據(jù)LLR概率計算最小絕對值。另一 方面或此外，從經(jīng)編碼數(shù)據(jù)先驗概率計算最小絕對值，所述經(jīng)編碼數(shù)據(jù)先驗概 率相應于在線路92上的非本征信息，如這里上面所述并為本技術領域中眾知。
另一方面，解碼器70校驗最小概率值或CRC碼，但是不是兩者。又另一 方面，用對概率值匯聚到極值的進程進行任何其它測量來代替最小值。例如， 可以把位的概率值的平均或中間值與不同的相應門限值進行比較。然而應該注 意，使用最小值簡單，而且所需要的計算時間較少。在本發(fā)明的一個實施例中， 用順序地把概率與最小門限值進行比較來代替先只計算最小值再與門限值比較。如果發(fā)現(xiàn)位具有的概率值低于門限值，則終止校驗而執(zhí)行另外的迭代。
又另一方面或此外，調(diào)節(jié)最小概率以忽略離開本體的東西。最好，忽略低
于最小值的概率值預定數(shù)。
又另一方面或此外，在分組中的位的子集上計算最小或平均概率，最好在
隨機子集上計算。應該注意，這里上述確定何時終止迭代解碼的方法不只限于
使用解碼處理器50?？梢栽谌魏蔚獯a器中使用所述方法，包括Turbo碼解 碼器和Turbo —型解碼器。
應該進一步注意，雖然上述說明涉及在對數(shù)域中使用LLR概率的解碼方法， 但是可以用其它概率表示來應用本發(fā)明的方法。尤其，可以用諸如DSP浮點運 算解碼器之類的解碼器應用本發(fā)明的方法，它表示在正常范圍(即，在0和1 之間)中的概率。在這種解碼器中，調(diào)節(jié)選擇最小概率的方法，以致相對于通 過概率表示的硬數(shù)據(jù)判定("0"或"1")來選擇最小概率。
在本發(fā)明的另一個實施例中，迭代解碼系統(tǒng)100包括幀緩沖器102、內(nèi)部 解碼器104、交錯器106、去交錯器108、外部解碼器110、判定單元112、 CRC 校驗單元114和控制單元116，如在圖3中所示。可以有利地用RAM存儲器來 實施交錯器106和去交錯器108。有利地，系統(tǒng)100是接收模擬信號的數(shù)字接 收機的一部分。所接收的信號經(jīng)過數(shù)字化，并有利地變換成在對數(shù)定標中表示 概率值的范圍{一32， 31}中的定標，如在本技術領域中所眾知。另一方面，定 標可以在任何其它范圍中和/或可以是非對數(shù)定標。
有利地，迭代解碼系統(tǒng)100接收兩者解調(diào)器和信道去交錯器(未示出)的 數(shù)字信號，如在本技術領域中所眾知。在根據(jù)多碼方案發(fā)送之前，對所接收到 的數(shù)字信號進行編碼，有利地包括相串聯(lián)的外部編碼方案、交錯和內(nèi)部編碼方 案。另一方面或此外，多碼方案包括Turbo碼方案或任何其它合適的迭代方案。
在接收分組中的數(shù)據(jù)的幀緩沖器102中積累輸入到系統(tǒng)100的數(shù)字數(shù)據(jù)。 可以用FIFO有利地實施幀緩沖器102。配置幀緩沖器102以把硬件控制信號(把 該信號表示為FAST—DECODE,并在下面描述)發(fā)送到控制單元116。把對內(nèi)部 碼進行解碼的內(nèi)部解碼器104耦合到幀緩沖器102。有利地，解碼器104是APP 解碼器(或MAP解碼器)，如在本技術領域中所眾知。又另一方面，內(nèi)部解碼
22器104可以包括在本技術領域中所眾知其它解碼器，例如包括SOVA解碼器。
把內(nèi)部解碼器104耦合到去交錯器108。從內(nèi)部解碼器104輸出經(jīng)解碼數(shù) 據(jù)信號，并通過去交錯器108進行去交錯。把去交錯器108耦合到外部解碼器 110。
把外部AAP (或MAP)解碼器110也耦合到交錯器106，所述外部解碼器 110雖然針對不同碼的解碼，但是在結構上有利地與內(nèi)部解碼器104相似。有 利地，交錯器106是偽隨機交錯器，但是也可以是塊交錯器或巻積交錯器等另 外的交錯器。有利地，外部解碼器110包括兩個輸出線路連接到交錯器106 的第一輸出線路，提供在經(jīng)編碼信號上的概率信息供進一步處理；以及連接到 判定單元112的第二輸出線路，提供在經(jīng)解碼數(shù)據(jù)信號上的概率信息。在解碼 系統(tǒng)100中經(jīng)過足夠次數(shù)迭代之后，有利地在第二輸出線路上把來自外部解碼 器110的輸出傳遞到判定單元112，該單元把軟數(shù)據(jù)轉換成硬數(shù)據(jù)。有利地， 把硬數(shù)據(jù)傳遞到CRC校驗單元114，它確定并校驗經(jīng)解碼分組的CRC。
有利地，內(nèi)部解碼器104輸出經(jīng)解碼數(shù)據(jù)作為非本征信息，即，作為它的 輸入數(shù)據(jù)的LLR概率和它的經(jīng)計算改進的LLR概率之間的差，如在本技術領域 中所眾知和定義，例如，上述Hagenauer等人的文章。另一方面，外部解碼器 110有利地包括兩個輸出線路，如上所述，其中之一傳遞非本征信息作為到內(nèi) 部解碼器104的反饋，而其中的另一個把先驗概率信息，即，經(jīng)計算的LLR概 率，傳遞到判定單元112。
有利地在控制單元116的控制下從解碼系統(tǒng)100輸出經(jīng)解碼硬數(shù)據(jù)?？刂?單元116還控制迭代解碼系統(tǒng)100的其它操作。控制單元IOO可以有利地是一 個微處理器。另一方面，可以用任何傳統(tǒng)處理器、控制器、微控制器或狀態(tài)機 實施控制單元116。
當兩個解碼器104、 110已經(jīng)對分組進行解碼時，解碼系統(tǒng)100已經(jīng)執(zhí)行 一次迭代?？刂茊卧?16有利地根據(jù)下面描述的方法步驟確定何時終止分組的 解碼。把外部解碼器110的輸出傳遞到判定單元112，它從分組中的軟數(shù)據(jù)的 符號得到硬數(shù)據(jù)(0和1)，如上所述或如在本技術領域中所眾知。把硬數(shù)據(jù) 傳遞到CRC校驗單元114，它根據(jù)已知方法確定CRC，并把CRC傳遞到控制單元116。控制單元116根據(jù)CRC和其它信息判定是否執(zhí)行另外的解碼迭代，如 進一步在下面描述。
另一方面或此外，在預定解碼迭代次數(shù)之后終止每個分組的解碼。把外部 解碼器110的輸出傳遞到判定單元112，并從那里從解碼系統(tǒng)100輸出。在基 本上相同的時刻，把數(shù)據(jù)的新分組輸入到幀緩沖器102 (在其中原始地存儲現(xiàn) 在一經(jīng)解碼分組)，并繼續(xù)進行解碼過程。根據(jù)一個實施例，迭代解碼系統(tǒng)100 在控制單元116的監(jiān)督下執(zhí)行在圖4的流程圖中示出的運算步驟，以停止數(shù)據(jù) 分組的迭代解碼過程。在步驟200中，對于每個輸入系統(tǒng)的新分組，設置執(zhí)行 解碼迭代次數(shù)的計數(shù)器(未示出)為零。用ITER一NUM表示當前迭代次數(shù)。然 后系統(tǒng)進行到步驟204，并增加當前迭代次數(shù)ITER—NUM。對于分組的每個外部 解碼迭代，增加計數(shù)器。直到計數(shù)器到達預定最小迭代次數(shù)，MIN—ITERJ麗， 分組從外部解碼器自動傳遞回內(nèi)部解碼器，供另一次解碼迭代。有利地，把預 定最小迭代次數(shù)MIN—ITER—NUM設置成可以得到適合于輸出的具有足夠解碼質(zhì) 量的最小迭代次數(shù)。又有利地，預定最小迭代次數(shù)MIN—ITER—NUM在4和8之 間。在一個實施例中，預定最小迭代次數(shù)MIN—ITER—NUM是一個4一位幀參數(shù)。 在增加當前迭代次數(shù)ITER一N麗之后，系統(tǒng)進行到步驟206。
在步驟206中，系統(tǒng)確定當前迭代次數(shù)ITERJfUM是否等于預定最大迭代 次數(shù)MAX—ITER JUM。有利地，預定最大迭代次數(shù)MAX—ITER—NUM在12和16之 間。在一個實施例中，預定最大迭代次數(shù)MAX一ITER一NUM是一個4一位幀參數(shù)。 如果當前迭代次數(shù)ITER—NUM等于預定最大迭代次數(shù)MAX一ITER一NUM，則系統(tǒng)進 行到步驟208。在步驟208中，系統(tǒng)停止執(zhí)行在數(shù)據(jù)分組上的解碼迭代。另一 方面，如果當前迭代次數(shù)ITER一NUM不等于預定最大迭代次數(shù)MAX—ITER—NUM， 則系統(tǒng)進行到步驟210。
在步驟210中，系統(tǒng)確定當前迭代次數(shù)ITER—NUM是否大于或等于預定最 小迭代次數(shù)MIN一ITER一NUM。如果當前迭代次數(shù)ITER—NUM大于或等于預定最小 迭代次數(shù)MIN一ITER—NUM，則系統(tǒng)進行到步驟212。另一方面，如果當前迭代次 數(shù)ITER—NUM不大于或等于預定最小迭代次數(shù)MIN—ITER—N麗，則系統(tǒng)返回到步 驟202以執(zhí)行另外的解碼迭代。在步驟212中，系統(tǒng)確定表示為CRC_CHECK—MODE—0K的狀態(tài)標志是否等于 1 (即，是否設置該標志)。狀態(tài)標志CKC—CHECK—MODE—OK有利地是在控制單 元中的解碼模式寄存器中的一個標志，是有利地通過控制單元寫入的。在一個 實施例中，具有值1的CRC—CHECK_MODE—OK標志表示以前兩次迭代具有優(yōu)良的 循環(huán)冗余校驗(CRC)結果。CRC是在有關技術中眾知的一種差錯一檢測方法。 在另一個實施例中，具有值1的CRC一CHECK—MODE—OK標志表示以前兩次迭代的 CRC位是相同的。在另一個實施例中，具有值1的CRC—CHECK—MODE—OK標志表 示以前兩次迭代的CRC位是相同的，而且以前兩次迭代具有優(yōu)良的CRC結果。 在另一個實施例中，具有值1的CRC一CHECK—MODE—OK標志表示以前迭代是優(yōu)良 的，而且整個分組和以前迭代上的經(jīng)解碼分組是相同的。在另一個實施例中， 可以用CONVERGE—DETECTED標志來代替CRC—CHECK—MODE—OK標志。具有值1的 CONVERGE—DETECTED標志表示整個分組和以前迭代上的經(jīng)解碼分組是相同的。 例如，當解碼器已經(jīng)集中到有差錯的結果，而且不需要繼續(xù)進行解碼的試驗
(即，在該模式中沒有CRC)時，這是有利的。在另一個實施例中，具有值1 的CRC一C服CK—MODE—OK標志可以表示對于以前兩個數(shù)據(jù)分組是否有可以滿意的 其它已知差錯檢測測量。
如果在步驟212中CRC—CHECK—MODE—OK標志等于1 ，則系統(tǒng)進行到步驟208 ， 終止數(shù)據(jù)分組的迭代過程。另一方面，如果CRC一CHECKJ10DE—OK標志不等于1，
(即，該標志等于0，或被清除)則系統(tǒng)進行到步驟214。
在步驟214中，系統(tǒng)確定表示為FASTJ)ECODE的硬件控制信號是否等于1。 在多用戶解碼系統(tǒng)中可以有利地使用FAST一DECODE硬件控制信號，在這種系統(tǒng) 中，通過解調(diào)器(未示出)發(fā)送信號以加速解碼系統(tǒng)。可以通過外部FIFO有 利地產(chǎn)生FAST—DECODE硬件控制信號，以通知解碼系統(tǒng)在最小迭代次數(shù) MIN一ITER一N麗之后盡快結束已經(jīng)執(zhí)行的分組解碼。另一方面，可以通過解碼系 統(tǒng)的輸入幀緩沖器的FIFO驅動FASTJ)ECODE硬件控制信號。在FIFO上設置一 個門限值，致使如果使分組充入FIFO而它的電平低于門限值，則解碼系統(tǒng)可 以運行最大迭代次數(shù)MAX一ITER一N麗。如果FIFO已充滿而關閉(即，如果符合 或超過門限值)，則解碼系統(tǒng)只運行最小迭代次數(shù)MINJTER—NUM。因此，如果使FIFO充滿到FIFO存儲容量的預定百分比之內(nèi)，則驅動FAST—DECODE硬件控 制信號。因此可以有利地在FIFO上設置門限電平，在解碼系統(tǒng)了解到它不能 對等待在輸入幀緩沖器中的所有分組都進行服務的情況下，可以驅動 FAST一DECODE硬件控制信號。
如果在步驟214中FAST—DECODE硬件控制信號等于1，則系統(tǒng)進行到步驟 208，停止數(shù)據(jù)分組的迭代過程。另一方面，如果FAST—DECODE硬件控制信號 不等于l (即，它等于O)，則系統(tǒng)返回步驟202以執(zhí)行另外的解碼迭代。
熟悉本技術領域的人員會理解，可以通過任何迭代解碼器，例如，Turbo 解碼器或Turbo型解碼器，來執(zhí)行圖4的方法步驟。眾知Turbo解碼主要可以 用于均衡器和解碼器之間或解調(diào)器和解碼器之間的迭代。因此，熟悉本技術領 域的人員會理解，可以在Turbo均衡(包括一個解碼器)中執(zhí)行圖4的方法步 驟。
根據(jù)另一個實施例，圖3的迭代解碼系統(tǒng)100在控制單元116的監(jiān)督下執(zhí) 行在圖5的流程圖中示出的算法步驟，以停止數(shù)據(jù)分組的迭代解碼過程。在步 驟300中，對于接入系統(tǒng)的每個新分組，使執(zhí)行解碼迭代次數(shù)的計數(shù)器(未示 出)設置到零。把當前迭代次數(shù)表示為ITER一NUM。然后系統(tǒng)進行到步驟304， 并增加當前迭代次數(shù)ITER—NUM。對于分組的每個輸出解碼迭代，增加計數(shù)器。 直到計數(shù)器到達預定最小迭代次數(shù)MIN一ITER一NUM，分組自動從外部解碼器返回 到內(nèi)部解碼器，以進行另外的解碼迭代。有利地，把預定最小迭代次數(shù) MIN—ITER一N麗設置為可以得到適合于輸出的足夠解碼質(zhì)量的最小迭代次數(shù)。又 有利地，預定最小迭代次數(shù)MIN—ITER—NUM在4和8之間。在一個實施例中， 預定最小迭代次數(shù)MIN—ITER一NUM是一個4一位幀參數(shù)。在增加當前迭代次數(shù)之 后，系統(tǒng)進行到步驟306。
在步驟306中，系統(tǒng)確定當前迭代次數(shù)ITER一N麗是否等于預定最大迭代 次數(shù)MAX—ITER一NUM。有利地，預定最大迭代次數(shù)MAX—ITER—NUM在12和16之 間。在一個實施例中，預定最大迭代次數(shù)MAX—ITER—NUM是一個4一位幀參數(shù)。 如果當前迭代次數(shù)ITER—NUM等于預定最大迭代次數(shù)MAX—ITER—N函，則系統(tǒng)進 行到步驟308。在步驟308中，系統(tǒng)停止執(zhí)行在數(shù)據(jù)分組上的解碼迭代。另一方面，如果當前迭代次數(shù)ITER一NUM不等于預定最大迭代次數(shù)MAX—ITER—NUM， 則系統(tǒng)進行到步驟310。
在步驟310中，系統(tǒng)確定表示為CRC一CHECK—MODE—OK的狀態(tài)標志是否等于 1 (即，是否設置該標志)。狀態(tài)標志CRC—CHECK—MODE—OK有利地是在控制單 元中的解碼模式寄存器中的一個標志，是有利地通過控制單元寫入的。在一個 實施例中，具有值1的CRC—CHECK—MODE—OK標志表示以前兩次迭代具有優(yōu)良的 CRC結果。在另一個實施例中，具有值1的CRC—CHECK_MODE—OK標志表示以前 兩次迭代的CRC位是相同的。在另 一 個實施例中，具有值1的 CRC—CHECK一MODE一OK標志表示以前兩次迭代的CRC位是相同的，而且以前兩次 迭代具有優(yōu)良的CRC結果。在另一個實施例中，具有值1的CRC—CHECK—MODE—OK 標志表示以前迭代是優(yōu)良的，而且整個分組和以前迭代上的經(jīng)解碼分組是相同 的。在另 一 個實施例中，可以用CONVERGE—DETECTED標志來代替 CRC—CHECK一MODE一OK標志。具有值1的CONVERGE—DETECTED標志表示整個分組 和以前迭代上的經(jīng)解碼分組是相同的。例如，當解碼器已經(jīng)集中到有差錯的結 果，而且不需要繼續(xù)進行解碼的試驗(即，在該模式中沒有CRC)時，這是有 利的。在另一個實施例中，具有值1的CRC—CHECK—MODE—OK標志可以表示對于 以前兩個數(shù)據(jù)分組是否有可以滿意的其它已知差錯檢測測量。
如果在步驟310中CRC—CHECK—MODE—OK標志等于l，則系統(tǒng)進行到步驟308， 終止數(shù)據(jù)分組的迭代過程。另一方面，如果CRC—CHECK—MODE—OK標志不等于1， (即，該標志等于0，或被清除)則系統(tǒng)進行到步驟312。
在步驟312中，系統(tǒng)確定當前迭代次數(shù)ITER—N麗是否等于預定最小迭代 次數(shù)MINJTER一NUM。如果當前迭代次數(shù)ITER一N服等于預定最小迭代次數(shù) MIN—ITER—NUM，則系統(tǒng)進行到步驟314。另一方面，如果當前迭代次數(shù)ITER—NUM 不等于預定最小迭代次數(shù)MIN—ITER—NUM，則系統(tǒng)返回到步驟302以執(zhí)行另外的 解碼迭代。
在步驟314中，系統(tǒng)確定表示為FAST—DECODE的硬件控制信號是否等于1。 在多用戶解碼系統(tǒng)中可以有利地使用FAST—DECODE硬件控制信號，在這種系統(tǒng) 中，通過解調(diào)器(未示出)發(fā)送信號以加速解碼系統(tǒng)?？梢酝ㄟ^外部FIFO有
27利地產(chǎn)生FAST—DECODE硬件控制信號，以通知解碼系統(tǒng)在最小迭代次數(shù) MIN一ITER一N麗之后盡快結束已經(jīng)執(zhí)行的分組解碼。另一方面，可以通過解碼系 統(tǒng)的輸入幀緩沖器的FIFO驅動FASTJ)ECODE硬件控制信號。在FIFO上設置一 個門限值，致使如果使分組充入FIFO而它的電平低于門限值，則解碼系統(tǒng)可 以運行最大迭代次數(shù)MAX一ITER—NUM。如果FIFO已充滿而關閉(即，如果符合 或超過門限值)，則解碼系統(tǒng)只運行最小迭代次數(shù)MIN一ITER—N麗。因此，如果 使FIFO充滿到FIFO存儲容量的預定百分比之內(nèi)，則驅動FAST—DECODE硬件控 制信號。因此可以有利地在FIFO上設置門限電平，在解碼系統(tǒng)了解到它不能 對等待在輸入幀緩沖器中的所有分組都進行服務的情況下，可以驅動 FAST—DECODE硬件控制信號。
如果在步驟314中FAST—DECODE硬件控制信號等于1，則系統(tǒng)進行到步驟 308，停止數(shù)據(jù)分組的迭代過程。另一方面，如果FAST_DEC0DE硬件控制信號 不等于l (即，它等于0)，則系統(tǒng)返回步驟302以執(zhí)行另外的解碼迭代。
熟悉本技術領域的人員會理解，可以通過任何迭代解碼器，例如，包括 Turbo解碼器或Turbo型解碼器，來執(zhí)行圖5的方法步驟。眾知Turbo解碼主
要可以用于均衡器和解碼器之間或解調(diào)器和解碼器之間的迭代。因此，熟悉本 技術領域的人員會理解，可以在Turbo均衡(包括一個解碼器)中執(zhí)行圖5的 方法步驟。
因此，己經(jīng)描述了新穎的、有效的迭代解碼器。熟悉本技術領域的人員會 理解，可以實施，或用數(shù)字信號處理器(DSP)、專用集成電路(ASIC)、分 立門或晶體管邏輯、分立硬件單元(例如，諸如寄存器和FIF0)、執(zhí)行一組固 件指令的處理器、或任何傳統(tǒng)可編程軟件模塊和處理器來執(zhí)行這里連同所揭示 的實施例一起描述的各種示例邏輯塊和運算步驟。處理器可以有利地是一個微 處理器，但是另一方面，處理器可以是任何傳統(tǒng)的處理器、控制器、微控制器 或狀態(tài)機?？梢允管浖K駐留在RAM存儲器、快閃存儲器、寄存器或本技術 領域中眾知的任何其它形式的可寫入媒體。熟悉本技術領域的人員會進一步理 解，可以在所有上述說明中參考到的數(shù)據(jù)、指令、命令、信息、信號、位、碼 元、碼片都有利地通過電壓、電流、電磁波、磁場或粒子、光域或粒子、或任何它們的組合來表示。
可以理解，借助于上面描述的較佳實施例作為示例，只通過所述權利要求 來限定本發(fā)明的完整的范圍。
權利要求
1. 一種裝置，用于對根據(jù)多分量編碼方案編碼的信號分組的序列進行迭代解碼，所述裝置包括多個緩沖器，所述多個緩沖器的每一個被配置為從所述的分組的序列接收一個分組；多個存儲器單元；以及多個解碼器，所述多個解碼器與所述多個緩沖器個數(shù)是相等的，其中每兩個相繼的解碼器與一個不同的存儲器單元有關；所述多個解碼器的每一個被配置為執(zhí)行各自不同的解碼方法；以及所述解碼器中的第一解碼器被配置為在一系列操作循環(huán)中順次地接收所述緩沖器中一個緩沖器在一個輸入上的內(nèi)容；以及其中，每一個所述存儲器單元被配置為在一個操作循環(huán)中，接收來自所述多個解碼器的一個解碼器的輸出到該存儲器單元的第一部分中并提供該存儲器單元的第二部分的內(nèi)容到另一個所述解碼器的輸入中，在下一個操作循環(huán)中，接收來自所述多個解碼器的所述一個解碼器的輸出到該存儲器單元的第二部分中并提供該存儲器單元的第一部分的內(nèi)容到另一個所述解碼器的輸入中。
2. 如權利要求1所述的裝置，其特征在于，多個解碼器在不同的相應的 分組上同時操作。
3. 如權利要求l所述的裝置，其特征在于，在至少50%的操作時間期間 多個解碼器同時操作，在該期間裝置對序列進行解碼。
4. 如權利要求3所述的裝置，其特征在于，基本上在裝置的整個操作時間期間多個解碼器同時操作。
5. 如權利要求1所述的裝置，其特征在于，多個解碼器的每一個接收一 個分組作為它的輸入，所述分組是通過多個解碼器中的另一個解碼器在大多數(shù)迭代中經(jīng)過處理的。
6. 如權利要求l所述的裝置，其特征在于，多個解碼器包括兩個解碼器。
7. 如權利要求1所述的裝置，其特征在于，包括多個存儲器，解碼器對 所述存儲器輸出解碼之后的分組。
8. 如權利要求1所述的裝置，其特征在于，在解碼之后對分組進行交錯 或去交錯。
9. 如權利要求1所述的裝置，其特征在于，多個解碼器的每一個一般需 要和其它解碼器的解碼時間相等的解碼時間。
10. 如權利要求l所述的裝置，其特征在于，多分量編碼方案包括并行編 碼方案。
11. 如權利要求l所述的裝置，其特征在于，多分量編碼方案包括串行編 m七專
12. 如權利要求l所述的裝置，其特征在于，多個解碼器包括APP解碼器。
13. —種數(shù)據(jù)分組序列的解碼方法，所述數(shù)據(jù)是根據(jù)包括內(nèi)部碼和外部碼的多分量編碼方案編碼的，所述方法包括下列步驟利用多個緩沖器中的一個緩沖器，從所述的分組序列接收一個分組； 利用多個存儲器單元；以及利用多個解碼器進行解碼，所述多個解碼器與所述多個緩沖器個數(shù)是相等的，其中每兩個相繼的解碼器與一個不同的存儲器單元有關；所述多個解碼器的每一個解碼器被配置為執(zhí)行各自不同的解碼方法；以及 所述解碼器中的第一解碼器被配置為在一系列操作循環(huán)中順次地接收所 述緩沖器中一個緩沖器在一個輸入上的內(nèi)容，并對所述內(nèi)部碼解碼；以及 其中，每一個所述存儲器單元被配置為在一個操作循環(huán)中，接收來自所述多個解碼器的一個解碼器的輸出到該存 儲器單元的第一部分中并提供該存儲器單元的第二部分的內(nèi)容到另一個所述 解碼器的輸入中，其中所述另一個解碼器對外部碼解碼，以及在下一個操作循環(huán)中，接收來自所述多個解碼器的所述一個解碼器的輸出 到該存儲器單元的第二部分中并提供該存儲器單元的第一部分的內(nèi)容到另一 個所述解碼器的輸入中。
14. 如權利要求13所述的方法，其特征在于，包括把第一分組從第二解 碼器輸出到第一解碼器，以致重復對內(nèi)部碼的解碼。
15. 如權利要求14所述的方法，其特征在于，包括輪流在第一和第二解 碼器中重復地對第一和第二分組進行解碼。
16. 如權利要求13所述的方法，其特征在于，包括在第二解碼器中對第 一輸出分組進行解碼之前對第一輸出分組進行去交錯。
17. 如權利要求13所述的方法，其特征在于，多分量編碼方案包括串行 編碼方案。
18. 在一種用于對軟數(shù)據(jù)的分組進行迭代解碼的系統(tǒng)中， 一種用于在多次 迭代之后確定終止解碼的方法，在所述軟數(shù)據(jù)中通過概率值表示每個位，所述方法包括下列步驟確定在分組中的位的概率值；以及只有在概率值超過預定值時才判定終止解碼，其中所述解碼包括-利用多個緩沖器，從分組的序列接收一個分組； 利用多個存儲器單元；以及利用多個解碼器進行解碼，所述多個解碼器與所述多個緩沖器個數(shù)是相等的，其中每兩個相繼的解碼器與一個不同的存儲器單元有關； 所述多個解碼器的每一個被配置為執(zhí)行各自不同的解碼方法；以及 所述解碼器中的第一解碼器被配置為在一系列操作循環(huán)中順次地接收所 述緩沖器中一個緩沖器在一個輸入上的內(nèi)容；以及 其中，每一個所述存儲器單元被配置為在一個操作循環(huán)中，接收來自所述多個解碼器的一個解碼器的輸出到該存儲器單元的第一部分中并提供該存儲器單元的第二部分的內(nèi)容到另一個所述 解碼器的輸入中，在下一個操作循環(huán)中，接收來自所述多個解碼器的所述一個解碼器的輸出 到該存儲器單元的第二部分中并提供該存儲器單元的第一部分的內(nèi)容到另一 個所述解碼器的輸入中。
19. 如權利要求18所述的方法，其特征在于，確定概率值包括確定在分 組中的位的硬數(shù)據(jù)值的最小概率。
20. 如權利要求19所述的方法，其特征在于，確定最小概率值包括確定 最小絕對對數(shù)概率值。
21. 如權利要求19所述的方法，其特征在于，包括驗證在分組中的差錯 檢測字段是正確的，其中，判定終止包括僅在差錯檢測字段是正確時才判定終
22. 如權利要求21所述的方法，其特征在于，當概率值超過預定值時執(zhí) 行驗證差錯檢測字段是正確的。
23. 如權利要求18所述的方法，其特征在于，僅在分組上執(zhí)行預定次數(shù) 解碼迭代之后才執(zhí)行確定概率值。
24. 如權利要求18所述的方法，其特征在于，確定概率值包括確定在分 組中的位的經(jīng)解碼拷貝上的概率值。
25. 如權利要求18所述的方法，其特征在于，確定概率值包括確定在分 組中的位的經(jīng)編碼拷貝上的概率值。
26. —種用于對經(jīng)編碼分組的迭代解碼的裝置，所述分組包每位一個概率 值，所述裝置包括解碼器，它執(zhí)行分組迭代解碼；以及控制單元，它根據(jù)在分組中的位的概率值確定解碼器是否執(zhí)行另外的迭代，其中，所述裝置進一步包括多個緩沖器，所述多個緩沖器的每一個被配置為從分組的序列接收一個分組；多個存儲器單元；以及多個解碼器，所述多個解碼器與所述多個緩沖器個數(shù)是相等的， 其中每兩個相繼的解碼器與一個不同的存儲器單元有關； 所述多個解碼器的每一個被配置為執(zhí)行各自不同的解碼方法；以及 所述解碼器中的第一解碼器被配置為在一系列操作循環(huán)中順次地接收所 述緩沖器中一個緩沖器在一個輸入上的內(nèi)容；以及 其中，每一個所述存儲器單元被配置為在一個操作循環(huán)中，接收來自所述多個解碼器的一個解碼器的輸出到該存 儲器單元的第一部分中并提供該存儲器單元的第二部分的內(nèi)容到另一個所述 解碼器的輸入中，在下一個操作循環(huán)中，接收來自所述多個解碼器的所述一個解碼器的輸出 到該存儲器單元的第二部分中并提供該存儲器單元的第一部分的內(nèi)容到另一 個所述解碼器的輸入中。
27. 如權利要求26所述的裝置，其特征在于，控制單元使解碼器執(zhí)行預 定次數(shù)的迭代而不對分組進行校驗。
28. 如權利要求26所述的裝置，其特征在于，如果概率值滿足預定條件， 則控制單元根據(jù)在分組中的差錯檢測字段確定解碼器是否執(zhí)行另外的迭代。
29. 如權利要求28所述的裝置，其特征在于，如果差錯檢測字段是正確 的，則控制單元不啟動解碼器的另外的迭代。
30. 如權利要求26所述的裝置，其特征在于，解碼器包括APP解碼器。
31，如權利要求26所述的裝置，其特征在于，控制單元計算在分組中的位的硬數(shù)據(jù)值的最小概率，并根據(jù)最小概率確定是否執(zhí)行另外的迭代。
32. 如權利要求31所述的裝置，其特征在于，控制單元計算最小絕對對 數(shù)概率值。
33. 如權利要求31所述的裝置，其特征在于，控制單元根據(jù)分組的經(jīng)解 碼拷貝的概率值計算最小概率。
34. 如權利要求2所述的裝置，其特征在于，控制單元根據(jù)分組的經(jīng)編碼拷貝的概率值計算最小概率。
全文摘要
一種裝置，用于對根據(jù)多分量編碼方案編碼的信號分組的序列進行迭代解碼。所述裝置包括多個解碼器(68、70)，每個解碼器在信號分組中的一個信號分組上執(zhí)行相應的不同解碼方法，致使多個解碼器基本上同時操作。如果到達最大迭代次數(shù)預定門限值，或如果以前兩個解碼器迭代已經(jīng)滿足循環(huán)冗余校驗(CRC)，或如果已使輸入幀緩沖器充滿到它的存儲容量的預定百分比之內(nèi)，則可以終止迭代解碼。
文檔編號H03M13/29GK101505156SQ200810191100
公開日2009年8月12日 申請日期1999年11月4日 優(yōu)先權日1998年11月5日
發(fā)明者H·H·哈勒, J·M·施泰因 申請人:高通股份有限公司