專利名稱：一種任意波形復(fù)合信號發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及信號發(fā)生器技術(shù)領(lǐng)域，具體是指一種任意波形復(fù)合信號發(fā)生器。
背景技術(shù)：
現(xiàn)有信號發(fā)生器按生成信號是否標(biāo)準(zhǔn)可分為其一，標(biāo)準(zhǔn)信號發(fā)生器，如高、低頻信號發(fā)生器，電視信號發(fā)生器，調(diào)頻、調(diào)幅信號發(fā)生器等，這種信號發(fā)生器產(chǎn)生的信號是標(biāo)準(zhǔn)信號；其二，任意波形信號發(fā)生器，這種波形發(fā)生器可根據(jù)取樣點(diǎn)計算，產(chǎn)生自訂的波形。
上述標(biāo)準(zhǔn)信號發(fā)生器只能生成單一的標(biāo)準(zhǔn)信號，而當(dāng)代的信號處理往往要求能提供復(fù)雜的、多信號合成的信號源，這時就必須使用任意波形信號發(fā)生器?，F(xiàn)有的任意波形信號發(fā)生器，大部分是內(nèi)置了多種波形，然后將多種波形合成，產(chǎn)生復(fù)合波形。然而，當(dāng)要求生成的波形不能由已有的有限波形構(gòu)成時，現(xiàn)有的任意波形信號發(fā)生器便無法產(chǎn)生要求的波形。
目前在擴(kuò)頻通信技術(shù)領(lǐng)域，尚未出現(xiàn)可直接合成直接序列擴(kuò)頻信號和各種通信干擾信號的復(fù)合信號發(fā)生器，而且目前的任意波形信號發(fā)生器也無法構(gòu)造特定的干擾類型。

發(fā)明內(nèi)容
本實(shí)用新型的目的在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)，提供一種實(shí)用、靈活、可編程、可直接合成直接序列擴(kuò)頻信號與各種干擾信號的任意波形復(fù)合信號發(fā)生器。
本實(shí)用新型通過下述技術(shù)方案實(shí)現(xiàn)本任意波形復(fù)合信號發(fā)生器，包括本地總線控制模塊、FIFO速率調(diào)整模塊、D/A數(shù)模變換模塊、低通濾波模塊、模擬相乘器依次連接組成，所述本地總線控制模塊還連接有存儲模塊，且通過本地總線、PCI總線插腳與計算機(jī)的PCI總線控制器、PCI總線依次連接，所述模擬相乘器設(shè)有信號輸出端口、載波輸入端口，通過所述載波輸入端口與外部信號源連接。
本任意波形復(fù)合信號發(fā)生器中，所述本地總線控制模塊是控制數(shù)據(jù)傳輸?shù)暮诵牟糠?；所述PCI總線插腳是指本任意復(fù)合信號發(fā)生器與計算機(jī)的PCI插槽接觸的部分；所述PCI總線控制器將計算機(jī)輸出的數(shù)據(jù)輸送至本任意復(fù)合信號發(fā)生器；通過所述FIFO速率調(diào)整模塊調(diào)整數(shù)據(jù)輸出的速率；通過所述D/A數(shù)模變換模塊完成數(shù)模變換；通過所述低通濾波器濾除D/A變換后的高次諧波；通過所述模擬相乘器完成上變頻功能；通過所述存儲模塊存儲待輸出的樣值數(shù)據(jù)。
本任意波形復(fù)合信號發(fā)生器的信號發(fā)生步驟包括(1)把本任意波形復(fù)合信號發(fā)生器的PCI總線插腳插入到計算機(jī)的PCI總線插槽中；(2)啟動計算機(jī)，安裝驅(qū)動程序和應(yīng)用程序；(3)打開外部信號源，選擇正弦信號，根據(jù)需要調(diào)節(jié)其頻率為所需信號的中心頻率，調(diào)節(jié)其輸出幅度達(dá)到要求，并將外部信號源的輸出與本任意波形復(fù)合信號發(fā)生器的載波輸入端口相連；(4)運(yùn)行所述應(yīng)用程序，用戶設(shè)置各種信號參數(shù)后，選擇是否直接輸出，若選擇否，則應(yīng)用程序計算各獨(dú)立波形單個樣值后，按比例疊加成復(fù)合波形單個樣值，并生成復(fù)合波形樣值數(shù)據(jù)塊，若選擇是，則應(yīng)用程序生成待合成單個波形樣值數(shù)據(jù)塊后，按比例疊加合成復(fù)合波形樣值數(shù)據(jù)塊；(5)應(yīng)用程序調(diào)用驅(qū)動程序DMA服務(wù)，將樣值數(shù)據(jù)塊通過PCI總線控制器、PCI總線插腳輸送至本信號發(fā)生器的本地總線控制模塊；(6)選擇是否直接輸出，若選擇先存儲后輸出，則樣值數(shù)據(jù)塊經(jīng)本地總線控制模塊后，先保存在存儲模塊中，在用戶選擇輸出存儲波形時，數(shù)據(jù)送往FIFO速率調(diào)整模塊，若選擇直接輸出，則樣值數(shù)據(jù)塊經(jīng)本地總線控制模塊后，直接送往FIFO速率調(diào)整模塊；(7)數(shù)據(jù)通過FIFO速率調(diào)整模塊調(diào)整速率，使輸出數(shù)據(jù)的速率與D/A數(shù)模變換模塊的速率相同；(8)從FIFO出來的數(shù)據(jù)，進(jìn)入D/A數(shù)模變換模塊，完成數(shù)模變換；(9)D/A數(shù)模變換模塊輸出的模擬信號，經(jīng)過低通濾波器濾除D/A數(shù)模變換后產(chǎn)生的高次諧波，進(jìn)入模擬相乘器；(10)在模擬相乘器中，低通濾波器的輸出信號與外部信號源從載波端口輸入的外部載波相乘，進(jìn)行上變頻調(diào)制，調(diào)制到所需頻率后輸出目標(biāo)波形。
所述驅(qū)動程序DMA服務(wù)包括存儲波形DMA服務(wù)、直接輸出波形DMA服務(wù)，所述存儲波形DMA服務(wù)與通用DMA服務(wù)相同，所述直接輸出波形DMA服務(wù)，其工作步驟包括(1)初始化DMA操作，包括設(shè)置DMA緩沖區(qū)，設(shè)置輸出端口，設(shè)置中斷服務(wù)程序；(2)等待命令狀態(tài)；(3)在接收到“DMA寫操作”命令后，進(jìn)入DMA準(zhǔn)備階段，獲得DMA緩沖區(qū)首地址及待傳輸?shù)臄?shù)據(jù)長度；(4)保存DMA緩沖區(qū)首地址及待傳輸?shù)臄?shù)據(jù)長度；(5)啟動DMA傳輸，進(jìn)行一次DMA傳輸；(6)當(dāng)一次DMA傳輸結(jié)束時，系統(tǒng)產(chǎn)生中斷，中斷被驅(qū)動程序的中斷服務(wù)程序捕獲，并判斷是否結(jié)束輸出波形，若為否，則置入前面保存的DMA緩沖區(qū)首地址及待傳輸?shù)臄?shù)據(jù)長度，再次啟動DMA傳輸，對同一DMA緩沖區(qū)再次進(jìn)行DMA輸出操作，若為是，則停止DMA輸出，并刪除DMA緩沖區(qū)，返回到等待命令狀態(tài)。
所述直接輸出波形DMA服務(wù)的過程中，DMA緩沖區(qū)的內(nèi)容不變，一次DMA傳輸輸出4M個樣值，即1秒波形的數(shù)據(jù)，反復(fù)傳輸這1秒波形，形成連續(xù)波形。
為更好地實(shí)現(xiàn)本實(shí)用新型，所述計算機(jī)在Windows2000/XP操作系統(tǒng)下運(yùn)行。
本實(shí)用新型相對于現(xiàn)有技術(shù)具有如下的優(yōu)點(diǎn)及效果(1)本實(shí)用新型為擴(kuò)頻通信抗干擾提供了可合成擴(kuò)頻信號和干擾信號的合成信號源，填補(bǔ)了這個領(lǐng)域的空白，而且可以通過函數(shù)的設(shè)計，直接生成波形，為理論函數(shù)生成實(shí)際波形提供了很好的途徑。
(2)本創(chuàng)新實(shí)用新型通過計算機(jī)精確計算樣值，采用14位D/A變換器，產(chǎn)生的模擬信號頻率可準(zhǔn)確到赫茲，實(shí)際波形與理論波形失真極小。
(3)本實(shí)用新型任意波形復(fù)合信號發(fā)生器采用基于PCI總線結(jié)構(gòu)，可以方便地使用于任何有PCI總線插槽的計算機(jī)內(nèi)，通用性強(qiáng)。
(4)本實(shí)用新型通過編程實(shí)現(xiàn)波形的構(gòu)造，可產(chǎn)生任意波形，并且可根據(jù)輸入的不同載波頻率，調(diào)制到低于300MHz的任何頻率位置，基本滿足了擴(kuò)頻中頻和基帶信號的信號發(fā)生的需要。
(5)本實(shí)用新型采用了軟件無線電的思想，由計算機(jī)通過應(yīng)用軟件構(gòu)造波形，并由本任意波形復(fù)合信號發(fā)生器產(chǎn)生實(shí)際波形，波形產(chǎn)生方便、靈活、任意，達(dá)到一機(jī)多用的目的。


圖1是本實(shí)用新型任意波形復(fù)合信號發(fā)生器的外觀結(jié)構(gòu)示意圖；圖2是本實(shí)用新型任意波形復(fù)合信號發(fā)生器的內(nèi)部結(jié)構(gòu)示意圖；圖3是本實(shí)用新型任意波形復(fù)合信號發(fā)生器的工作流程圖；圖4是直接輸出波形DMA服務(wù)的工作流程圖；圖5～11是本實(shí)用新型任意波形復(fù)合信號發(fā)生器的電路原理圖。
具體實(shí)施方式
下面結(jié)合實(shí)施例及附圖對本實(shí)用新型作進(jìn)一步詳細(xì)說明，但本實(shí)用新型的實(shí)施例如圖1、2所示，本任意波形復(fù)合信號發(fā)生器，包括本地總線控制模塊、FIFO速率調(diào)整模塊、D/A數(shù)模變換模塊、低通濾波器、模擬相乘器依次連接組成，本地總線控制模塊還連接有存儲模塊，且通過本地總線、PCI總線插腳與計算機(jī)的PCI總線控制器、PCI總線依次連接，模擬相乘器設(shè)有信號輸出端口、載波輸入端口，通過載波輸入端口與外部信號源連接。
PCI總線控制器采用PLX9054芯片，它跨接在PCI總線、本地總線上，在PCI總線上的時鐘由計算機(jī)提供，在本地總線上的時鐘為40MHz，由本任意波形復(fù)合信號發(fā)生器提供。在從計算機(jī)到PLX9054芯片數(shù)據(jù)傳輸時，PLX9054使用C模式，DMA Master方式進(jìn)行數(shù)據(jù)傳輸。
本地總線控制模塊采用XILINX公司的FPGA(現(xiàn)場可編程邏輯陣列)XC2S30-5PQ208C，它是整個硬件的控制核心。它與三個模塊連接第一是與FIFO速率調(diào)整模塊的輸入端口連接；第二是與PLX9054的本地總線相連接；第三是與存儲模塊的地址，數(shù)據(jù)和控制端口連接。本任意波形復(fù)合信號發(fā)生器的數(shù)據(jù)傳輸有直接輸出波形、先存儲后輸出波形兩種方式。
采用直接輸出波形方式時，F(xiàn)IFO的輸入端和輸出端的數(shù)據(jù)傳輸率不等，輸入時鐘為40MHz，輸出時鐘為4MHz，因此FIFO在滿狀態(tài)時，應(yīng)該停止對FIFO的輸入；FIFO在不滿狀態(tài)時，輸入可以繼續(xù)進(jìn)行。上述各信號的邏輯由本地總線控制模塊完成。
采用先存儲后輸出波形方式時，本地總線控制模塊先將數(shù)據(jù)存儲在SDRAM(同步動態(tài)隨機(jī)存儲器)中，在接到輸出命令后，再從SDRAM中讀取數(shù)據(jù)到FIFO速率調(diào)整模塊，本地總線控制器在向FIFO速率調(diào)整模塊輸出時，同直接輸出波形方式一樣，需根據(jù)FIFO速率調(diào)整模塊的狀態(tài)，決定數(shù)據(jù)停止輸出或進(jìn)行輸出。FPGA不僅集成了FIFO的讀寫邏輯，還集成了SDRAM(同步動態(tài)隨機(jī)存儲器)的讀寫控制邏輯，以及兩種輸出方式的選擇邏輯。
FIFO速率調(diào)整模塊采用SN7804，它的輸入端接上述本地總線控制模塊，另一端接D/A數(shù)模變換模塊的數(shù)字輸入端口。FIFO的輸入時鐘是40MHz，同本地總線一致；輸出時鐘是4MHz，同D/A數(shù)模變換模塊時鐘一致。SN7804提供FULL(滿)、EMPTY(空)和HF(半滿)等三管腳來表達(dá)當(dāng)前器件數(shù)據(jù)存儲的狀態(tài)。將這三管腳連接到上述本地總線控制模塊，本地總線控制模塊通過對以上三管腳的讀取，得到器件的傳輸狀態(tài)，并控制SN7804的OE(使能)管腳，在滿狀態(tài)的時候停止對SN7804輸入，在空或半空狀態(tài)時開啟對SN7804的輸入。在整個信號輸出的過程里，SN7804的輸出始終保持在穩(wěn)定的4MHz水平。
D/A數(shù)模變換模塊為AD9744，它在工作時鐘為4MHz，根據(jù)奈奎斯特抽樣定律，抽樣速率只要大于或等于原信號最大頻率的2倍，就可以恢復(fù)原信號。在實(shí)際應(yīng)用中，若需要較好地恢復(fù)信號，抽樣速率應(yīng)大于等于4倍原信號最大頻率。所以，本實(shí)用新型產(chǎn)生的復(fù)合信號的基帶最高頻率為1MHz。
D/A數(shù)模變換模塊的輸出接低通濾波器。此低通濾波器采用LTC1560五階橢圓濾波器，本任意波形復(fù)合信號發(fā)生器的設(shè)計截止頻率為1MHz，它可以將D/A變換后產(chǎn)生的不必要的高次諧波濾除。
模擬相乘器采用MC1496，它有兩個輸入端，一個接上述低通濾波器輸出的基帶信號，另外一個接外部輸入的載波信號。由于MC1496在300MHz以下效果較好，本任意波形復(fù)合信號發(fā)生器上變頻設(shè)計指標(biāo)是0到300MHz。模擬相乘器將基帶信號搬移到所需的頻率上，實(shí)現(xiàn)上變頻調(diào)制，以滿足各種不同的信號中心頻率的要求。MC1496的輸出經(jīng)運(yùn)放AD9631放大后輸出，即是本任意波形復(fù)合信號發(fā)生器的輸出。
存儲模塊采用K4S5616器件，它是一種16M*16的SDRAM(同步動態(tài)隨機(jī)存儲器)。本存儲模塊以2片K4S5616進(jìn)行字?jǐn)U展，使存儲模塊成為32M*16，即可存儲8秒的波形(4M*16的存儲容量是1秒的波形樣值數(shù)需求)。存儲模塊在采用先存儲后輸出波形方式時，保存著樣值數(shù)據(jù)，在輸出時數(shù)據(jù)保持不變，反復(fù)讀取，以形成連續(xù)波形。
如圖3所示，本任意波形復(fù)合信號發(fā)生器的信號發(fā)生步驟包括(1)把本任意波形復(fù)合信號發(fā)生器的PCI總線插腳插入到計算機(jī)的PCI總線插槽中；
(2)啟動計算機(jī)，安裝驅(qū)動程序和應(yīng)用程序；(3)打開外部信號源，選擇正弦信號，根據(jù)需要調(diào)節(jié)其頻率為所需信號的中心頻率，調(diào)節(jié)其輸出幅度達(dá)到要求，并將外部信號源的輸出與本任意波形復(fù)合信號發(fā)生器的載波輸入端口相連；(4)運(yùn)行所述應(yīng)用程序，用戶設(shè)置各種信號參數(shù)后，選擇是否直接輸出，若選擇否，則應(yīng)用程序計算各獨(dú)立波形單個樣值后，按比例疊加成復(fù)合波形單個樣值，并生成復(fù)合波形樣值數(shù)據(jù)塊，若選擇是，則應(yīng)用程序生成待合成單個波形樣值數(shù)據(jù)塊后，按比例疊加合成復(fù)合波形樣值數(shù)據(jù)塊；(5)應(yīng)用程序調(diào)用驅(qū)動程序DMA服務(wù)，將樣值數(shù)據(jù)塊通過PCI總線控制器、PCI總線插腳輸送至本信號發(fā)生器的本地總線控制模塊；(6)選擇是否直接輸出，若選擇先存儲后輸出，則樣值數(shù)據(jù)塊經(jīng)本地總線控制模塊后，先保存在存儲模塊中，在用戶選擇輸出存儲波形時，數(shù)據(jù)送往FIFO速率調(diào)整模塊，若選擇直接輸出，則樣值數(shù)據(jù)塊經(jīng)本地總線控制模塊后，直接送往FIFO速率調(diào)整模塊；(7)數(shù)據(jù)通過FIFO速率調(diào)整模塊調(diào)整速率，使輸出數(shù)據(jù)的速率與D/A數(shù)模變換模塊的速率相同；(8)從FIFO出來的數(shù)據(jù)，進(jìn)入D/A數(shù)模變換模塊，完成數(shù)模變換；(9)D/A數(shù)模變換模塊輸出的模擬信號，經(jīng)過低通濾波器濾除D/A數(shù)模變換后產(chǎn)生的高次諧波，進(jìn)入模擬相乘器；(10)在模擬相乘器中，低通濾波器的輸出信號與外部信號源從載波端口輸入的外部載波相乘，進(jìn)行上變頻調(diào)制，調(diào)制到所需頻率后輸出目標(biāo)波形。
本任意波形復(fù)合信號發(fā)生器有兩種輸出方式第一是直接輸出波形，第二是先存儲后輸出波形。
對于第一種方式，以單頻干擾與擴(kuò)頻信號復(fù)合為例介紹應(yīng)用程序工作情況第一步，應(yīng)用程序通過對話框接收單頻干擾參數(shù)頻率、幅度，另外，它還通過另一個擴(kuò)頻參數(shù)輸入對話框接收擴(kuò)頻所需擴(kuò)頻序列、擴(kuò)頻信號幅度和指定擴(kuò)頻數(shù)據(jù)源。第二步，應(yīng)用程序根據(jù)參數(shù)為單頻干擾開辟8M字節(jié)數(shù)據(jù)塊，并將通過公式y(tǒng)(n)=A*cos(2π*nN)]]>得到序列y(n)，將y(n)變換為整數(shù)(16比特)，填充上述8M數(shù)據(jù)塊，其中N是常數(shù)，用于確定單頻信號頻率。第三步，應(yīng)用程序根據(jù)指定的數(shù)據(jù)源和擴(kuò)頻序列，對數(shù)據(jù)源進(jìn)行擴(kuò)頻。擴(kuò)頻正負(fù)1序列乘上幅度，得到8M字節(jié)的擴(kuò)頻基帶波形樣值序列，每個樣值表達(dá)為2字節(jié)整數(shù)。第四步，應(yīng)用程序通過以下公式進(jìn)行數(shù)據(jù)合成z(n)＝[A1y(n)+A2x(n)]/(A1+A2)其中z(n)是合成序列，y(n)是單頻干擾序列，x(n)是擴(kuò)頻序列，A1和A2分別是它們的幅度。得到的合成樣值即是合成波形樣值，它也是2字節(jié)整數(shù)，合成樣值構(gòu)成合成序列將是8M字節(jié)的數(shù)據(jù)塊。
對于第一種方式，合成信號樣值的數(shù)量和每秒鐘D/A數(shù)模變換所需數(shù)據(jù)量相等，即4M個樣值將使信號發(fā)生器輸出1秒的波形，反復(fù)輸出此4M數(shù)據(jù)量即可以得到穩(wěn)定的波形。在這種方法里，板卡將持續(xù)與計算機(jī)內(nèi)存進(jìn)行數(shù)據(jù)傳輸，即通過驅(qū)動程序控制對內(nèi)存同一數(shù)據(jù)塊進(jìn)行反復(fù)DMA傳輸。數(shù)據(jù)從PCI總線到達(dá)板卡的PCI總線控制器，然后到達(dá)用戶總線控制器。用戶總線控制器將數(shù)據(jù)直接分配到FIFO速率調(diào)整模塊，然后到D/A數(shù)模變換模塊、低通濾波器、模擬相乘器，最后得到目標(biāo)信號。此種方法，不適合大量獨(dú)立信號合成，但可以對每一獨(dú)立信號進(jìn)行時域或頻域分析。
對于第二種方式，也以單頻干擾與擴(kuò)頻信號復(fù)合為例介紹應(yīng)用程序工作情況第一步，與第一種方式一樣。第二步，計算單個單頻干擾樣值x和單個擴(kuò)頻信號樣值y。第三步，通過公式z＝[A1y+A2x]/(A1+A2)得到合成信號的一個樣值z，其中y是上述計算的一個單頻干擾樣值，x是上述計算的一個擴(kuò)頻信號樣值，A1和A2分別是它們的幅度。得到的合成波形樣值，它是2字節(jié)整數(shù)，計算4M個合成樣值構(gòu)成合成序列，它將是8M字節(jié)的數(shù)據(jù)塊。第四步，調(diào)用驅(qū)動程序DMA服務(wù)，傳輸此8M字節(jié)數(shù)據(jù)塊至PCI板卡。第五步，循環(huán)第一到第四步，連續(xù)4次，因?yàn)榘蹇ㄉ嫌?2M字節(jié)的存儲器。
在第二種方式里，在用戶發(fā)出輸出存儲波形命令后，用戶總線控制器才將把存儲模塊中數(shù)據(jù)送往FIFO速率調(diào)整模塊，此后，與第一種方法相同。第二種方法適用于實(shí)現(xiàn)多個獨(dú)立信號復(fù)合的場合，而且輸出波形時對計算機(jī)依賴極少。以上兩種方法都是對已有信號樣值進(jìn)行反復(fù)輸出，以形成連續(xù)波形，但樣值數(shù)據(jù)所在位置不同，第一種在計算機(jī)內(nèi)存，第二種在信號發(fā)生器PCI板卡的存儲模塊中，而且第一種方式所需的內(nèi)存隨獨(dú)立信號增加而增加，第二種方式則所需計算機(jī)內(nèi)存較少。
驅(qū)動程序DMA服務(wù)包括存儲波形DMA服務(wù)、直接輸出波形DMA服務(wù)，對于存儲波形的驅(qū)動程序DMA服務(wù)與一般DMA服務(wù)相同，如圖4所示，直接輸出波形DMA服務(wù)，其工作步驟包括(1)初始化DMA操作，包括設(shè)置DMA緩沖區(qū)，設(shè)置輸出端口，設(shè)置中斷服務(wù)程序；(2)等待命令狀態(tài)；(3)在接收到“DMA寫操作”命令后，進(jìn)入DMA準(zhǔn)備階段，獲得DMA緩沖區(qū)首地址及待傳輸?shù)臄?shù)據(jù)長度；(4)保存DMA緩沖區(qū)首地址及待傳輸?shù)臄?shù)據(jù)長度；(5)啟動DMA傳輸，進(jìn)行一次DMA傳輸；(6)當(dāng)一次DMA傳輸結(jié)束時，系統(tǒng)產(chǎn)生中斷，中斷被驅(qū)動程序的中斷服務(wù)程序捕獲，并判斷是否結(jié)束輸出波形，若為否，則置入前面保存的DMA緩沖區(qū)首地址及待傳輸?shù)臄?shù)據(jù)長度，再次啟動DMA傳輸，對同一DMA緩沖區(qū)再次進(jìn)行DMA輸出操作，若為是，則停止DMA輸出，并刪除DMA緩沖區(qū)，返回到等待命令狀態(tài)。
所述直接輸出波形DMA服務(wù)的過程中，DMA緩沖區(qū)的內(nèi)容不變，一次DMA傳輸輸出4M個樣值，即1秒波形的數(shù)據(jù)，反復(fù)傳輸這1秒波形，形成連續(xù)波形。
圖5是高速時鐘分布器件CY2308和串行FLASH(閃存)93CS56的電路原理圖，其中CY2308將晶體振蕩器產(chǎn)生的參考時鐘扇出，為PCI控制器PLX9054提供本地總線時鐘(LCLK)，并為本地總線控制模塊即XC2S30-5PQ208C提供40M時鐘；93CS56是PCI總線控制器PLX9054的配置寄存器。
圖6是標(biāo)準(zhǔn)PCI接口的總線連接電路原理圖。
圖7是外部存儲器K4S5616的電路原理圖。
圖8是PCI總線控制器PLX9054的電路原理圖，PLX9054是專用PCI總線控制器，其與PCI端口、本地總線控制器XC2S30-5PQ208C分別連接。它的配置端與圖5的串行FLASH(閃存)93CS56連接，它的本地總線時鐘(LCLK)與圖5的高速時鐘分布器件CY2308的時鐘扇出相連接。
圖9是本地總線控制器XC2S30-5PQ208C的電路原理圖，XC2S30-5PQ208C是XILINX公司的FPGA(現(xiàn)場可編程邏輯陣列)，其一是連接圖8的PCI總線控制器PLX9054的本地總線信號；二是連接圖7的SDRAM(同步動態(tài)RAM)K4S5616的數(shù)據(jù)線、地址線和控制線；三是連接圖10的速率調(diào)整模塊SN7804的數(shù)據(jù)線和控制線。
圖10是FIFO速率調(diào)整模塊SN7804和D/A數(shù)字變換模塊AD9744的電路原理圖。FIFO速率調(diào)整模塊SN7804的輸入端和控制線與本地總線控制模塊XC2S30-5PQ208C連接，其輸出端與D/A數(shù)字變換模塊AD9744的數(shù)字輸入端連接，D/A數(shù)字變換模塊AD9744模擬輸出端與運(yùn)算放大器AD9631連接，運(yùn)算放大器AD9631對D/A數(shù)字變換模塊AD9744輸出的信號進(jìn)行放大。然后輸出至圖11的低通濾波器LTC1560。
圖11是低通濾波器LTC1560、模擬相乘器MC1496的電路原理圖。低通濾波器LTC1560的輸入端與圖10的運(yùn)算放大器AD9631的輸出，低通濾波器LTC1560的輸出端與模擬相乘器MC1496的輸入端連接，模擬相乘器MC1496另一個輸入端與本任意波形復(fù)合信號發(fā)生器的輸入端口(J502)連接，模擬相乘器MC1496的輸出端與運(yùn)算放大器AD9631連接，輸入信號放大后，通過輸出端口(J501)輸出。
如上所述，便可較好地實(shí)現(xiàn)本實(shí)用新型。
權(quán)利要求1.一種任意波形復(fù)合信號發(fā)生器，其特征在于包括本地總線控制模塊、FIFO速率調(diào)整模塊、D/A數(shù)模變換模塊、低通濾波模塊、模擬相乘器依次連接組成，所述本地總線控制模塊還連接有存儲模塊，且通過本地總線、PCI總線插腳與計算機(jī)的PCI總線控制器、PCI總線依次連接，所述模擬相乘器設(shè)有信號輸出端口、載波輸入端口，通過所述載波輸入端口與外部信號源連接。
專利摘要本實(shí)用新型提供一種任意波形復(fù)合信號發(fā)生器，包括本地總線控制模塊、FIFO速率調(diào)整模塊、D/A數(shù)模變換模塊、低通濾波模塊、模擬相乘器依次連接組成，本地總線控制模塊還連接有存儲模塊，且通過本地總線、PCI總線插腳與計算機(jī)的PCI總線控制器、PCI總線依次連接，模擬相乘器設(shè)有信號輸出端口、載波輸入端口，通過載波輸入端口與外部信號源連接。本任意波形復(fù)合信號發(fā)生器通用性強(qiáng)，波形產(chǎn)生方便、靈活、任意，達(dá)到一機(jī)多用的目的。
文檔編號H03K3/84GK2834018SQ200520063298
公開日2006年11月1日 申請日期2005年8月22日 優(yōu)先權(quán)日2005年8月22日
發(fā)明者謝勝利, 李衛(wèi)軍, 傅予力, 鄧毅華 申請人:華南理工大學(xué)