專利名稱：半導(dǎo)體電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及產(chǎn)生具有很小溫度相關(guān)性的恒定電流的半導(dǎo)體電路，其優(yōu)選地用作參考電流電路等等。
背景技術(shù)：
傳統(tǒng)上，一般通過將被稱為“帶隙參考電路”的電路與電壓電流轉(zhuǎn)換電路相結(jié)合來獲得不易受溫度環(huán)境影響的恒定電流輸出，或者與溫度無關(guān)的電流輸出。帶隙參考電路是能夠產(chǎn)生不具有溫度相關(guān)性的恒定輸出電壓的參考電壓電路。通過利用電壓電流轉(zhuǎn)換電路轉(zhuǎn)換帶隙參考電路的恒定輸出電壓，可以獲得恒定輸出電流。
圖5是示出了參考電流電路50的配置的電路圖，該參考電流電路50使用帶隙參考電路和電流電路轉(zhuǎn)換電路被配置。如圖5所示，參考電流電路50被配置為具有放大器51、53、pnp型雙極晶體管Q51到Q53、p型MOS(金屬氧化物半導(dǎo)體)晶體管M51到M55以及電阻器R51到R53。
晶體管Q51到Q53的基極和集電極接地(連接到地電勢)。晶體管Q51的發(fā)射極連接到晶體管M51的漏極，并且晶體管Q52的發(fā)射極經(jīng)由電阻器R51連接到晶體管M52的漏極。晶體管Q53的發(fā)射極經(jīng)由電阻器R52連接到晶體管M53的漏極。
晶體管M51到M53的柵極被共同連接到放大器51的輸出端。放大器51的輸入端被分別連接到晶體管Q51的發(fā)射極與晶體管M51的漏極之間的互連點，以及電阻器R51和晶體管M52的漏極之間的互連點。晶體管M51到M55的源極被連接到電源電路52，從電源電路52提供電源電壓VCC。
晶體管M54的漏極通過電阻器R53接地。晶體管M54、M55的柵極共同連接到放大器53的輸出端。放大器53的輸入端分別連接到電阻器R52和晶體管M53的漏極之間的互連點，以及電阻器R53和晶體管M54的漏極之間的互連點。從晶體管M55的漏極輸出恒定的輸出電流Iout。
在圖5中，晶體管Q51和晶體管Q52的大小比(ratio of size)被設(shè)置為1∶N(N＞1)，并且晶體管M51和晶體管M52的大小比被設(shè)置為m∶1(m＞1)。電阻器R51和電阻器R52的大小比被設(shè)置為1∶k(k＞1)。例如，可以通過使用N個與晶體管Q51大小相同的晶體管來實現(xiàn)晶體管Q52，通過使用m個與晶體管M52大小相同的晶體管來實現(xiàn)晶體管M51。類似地，例如通過使用k個與電阻器R51大小相同的電阻器來實現(xiàn)電阻器R52。
通常已知雙極晶體管的基極到發(fā)射極電壓VBE具有約為-2mV/C的負(fù)溫度特性?，F(xiàn)在將晶體管Q51、Q52的基極到發(fā)射極電壓分別定義為VBE1和VBE2，它們之間的差值ΔVBE(＝VBE1-VBE2)已知示出正溫度特性。從圖5中顯而易見，晶體管Q51的發(fā)射極和晶體管M51的漏極之間的互連點與電阻器R51和晶體管M52的漏極之間的互連點具有相同的電勢，因此電勢差ΔVBE被施加于電阻器R51，并且由于電勢差ΔVBE的作用，流過電阻器R51的電流也示出正溫度特性。
因此圖5教導(dǎo)，對k值的適當(dāng)選擇以便使晶體管Q53的基極到發(fā)射極電壓VBE中與溫度相關(guān)的改變量(絕對值)與電阻器R52處的(ΔVBE×k)中的改變量相等(或者以便抵消與溫度相關(guān)的影響)，使得可以以與溫度無關(guān)的方式獲得大約1.2V的輸出電壓。由電壓電流轉(zhuǎn)換電路(包括放大器53、晶體管M54、M55以及電阻器R53)相繼轉(zhuǎn)換不具有溫度相關(guān)性的恒定輸出電壓，得到恒定的輸出電流Iout輸出。
在這種電路配置中，如上所述，基于帶隙參考電路的使用，想要獲得具有很小溫度相關(guān)性的恒定輸出電流，必須附加提供電壓電流轉(zhuǎn)換電路，以便獲得恒定輸出電流，這是因為一般的帶隙參考電路的使用只能提供產(chǎn)生恒定輸出電壓的電路。
如專利文獻(xiàn)1所公開的，也對帶隙參考電路提出了建議，該帶隙參考電路可以低電源電壓進(jìn)行操作。該電路被配置為產(chǎn)生恒定輸出電壓并且將其轉(zhuǎn)換成恒定輸出電流，但是，該電路難以降低電源電壓，這是因為由于各種物理條件，消除溫度相關(guān)性至少需要大約1.2V那么高的輸出電壓。
日本專利申請早期公開No.2000-323939發(fā)明內(nèi)容本發(fā)明的目的在于能夠產(chǎn)生具有很小溫度相關(guān)性的恒定輸出電流，同時抑制電路規(guī)模的擴(kuò)大，但是基于允許降低電源電壓的電路配置。
本發(fā)明的半導(dǎo)體電路包括第一晶體管和第二晶體管，它們的基極和集電極分別接地；電阻器，其一端連接到第二晶體管的發(fā)射極；內(nèi)部電路，第一晶體管的發(fā)射極和電阻器的另一端分別連接到該內(nèi)部電路，并且利用內(nèi)部反饋操作，使各個互連點上的電勢保持在相同的電平上；以及第三晶體管，該第三晶體管被提供了來自內(nèi)部電路的輸出，并且對應(yīng)于接收到的輸出，將輸出電流輸出到外部。所述電阻器具有相對于絕對溫度的正溫度相關(guān)性。
根據(jù)本發(fā)明，通過連接具有正溫度相關(guān)性的電阻器，以便抵消存在于第一和第二晶體管的兩個晶體管的基極到發(fā)射極電壓之間的電勢差中的正溫度相關(guān)性，可以產(chǎn)生具有很小溫度相關(guān)性的恒定輸出電流，而不用提供任何附加的電壓電流轉(zhuǎn)換電路，并且將電路操作電壓抑制到1.2V那么低或者更低，這是由于不需要產(chǎn)生恒定輸出電壓。因此，可以產(chǎn)生具有很小溫度相關(guān)性的恒定輸出電流，同時抑制電路規(guī)模的擴(kuò)大，并且可以降低電源電壓。


圖1是示出了本發(fā)明實施例中的參考電流電路的示例性配置的電路圖；圖2A和圖2B是示出了圖1所示電阻器的其他示例性配置的示圖；圖3是示出了本實施例中的參考電流電路的另一示例性配置的電路圖；圖4是示出了本實施例中的參考電流電路的又一示例性配置的電路圖；以及圖5是示出了使用電壓電路轉(zhuǎn)換電路的參考電流電路的電路圖。
具體實施例方式
以下段落將參考附圖來描述本發(fā)明的實施例。
圖1示出了根據(jù)本發(fā)明實施例，同半導(dǎo)體電路一起應(yīng)用的參考電流電路10的示例性配置的電路圖。如圖1所示，參考電流電路10使用帶隙參考電路，包含pnp型雙極晶體管Q11、Q12、電阻器R11、內(nèi)部電路11以及p型MOS(金屬氧化物半導(dǎo)體)晶體管M13，其中晶體管Q11、Q12的基極和集電極都分別接地(連接到地電勢)，電阻器R11的一端串聯(lián)連接到晶體管Q12的發(fā)射極，并且具有相對于絕對溫度的正溫度相關(guān)性(溫度特性)，內(nèi)部電路11連接到晶體管Q11的發(fā)射極以及電阻器R11的另一端，晶體管M13輸出與內(nèi)部電路11的輸出相對應(yīng)的輸出電流Iout。
內(nèi)部電路11具有p型MOS晶體管M11、M12以及放大器(運算放大器)12，其中晶體管M11、M12的源極連接到提供電源電壓VCC的電源電路13，并且放大器12的一對輸入端分別連接到晶體管M11、M12的漏極，并且輸出端被連接到晶體管M11、M12的柵極。
更具體而言，晶體管Q11、Q12的基極和集電極接地，晶體管Q11的發(fā)射極連接到晶體管M11的漏極，并且晶體管Q12的發(fā)射極經(jīng)由電阻器R11連接到晶體管M12的漏極。放大器12的輸入端分別連接到晶體管Q11的發(fā)射極和晶體管M11的漏極之間的互連點，以及電阻器R11和晶體管M12的漏極之間的互連點。放大器12的輸出端連接到晶體管M11到M13的柵極。
晶體管M11到M13的源極連接到電源電路13，從電源電路13提供電源電壓VCC。晶體管M11到M13充當(dāng)與放大器12的輸出相對應(yīng)的電流源。晶體管Q11的發(fā)射極連接到晶體管M11的漏極，作為第一電流源的電流輸出端，晶體管M12的發(fā)射極經(jīng)由電阻器R11連接到晶體管M12的漏極，作為第二電流源的電流輸出端。輸出電流Iout從晶體管M13的漏極輸出，作為第三電流源的電流輸出端。
在本實施例中，晶體管Q11和晶體管Q12的大小比被設(shè)置為1∶N(N＞1)，并且晶體管M11和晶體管M12的大小比被設(shè)置為m∶1(m＞1)。例如，可以通過使用N個與晶體管Q11大小相同的晶體管來實現(xiàn)晶體管Q12，并且通過使用m個與晶體管M12大小相同的晶體管來實現(xiàn)晶體管M11。通過適當(dāng)控制發(fā)射極的面積比，或者柵極寬度/柵極長度的比，也可以配置晶體管Q11、Q12以及晶體管M11、M12，以便獲得上述預(yù)定的大小比，而不局限于上述設(shè)計。
現(xiàn)在，假設(shè)晶體管Q11、Q12的基極到發(fā)射極電壓分別為VBE1、VBE2，它們之間的差值ΔVBE可以如下表示[數(shù)學(xué)公式1]ΔVBE＝VBE1-VBE2＝VT×ln(mN)...(1)在以上等式(1)中，m和N代表晶體管M11對晶體管M12的上述大小比，以及晶體管Q12對晶體管Q11的大小比。VT代表熱電壓，表示為VT＝kT/q，其中k是波爾茲曼常數(shù)，T是絕對溫度，q是一個電子的電荷量。
現(xiàn)在將具有正溫度相關(guān)性的電阻器R11的電阻率值R(T)定義如下[數(shù)學(xué)公式2]R(T)＝Rr×(1+α(T-298)) ...(2)在等式(2)中，T是絕對溫度，α是電阻器R11的溫度系數(shù)，Rr是電阻器R11在T＝298[k]時的電阻率值。根據(jù)等式(2)，在絕對零度，電阻器R11的電阻率值為0。
晶體管Q11的發(fā)射極與晶體管M11的漏極之間的互連點，以及電阻器R11和晶體管M12的漏極之間的互連點由于內(nèi)部電路11的反饋操作而具有相同的電勢，因此由等式(1)表示的電勢差ΔVBE被施加于電阻器R11。從圖1中顯而易見，流過電阻器R11的電流與輸出電流Iout等同。于是輸出電流Iout為[數(shù)學(xué)公式3]I=ΔVBER(T)]]>=(k T/q)×ln(mN)Rr×(1+α(T-298))]]>=kqRr×ln(mN)×T1+α(T-298)---(3)]]>
等式(3)對T微分如下[數(shù)學(xué)公式4]dIdT=kqRr×ln(mN)×1-298α(1+α(T-298))]]>這教導(dǎo)了使用能夠給出α＝(1/298)的溫度系數(shù)的材料來配置電阻器R11，可以抵消輸出電流Iout的溫度相關(guān)性，獲得不具有溫度相關(guān)性的輸出電流。
鈷硅化物可以作為適合于構(gòu)成圖1所示電阻器R11的材料的例子。被用作電阻器R11的使用鈷硅化物的多晶硅電阻器(poly-resistor)(鈷硅化物電阻器)將給出大約3×10-3的溫度系數(shù)α，這非常接近(1/298)＝3.36×10-3。
現(xiàn)在考慮在圖1所示的參考電流電路中，溫度T＝298[k]＝25[℃]的情況，使用鈷硅化物電阻器作為電阻器R11，(dI/dT)可以被寫作[數(shù)學(xué)公式5]dIdT=kqRr×ln(mN)×(1-298×3×10-3)]]>=kqRr×ln(mN)×(0.106)---(4)]]>等式(4)除以由等式(3)表示的I得到[數(shù)學(xué)公式6] 這表明，將鈷硅化物用作電阻器R11得到了輸出電流Iout的每1℃0.00036％的漂移。即使溫度變化100℃那么多，這種漂移水平也僅僅達(dá)到0.036％，這是充分可忽略的水平。鈷硅化物是用于構(gòu)成半導(dǎo)體集成電路(例如LSI)的晶體管的柵極電極的材料，也是非常適合于批量生產(chǎn)的材料之一。應(yīng)該注意，以上描述僅僅示出了使用鈷硅化物電阻器的具體示例之一，并非限制構(gòu)成電阻器R11的任何材料。
雖然根據(jù)圖1所示的本實施例的參考電流電路中的電阻器R11被表示為單個電路符號，但是電阻器R11并不局限于單個種類的電阻器，即具有相同特性的電阻器。例如，如圖2A和圖2B分別示出的，還允許分別使用通過并聯(lián)或串聯(lián)連接具有不同溫度相關(guān)性的電阻器R21、R22而配置的電阻器R11A、R11B，來代替使用電阻器R11。串聯(lián)或并聯(lián)連接的電阻器的類型數(shù)目可以是三種或更多種，并且還可允許組合串聯(lián)連接和并聯(lián)連接。即使在單獨的電阻器具有不同于1/298的溫度系數(shù)α的值時，通過適當(dāng)組合電阻器，以便使得到的合成電阻器的溫度系數(shù)為1/298，也可以降低輸出電流Iout的溫度相關(guān)性。
以下段落將描述本實施例中同半導(dǎo)體電路一起應(yīng)用的參考電流電路的另一示例性配置。
圖3示出了本實施例的參考電流電路的另一示例性配置的電路圖。在圖3中，任何與圖1所示組件功能相同的組件被賦予相同的參考標(biāo)號，這里不再對其進(jìn)行重復(fù)說明。圖3所示的參考電流電路30與圖1所示電路的不同之處僅僅在于內(nèi)部電路的配置。
參考電流電路30的內(nèi)部電路31具有一個CMOS配置，其包括p型MOS晶體管M31和n型MOS晶體管M33，它們串聯(lián)連接在電源電路13(電源電壓VCC)和晶體管Q11的發(fā)射極之間，類似地，內(nèi)部電路31還具有另一CMOS配置，其包括p型MOS晶體管M32和n型MOS晶體管M34，它們串聯(lián)連接在電源電路13(電源電壓VCC)和電阻器R11之間。換句話說，并聯(lián)連接的兩個CMOS配置連接到電源電壓VCC。
晶體管M31的漏極和晶體管M33的漏極之間的互連點連接到晶體管M33、M34的柵極，并且晶體管M32的漏極和晶體管M34的漏極之間的互連點連接到晶體管M31、M32的柵極。晶體管M32的漏極和晶體管M34的漏極之間的互連點還連接到p型MOS晶體管M35的柵極，p型MOS晶體管M35的源極被連接到電源電路13(電源電壓VCC)，并且輸出與內(nèi)部電路31的輸出相對應(yīng)的輸出電流Iout。
由于圖3所示參考電流電路30的操作與圖1所示參考電流電路10的操作相同，因此將不解釋參考電流電路30的操作。
圖4示出了本實施例中參考電流電路的又一示例性配置的電路圖。在圖4中，任何與圖1所示組件功能相同的組件被賦予相同的參考標(biāo)號，不再對其進(jìn)行重復(fù)說明。圖4所示參考電流電路40使用二極管D11、D12來代替圖1所示參考電流電路10中的晶體管Q12、Q12。
在參考電流電路40中，二極管D11的陽極連接到晶體管M11的漏極，并且二極管D12的陽極經(jīng)由電阻器R11連接到晶體管M12的漏極。二極管D11、D12的陰極接地。同樣，這種電路配置可以實現(xiàn)與圖1所示參考電流電路10相似的功能，這是因為二極管D11、D12可以與基極和集電極被接地的晶體管Q11、Q12類似地工作。
上述示例僅僅示出了示例性情況，并未限制本發(fā)明，并且可應(yīng)用于被稱為帶隙參考電路的任意電路配置。
如上所述，本實施例采用了帶隙參考電路，其中晶體管Q11(其基極和集電極接地)的發(fā)射極連接到內(nèi)部電路，并且晶體管Q12(其基極和集電極接地)的發(fā)射極經(jīng)由電阻器(其具有相對于絕對溫度的正溫度相關(guān)性)連接到內(nèi)部電路。換句話說，帶隙參考電路與電阻器R11相連，所述電阻器R11具有相對于電勢差ΔVBE的正溫度相關(guān)性。
通過提供如上所述的具有正溫度相關(guān)性的電阻器R11，或者換句話說，通過對電阻器R11賦予正溫度相關(guān)性，可以抵消存在于晶體管Q11、Q12的基極到發(fā)射極電壓VBE1、VBE2之間的電勢差ΔVBE中的正溫度相關(guān)性，從而產(chǎn)生具有很小溫度相關(guān)性的恒定輸出電流，而無需另外提供電壓電流轉(zhuǎn)換電路。這種直接獲得輸出電流的設(shè)計還可以將電路操作電壓抑制到1.2V那么低或者更低，同時成功減小輸出電流的溫度相關(guān)性，而無需產(chǎn)生恒定的輸出電壓。這進(jìn)而可以產(chǎn)生具有很小溫度相關(guān)性的恒定輸出電流，同時抑制電路規(guī)模的擴(kuò)大，并且降低電源電壓。
應(yīng)該注意，所有上述實施例都僅僅是本發(fā)明具體化的一部分，并且因此不應(yīng)該被限制性地用于理解本發(fā)明的技術(shù)范圍。換句話說，在不脫離本發(fā)明的技術(shù)精神和主要特征的情況下，可以以各種修改形式來實現(xiàn)本發(fā)明。
本申請基于2005年3月18日遞交的在先日本專利申請No.2005-079947，并要求享受其優(yōu)先權(quán)，其全部內(nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種半導(dǎo)體電路，包括第一晶體管和第二晶體管，所述第一晶體管和第二晶體管的基極和集電極分別接地；電阻器，所述電阻器的一端連接到所述第二晶體管的發(fā)射極；內(nèi)部電路，所述第一晶體管的發(fā)射極和所述電阻器的另一端分別連接到所述內(nèi)部電路，使得由于內(nèi)部反饋操作，各互連點處的電勢保持在相同的電平上；以及第三晶體管，所述第三晶體管被提供了來自所述內(nèi)部電路的輸出，并且對應(yīng)于所接收到的輸出，將輸出電流輸出到外部；其中，所述電阻器具有相對于絕對溫度的正溫度相關(guān)性。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其中，所述電阻器具有這樣的正溫度相關(guān)性，其使得抵消在所述第一晶體管的基極到發(fā)射極電壓和所述第二晶體管的基極到發(fā)射極電壓之間的電勢差中存在的正溫度相關(guān)性。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其中，所述第二晶體管的大小是所述第一晶體管的大小的N倍，其中N＞1。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其中，所述電阻器是使用鈷硅化物來配置的。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其中，所述電阻器是通過串聯(lián)和/或并聯(lián)連接溫度相關(guān)性有所不同的多個電阻器來配置的。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其中，所述內(nèi)部電路還包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管的源極分別被提供了電源電壓；以及放大器，所述放大器的一對輸入端連接到所述第四和第五晶體管的漏極，并且輸出端連接到所述第三、第四和第五晶體管的柵極。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體電路，其中，所述第四晶體管的大小是所述第五晶體管的大小的m倍，其中m＞1。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體電路，其中，所述內(nèi)部電路還包括第四晶體管和第五晶體管，所述第四晶體管和第五晶體管的源極分別被提供了電源電壓；以及第六晶體管和第七晶體管，所述第六晶體管和第七晶體管的漏極分別連接到所述第四和第五晶體管的漏極；其中，所述第四和第六晶體管的漏極之間的互連點連接到所述第六和第七晶體管的柵極，所述第五和第七晶體管的漏極之間的互連點連接到所述第三、第四和第五晶體管的柵極，所述第六晶體管的源極連接到所述第一晶體管的發(fā)射極，并且所述第七晶體管的源極被連接到所述電阻器的另一端。
9.一種使用帶隙參考電路輸出恒定電流的半導(dǎo)體電路，所述半導(dǎo)體電路通過連接電阻器而被配置，所述電阻器具有相對于絕對溫度的正溫度相關(guān)性，能夠抵消在表示所述帶隙參考電路中基極到發(fā)射極電壓中的差值的電勢差ΔVBE中存在的正溫度相關(guān)性，從而保證不具有相對于絕對溫度的溫度相關(guān)性的恒定電流的輸出。
10.一種半導(dǎo)體電路，包括第一二極管和第二二極管，所述第一二極管和第二二極管的陰極分別接地；電阻器，所述電阻器的一端連接到所述第二二極管的陽極；內(nèi)部電路，所述第一二極管的陽極和所述電阻器的另一端分別連接到所述內(nèi)部電路，使得由于內(nèi)部反饋操作，各互連點處的電勢保持在相同的電平上；以及晶體管，所述晶體管被提供了來自所述內(nèi)部電路的輸出，并且對應(yīng)于所接收到的輸出，將輸出電流輸出到外部；其中，所述電阻器具有相對于絕對溫度的正溫度相關(guān)性。
全文摘要
本發(fā)明公開了一種半導(dǎo)體電路。其中帶隙參考電路通過如下方式來配置將基極和集電極被接地的晶體管的發(fā)射極連接到內(nèi)部電路，并且將基極和集電極被接地的另一晶體管的發(fā)射極經(jīng)由電阻器連接到內(nèi)部電路，該電阻器具有相對于絕對溫度的正溫度相關(guān)性，以便保證能夠產(chǎn)生具有很小溫度相關(guān)性的恒定輸出電流，而無需提供任何電壓電流轉(zhuǎn)換電路，并且無需產(chǎn)生恒定輸出電壓，同時抑制電路規(guī)模的擴(kuò)大，而基于允許降低電源電壓的電路配置。
文檔編號H03F1/30GK1835391SQ20051008417
公開日2006年9月20日 申請日期2005年7月14日 優(yōu)先權(quán)日2005年3月18日
發(fā)明者松田篤 申請人:富士通株式會社