專利名稱：高壓與低壓電源延時(shí)供電電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種延時(shí)供電電路，特別是涉及一種高壓與低壓電源延時(shí)供電電路。
背景技術(shù)：
在板卡式設(shè)備中，供電電源經(jīng)由背板統(tǒng)一給各板卡供電，各板供電電源可能不止一路，其中包含高壓(48V或其他類似電壓)及低壓(如5V、3. 3V等)。無(wú)論高壓或者低壓在板卡上電時(shí)，都會(huì)帶來(lái)瞬時(shí)上電沖擊電流。為了保持系統(tǒng)工作的穩(wěn)定性，常于板內(nèi)電源輸入口提供緩啟動(dòng)電路，以減緩板卡上電對(duì)供電電源的沖擊。面對(duì)多電源情況下目前的方案是為每一電源單獨(dú)提供一緩啟動(dòng)電路，緩啟電路主要有兩種方案 第一，串入與熱敏電阻之類器件，使輸入電流緩慢增長(zhǎng)。第二，串入金屬氧化物半導(dǎo)體MOS管，通過(guò)緩充電電路控制MOS管GS間電壓上升，緩步打開MOS 管。上述傳統(tǒng)技術(shù)存在以下缺點(diǎn)串入熱敏電阻之類器件，抑制電流增速效果非常小，反映速度慢，應(yīng)用性差，長(zhǎng)時(shí)間使用影響壽命；串入金屬氧化物半導(dǎo)體管，輸出電壓呈非線性，面對(duì)高壓中大容量?jī)?chǔ)能元件，不足以抑制上電沖擊電流；多電源輸入時(shí)，每一電源提供一緩啟電路，該方案繁瑣，對(duì)器件的要求增加，如果板卡未插好只提供了高壓，有可能毀壞低壓中的器件。導(dǎo)致上缺點(diǎn)的原因有以下兩點(diǎn)第一，熱敏電阻是由其構(gòu)成材料有關(guān)；第二，金屬氧化物半導(dǎo)體管輸出非線性是因?yàn)檩斎刖彸潆娐肥欠蔷€性。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是為了解決上述問(wèn)題而提供一種輸出電壓呈線性、可靠性高、電路簡(jiǎn)單的高壓與低壓電源延時(shí)供電電路。本實(shí)用新型是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的一種高壓與低壓電源延時(shí)供電電路,包括低壓電源延時(shí)供電電路和高壓電源延時(shí)供電電路，所述高壓電源延時(shí)供電電路的延時(shí)控制端與所述低電壓電源延時(shí)供電電路的低壓輸出端連接。通過(guò)將低壓電源延時(shí)供電電路的低壓輸出端和高壓電源延時(shí)供電電路的延時(shí)控制端連接，只有低壓電源延時(shí)供電電路有電壓輸出時(shí)，高壓電源延時(shí)供電電路才會(huì)有電壓輸出。確保高壓電源延時(shí)供電電路不能單獨(dú)輸出，必須受低壓電源延時(shí)供電電路輸出控制。作為本實(shí)用新型的進(jìn)一步改進(jìn)為，所述低壓電源延時(shí)供電電路包括第一 MOS管、可控二極管、第一電容、第一電阻、第二電阻和第三電阻，所述第一電阻的第一端與所述低壓電源的輸出端連接，所述第一電阻的第二端與所述第二電阻的第一端、第一電容的第一端和所述可控二極管的控制端連接，所述第二電阻的第二端、第一電容的第二端和所述可控二極管的正極接地，所述可控二極管的負(fù)極分別與所述第三電阻的第一端和所述第一MOS管的柵極連接，所述第三電阻的第二端分別與所述第一電阻的第一端和所述第一 MOS管的源極連接，所述第一 MOS管的漏極與所述高壓電源延時(shí)供電電路的延時(shí)控制端連接。第一電阻和第二電阻分壓作為可控二極管的控制端的參考電壓，第一電阻和第一電容確定低壓電源延時(shí)供電電路的延時(shí)時(shí)間，當(dāng)可控二極管的控制端的電壓大于或者等于2. 5V時(shí)，可控二極管打開，第一MOS管的柵極連通，第一MOS管導(dǎo)通，低壓電源延時(shí)供電電路輸出電壓。由于第一 MOS管的導(dǎo)通和截止只與可控二極管的導(dǎo)通和截止有關(guān)，因此保證輸出電壓不再是非線性。作為本實(shí)用新型的進(jìn)一步改進(jìn)為，所述高壓電源延時(shí)供電電路包括第二 MOS管、三極管、二極管、第四電阻、第五電阻和第六電阻，所述第四電阻的第一端與所述第一 MOS管的漏極連接，所述第四電阻的第二端與三極管的基極連接，所述三極管的集電極接地，所 述三極管的集電極與所述第六電阻的第一端連接，所述第六電阻的第二端分別與所述第五電阻的第一端、二極管的正極和第二 MOS管的柵極連接，所述第五電阻的第二端分別與所述高壓電源的輸出端、二極管的正極和所述第二 MOS管的源極連接。當(dāng)三極管未連通時(shí)第二 MOS管的柵極源級(jí)壓差為0，這時(shí)候第二 MOS管不能開通，高壓電源延時(shí)供電電路電壓不能輸出。低壓電源延時(shí)供電電路電壓經(jīng)過(guò)第四電阻使三極管導(dǎo)通，第二MOS管的電壓變?yōu)榈谖咫娮韬偷诹娮璧姆謮弘妷?，這時(shí)候第二MOS管的柵極和源極存在電壓差，第二 MOS管導(dǎo)通，高壓電源延時(shí)供電電路輸出電壓。本實(shí)用新型的有益效果是低壓電源延時(shí)供電電路采用可控二極管的的開關(guān)來(lái)控制第一 MOS管的通斷，從而控制低壓輸出；高壓電源延時(shí)供電電路的輸出通過(guò)低壓電源延時(shí)供電電路的低壓輸出控制，只有低壓電源延時(shí)供電電路有電壓輸出時(shí)，高壓電源延時(shí)供電電路才會(huì)有電壓輸出。本實(shí)用新型克服輸出電壓呈非線性；確保高壓電源延時(shí)供電電路不能單獨(dú)輸出，必須受低壓電源延時(shí)供電電路輸出控制。

圖I是本實(shí)用新型高壓與低壓電源延時(shí)供電電路中低壓電源延時(shí)供電電路的電路圖；圖2是本實(shí)用新型高壓與低壓電源延時(shí)供電電路中高壓電源延時(shí)供電電路的電路圖。
具體實(shí)施方式
以下結(jié)合附圖及具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說(shuō)明如圖I和圖2所示，本實(shí)用新型高壓與低壓電源延時(shí)供電電路，包括低壓電源延時(shí)供電電路和高壓電源延時(shí)供電電路，所述高壓電源延時(shí)供電電路的延時(shí)控制端與所述低電壓電源延時(shí)供電電路的低壓輸出端連接。通過(guò)將高壓電源延時(shí)供電電路的延時(shí)控制端與低壓電源延時(shí)供電電路的低壓輸出端連接，只有低壓電源延時(shí)供電電路有電壓輸出時(shí)，高壓電源延時(shí)供電電路才會(huì)有電壓輸出。確保高壓電源延時(shí)供電電路不能單獨(dú)輸出，必須受低壓電源延時(shí)供電電路低電壓輸出控制。如圖I所示，所述低壓電源延時(shí)供電電路包括第一 MOS管Q1、可控二極管D1、第一電容Cl、第一電阻R1、第二電阻R2和第三電阻R3，所述第一電阻Rl的第一端與所述低壓電源的輸出端連接，所述第一電阻Rl的第二端與所述第二電阻R2的第一端、第一電容Cl的第一端和所述可控二極管Dl的控制端連接，所述第二電阻R2的第二端、第一電容Cl的第二端和所述可控二極管Dl的正極接地，所述可控二極管Dl的負(fù)極分別與所述第三電阻R3的第一端和所述第一 MOS管Ql的柵極連接，所述第三電阻R3的第二端分別與所述第一電阻Rl的第一端和所述第一 MOS管Ql的源極連接，所述第一 MOS管Ql的漏極與所述高壓電源延時(shí)供電電路的低壓輸入端連接。第一電阻Rl和第二電阻R2分壓作為可控二極管Dl的控制端的參考電壓，第一電阻Rl和第一電容Cl確定延時(shí)時(shí)間，當(dāng)可控二極管Dl的控制端的電壓大于或者等于2. 5V時(shí)，可控二極管Dl打開，第一 MOS管Ql的柵極連通，第一 MOS管Ql導(dǎo)通，低壓電源延時(shí)供電電路輸出電壓。由于第一 MOS管Ql的導(dǎo)通和截止只與可控二極管Dl的導(dǎo)通和截止有關(guān)，因此保證輸出電壓不再是非線性。如圖2所示，所述高壓電源延時(shí)供電電路包括第二 MOS管Q3、三極管Q2、二極管D2、第四電阻R4、第五電阻R5和第六電阻R6，所述第四電阻R4的第一端與所述第一 MOS管 Ql的漏極連接，所述第四電阻R4的第二端與三極管Q2的基極連接，所述三極管Q2的集電極接地，所述三極管Q2的集電極與所述第六電阻R6的第一端連接，所述第六電阻R6的第二端分別與所述第五電阻R5的第一端、二極管D2的正極和第二 MOS管Q3的柵極連接，所述第五電阻R5的第二端分別與所述高壓電源的輸出端、二極管D2的正極和所述第二 MOS管Q3的源極連接。當(dāng)三極管Q2未連通時(shí)，第二 MOS管Q3的柵極源級(jí)壓差為0，這時(shí)候第二 MOS管Q3不能開通，高壓電源延時(shí)供電電路電壓不能輸出。低壓電源延時(shí)供電電路電壓經(jīng)過(guò)第四電阻R4使三極管Q2導(dǎo)通，第二 MOS管Q3的電壓變?yōu)榈谖咫娮鑂5和第六電阻R6的分壓電壓，這時(shí)候第二 MOS管Q3的柵極和源極存在電壓差，第二 MOS管Q3導(dǎo)通，高壓電源延時(shí)供電電路輸出電壓。最后所應(yīng)說(shuō)明的是，以上實(shí)施例僅用以說(shuō)明本實(shí)用新型的技術(shù)方案而非限制。盡管參照實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行修改或者等同替換，都不脫離本實(shí)用新型技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
權(quán)利要求1.一種高壓與低壓電源延時(shí)供電電路，其特征在于包括低壓電源延時(shí)供電電路和高壓電源延時(shí)供電電路，所述高壓電源延時(shí)供電電路的延時(shí)控制端與所述低電壓電源延時(shí)供電電路的低壓輸出端連接。
2.根據(jù)權(quán)利要求I所述的高壓與低壓電源延時(shí)供電電路，其特征在于所述低壓電源延時(shí)供電電路包括第一 MOS管、可控ニ極管、第一電容、第一電阻、第二電阻和第三電阻，所述第一電阻的第一端與所述低壓電源的輸出端連接，所述第一電阻的第二端與所述第二電阻的第一端、第一電容的第一端和所述可控ニ極管的控制端連接，所述第二電阻的第二端、第一電容的第二端和所述可控ニ極管的正極接地，所述可控ニ極管的負(fù)極分別與所述第三電阻的第一端和所述第一 MOS管的柵極連接，所述第三電阻的第二端分別與所述第一電阻的第一端和所述第一 MOS管的源極連接，所述第一 MOS管的漏極與所述高壓電源延時(shí)供電電路的延時(shí)控制端連接。
3.根據(jù)權(quán)利要求I所述的高壓與低壓電源延時(shí)供電電路，其特征在于所述高壓電源延時(shí)供電電路包括第二 MOS管、三極管、ニ極管、第四電阻、第五電阻和第六電阻，所述第四電阻的第一端與所述第一 MOS管的漏極連接，所述第四電阻的第二端與三極管的基極連接，所述三極管的集電極接地，所述三極管的集電極與所述第六電阻的第一端連接，所述第六電阻的第二端分別與所述第五電阻的第一端、ニ極管的正極和第二 MOS管的柵極連接，所述第五電阻的第二端分別與所述高壓電源的輸出端、ニ極管的正極和所述第二 MOS管的源極連接。
專利摘要本實(shí)用新型公開了一種高壓與低壓電源延時(shí)供電電路，包括低壓電源延時(shí)供電電路和高壓電源延時(shí)供電電路，所述高壓電源延時(shí)供電電路的延時(shí)控制端與所述低電壓電源延時(shí)供電電路的低壓輸出端連接。低壓電源延時(shí)供電電路采用可控二極管的開關(guān)來(lái)控制第一MOS管的通斷，從而控制低壓輸出；高壓電源延時(shí)供電電路的輸出通過(guò)低壓電源延時(shí)供電電路的低壓輸出控制，只有低壓電源延時(shí)供電電路有電壓輸出時(shí)，高壓電源延時(shí)供電電路才會(huì)有電壓輸出。本實(shí)用新型克服輸出電壓呈非線性；確保高壓電源延時(shí)供電電路不能單獨(dú)輸出，必須受低壓電源延時(shí)供電電路輸出控制。
文檔編號(hào)H02M3/10GK202652065SQ20122015942
公開日2013年1月2日 申請(qǐng)日期2012年4月16日 優(yōu)先權(quán)日2012年4月16日
發(fā)明者宋暉, 鮮開義, 賈澄科, 楊莉君, 李金波 申請(qǐng)人:成都慧拓自動(dòng)控制技術(shù)有限公司