專利名稱：功率因數(shù)校正電路的制作方法
功率因數(shù)校正電路 技術(shù)領(lǐng)域 .
本發(fā)明涉及一種用來應(yīng)對(duì)高頻下的限制和單個(gè)電壓電源(AC/DC)的能 源之星(ENERGYSTAR)需求的功率因數(shù)校正電路。
背景技術(shù)：
圖1是用來說明根據(jù)現(xiàn)有技術(shù)的包括功率因數(shù)校正電路的AC-DC變換 器的電路示意圖。在圖1中，AC-DC變換器具有用來將來自AC電源的 AC輸入電壓整流成整流后的電壓的整流器103、用來對(duì)整流后的電壓進(jìn)行 升壓的升壓斬波器104、以及用來將升壓后的電壓變換成穩(wěn)定的DC電壓的 DC-DC變換器105。
AC-DC變換器還具有PWM電路106、單穩(wěn)多諧振蕩器(one-shot multivibrator) 107、脈沖合成器108、以及比較器109。
PWM電路106根據(jù)DC-DC變換器105的輸出電壓生成脈沖信號(hào)Vpa 并且向單穩(wěn)多諧振蕩器107和脈沖合成器108提供作為第一脈沖信號(hào)的脈 沖信號(hào)Vpa。
基于PWM電路106的脈沖信號(hào)Vpa和單穩(wěn)多諧振蕩器107的延遲脈 沖VpD,脈沖合成器108生成脈沖信號(hào)Vpb,脈沖信號(hào)Vpb的脈沖寬度比 脈沖信號(hào)Vpa的脈沖寬度要窄延遲脈沖VpD的脈沖寬度。
比較器109比較來自升壓斬波器104的升壓電壓V0和參考電壓Vref， 并且如果V0小于Vref，則停止生成延遲脈沖VpD。
在曰本未審查專利申請(qǐng)公開號(hào)No. H07-135774中公開了上述的現(xiàn)有技術(shù)。

發(fā)明內(nèi)容
現(xiàn)有技術(shù)中的AC-DC變換器所使用的延遲脈沖VpD是不可變化的， 因此現(xiàn)有技術(shù)不能獲得高頻限制所指定的功率因數(shù)校正比率。由于不變的延遲脈沖VpD，現(xiàn)有技術(shù)的升壓斬波器104在通過整流器103從AC輸入 電壓生成的全波整流后的波形的底部，展現(xiàn)出很差的升壓比和不充分的功 率因數(shù)校正比率。
由于上述的相同原因，現(xiàn)有技術(shù)不能滿足由美國的EPA規(guī)定的關(guān)于單 個(gè)輸出電源的能源之星的新需求等級(jí)V。對(duì)于AC 115V/230V的輸入電壓， 等級(jí)V要求功率因數(shù)大于或等于0.9。
本發(fā)明提供了一種簡(jiǎn)單的、價(jià)格便宜的、并且能夠滿足能源之星的等 級(jí)V的功率因數(shù)校正電路。
根據(jù)本發(fā)明的第一方面，提供了一種功率因數(shù)校正電路，用來通過開 關(guān)元件Q1的接通(ON) /關(guān)斷(OFF)操作，對(duì)AC輸入電壓的整流后的 整流電壓執(zhí)行升壓和功率因數(shù)校正，并且向以第一脈沖信號(hào)驅(qū)動(dòng)的DC-DC 變換器提供升壓后的輸出電壓。該功率因數(shù)校正電路包括延遲電路，用于 接收具有對(duì)應(yīng)于DC-DC變換器的輸出電壓的脈沖寬度的第一脈沖信號(hào)，響 應(yīng)于第一脈沖信號(hào)的接通脈沖而生成具有對(duì)應(yīng)于整流后的電壓的脈沖寬度 的延遲脈沖信號(hào)，并且將第一脈沖信號(hào)和延遲脈沖信號(hào)合成為第二脈沖信 號(hào)。該功率因數(shù)校正電路還包括驅(qū)動(dòng)器，用于根據(jù)第二脈沖信號(hào)來驅(qū)動(dòng)開 關(guān)元件。
根據(jù)本發(fā)明的第二方面，延遲電路具有校正器，用于在升壓后的輸出 電壓小于預(yù)定電壓時(shí)將延遲脈沖信號(hào)的脈沖寬度變窄。
根據(jù)本發(fā)明的第三方面，由延遲電路生成的第二脈沖信號(hào)的脈沖寬度 比第 一脈沖信號(hào)的脈沖寬度窄延遲脈沖信號(hào)的脈沖寬度。


電路示意圖2是說明根據(jù)本發(fā)明的實(shí)施例1的包括功率因數(shù)校正電路的AC-DC 變換器的電路示意圖3是說明圖2所示的功率因素校正電路中的PFC控制器的細(xì)節(jié)的電 路示意圖；圖4說明了由AC輸入電壓制備的、圖3所示的PFC控制器中的整流 且分壓后的電壓信號(hào)；
圖5是說明圖3所示的PFC控制器中的延遲電路的信號(hào)的時(shí)序圖，其 中在額定負(fù)載下，在整流且分壓后的電壓信號(hào)的頂部區(qū)域內(nèi)生成這些信號(hào)；
圖6是說明圖3所示的PFC控制器中的延遲電路中的信號(hào)的時(shí)序圖， 其中在額定負(fù)載下，在整流且分壓后的電壓信號(hào)的底部區(qū)域內(nèi)生成這些信 號(hào)；
圖7說明了從AC輸入電壓獲得的整流且分壓后的電壓信號(hào)f和流經(jīng) 圖3所示的PFC控制器中的開關(guān)元件Q1的漏電流PFCId;
圖8說明了根據(jù)實(shí)施例1的AC輸入電壓與PFC輸出電壓之間的關(guān)系； 圖9是說明在輕載負(fù)載下，圖2所示的功率因數(shù)校正電路中的信號(hào)的 波形的時(shí)序圖10是說明根據(jù)本發(fā)明的實(shí)施例2的功率因數(shù)校正電路中的PFC控 制器的細(xì)節(jié)的電路示意圖11說明了根據(jù)實(shí)施例2的AC輸入電壓與PFC輸出電壓之間的關(guān)系；
圖12是說明根據(jù)實(shí)施例2的功率因數(shù)校正電路中的具有過電壓檢測(cè)器 的PFC控制器的細(xì)節(jié)的電路示意圖13是說明根據(jù)本發(fā)明的實(shí)施例3的功率因數(shù)校正電路中的PFC控 制器的細(xì)節(jié)的電路示意圖14說明了由AC輸入電壓制備的、圖13所示的PFC控制器中的整 流且分壓后的電壓信號(hào)；
圖15是說明圖13所示的PFC控制器中的延遲電路的信號(hào)的時(shí)序圖， 其中在額定負(fù)載下，在整流且分壓后的電壓信號(hào)的頂部區(qū)域內(nèi)生成這些信
號(hào)；
圖16是說明圖13所示的延遲電路中的信號(hào)的時(shí)序圖，其中在額定負(fù) 載下，在整流且分壓后的電壓信號(hào)的中間區(qū)域內(nèi)生成這些信號(hào)；以及
圖17是說明圖13所示的延遲電路中的信號(hào)的時(shí)序圖，其中在額定負(fù) 載下，在整流且分壓后的電壓信號(hào)的底部區(qū)域內(nèi)生成這些信號(hào)。
具體實(shí)施例方式
將會(huì)參考附圖，對(duì)根據(jù)本發(fā)明的實(shí)施例的功率因數(shù)校正電路作出詳細(xì) 的說明。 實(shí)施例1
圖2是說明根據(jù)本發(fā)明的實(shí)施例1的包括功率因數(shù)校正電路的AC-DC 變換器的電路示意圖。AC-DC變換器包括將來自AC電源Vin的AC輸入 電壓整流成整流后的電壓的整流器DB、連接到整流器DB的輸出端的平滑 電容Cl、升壓整流后的電壓并且校正該電壓的功率因數(shù)的功率因數(shù)校正 (PFC)電路2、以及將來自功率因數(shù)校正電路2的升壓后的電壓變換成 DC電壓并且向負(fù)載提供DC電壓的DC-DC變換器3。
DC-DC變換器3具有串聯(lián)電路，該串聯(lián)電路包括變壓器Tl的初級(jí)線 圏PI和由MOSFET構(gòu)成的開關(guān)元件Q2，該串聯(lián)電路與功率因數(shù)校正電路 2的電容C2相連。變壓器T1的次級(jí)線圈SI的兩端與包括二極管Ds和電 容Cs的串聯(lián)電路相連接。電容Cs的兩端連接到電壓檢測(cè)放大器(VAMP) 30以檢測(cè)電容Cs的輸出電壓。電壓檢測(cè)放大器30與光耦合器PCI相連。 光耦合器PCI將對(duì)應(yīng)于電壓檢測(cè)放大器30檢測(cè)到的輸出電壓的電流輸出 到DC-DC變換器的控制器(在下文中稱為"DD控制器")20。
變壓器T1的輔助線圈P2的兩端連接到包括二極管D2和電容C3的串 聯(lián)電路。二極管D2和電容C3的連接點(diǎn)連接到DD控制器20和用來啟動(dòng) DD控制器20的電阻R3的第 一端上。
DD控制器20生成脈沖寬度對(duì)應(yīng)于光耦合器PCI的輸出電壓的脈沖信 號(hào)。脈沖信號(hào)接通/關(guān)斷開關(guān)元件Q2以便將輸出電壓控制為預(yù)定值。
下面將會(huì)詳細(xì)說明功率因數(shù)校正電路2。功率因數(shù)校正電路2被用作 升壓斬波器。平滑電容C1的兩端連接到包括升壓電抗器L1和由MOSFET 構(gòu)成的開關(guān)元件Ql的串聯(lián)電路。開關(guān)元件Ql的漏極與源極之間連接的是 包括二極管Dl和電容C2的串聯(lián)電路。
整流器DB的輸出端連接到包括電阻Rl和R2的串聯(lián)電路。電阻Rl 和R2的連接點(diǎn)與功率因數(shù)校正控制器(在下文中稱為"PFC控制器")10相連。PFC控制器10從DC-DC變換器3的DD控制器20接收用于開關(guān)元 件Q2的柵極脈沖信號(hào)(稱為"脈沖信號(hào)")并且將脈沖信號(hào)應(yīng)用到開關(guān)元 件Ql的柵極?；谟糜陂_關(guān)元件Q2的脈沖信號(hào)和通過電阻Rl和R2分 壓整流器DB整流后的電壓而獲得的電壓，PFC控制器10接通/關(guān)斷開關(guān) 元件Q1，由此校正功率因數(shù)。
圖3是說明根據(jù)實(shí)施例1的功率因數(shù)校正電路2中的PFC控制器10 的細(xì)節(jié)的電路示意圖。在圖3中，具有電阻R1和R2的檢測(cè)器檢測(cè)由AC 輸入電壓制備的整流后的電壓并且對(duì)二極管D3的陰極提供檢測(cè)到的電壓。
PFC控制器10包括延遲電路12、驅(qū)動(dòng)器、以及過電流保護(hù)器。延遲 電路12從DD控制器20接收脈沖信號(hào)(第一脈沖信號(hào))，并且當(dāng)脈沖信號(hào) 提供了接通脈沖時(shí)，生成脈沖寬度對(duì)應(yīng)于由AC輸入電壓制備的整流后的 電壓的延遲脈沖信號(hào)。延遲電路12合成脈沖信號(hào)與延遲脈沖信號(hào)，以生成 PFC柵極信號(hào)(第二脈沖信號(hào))。根據(jù)PFC柵極信號(hào)，包括元件Q3、 Q4、 以及R6的驅(qū)動(dòng)器驅(qū)動(dòng)開關(guān)元件Q1。過電流保護(hù)器包括元件R4、 R5、 C4、 Q5、 R7、 R8、 Q6、以及D4，并且配置為限制流經(jīng)開關(guān)元件Ql的電流。
在延遲電路12中，包括電容C5和電阻R13的串聯(lián)電路連接到開關(guān)元 件Q2的柵極側(cè)的DD控制器20的端子與整流器DB的負(fù)電極端之間。C5 和R13的串聯(lián)電路還連接到包括電阻Rll和R12的串聯(lián)電路。
電阻Rll和R12的連接點(diǎn)與晶體管Q8的基極相連接。晶體管Q8的 發(fā)射極與電容C5和電阻R13的連接點(diǎn)相連。DD控制器20的柵極側(cè)端子 連接到晶體管Q7的發(fā)射極。晶體管Q7的基極經(jīng)過電阻R10連接到二極管 D3的陽極和晶體管Q8的集電極。二極管D3的陰極與電阻Rl和R2的連 接點(diǎn)相連。
晶體管Q7的集電極經(jīng)過電阻R9連接到晶體管Q3的基極、晶體管Q4 的基極、以及二極管D4的陽極。二極管D4的陰極連接到晶體管Q5的集 電極和電阻R8的第一端。晶體管Q5的發(fā)射極連接到整流器DB的負(fù)電極 端。晶體管Q5的基極連接到電阻R5的第一端、電阻R7的第一端、以及 電容C4的第一端。
8在驅(qū)動(dòng)器中，晶體管Q3的集電極連接到DD控制器20的4冊(cè)^l側(cè)端子。 晶體管Q3的發(fā)射極連接到晶體管Q4的發(fā)射極和電阻R6的第 一端。電阻 R6的第二端連接到開關(guān)元件Ql的柵極。晶體管Q4的集電極連接到整流 器DB的負(fù)電極端。隨后將會(huì)說明過電流保護(hù)器。
將會(huì)參考圖4至圖6來說明圖3所示的PFC控制器10的操作。圖4 說明了由AC輸入電壓制備的整流且分壓后的電壓信號(hào)。圖5是說明當(dāng)在 額定負(fù)載下整流且分壓后的電壓信號(hào)f處在頂部區(qū)域A中時(shí)，延遲電路12 中的信號(hào)的時(shí)序圖。圖6是說明當(dāng)在額定負(fù)載下整流且分壓后的電壓信號(hào) f處在底部區(qū)域B中時(shí)，延遲電路12中的信號(hào)的時(shí)序圖。
延遲電路12接收來自DD控制器20的脈沖信號(hào)，并且當(dāng)脈沖信號(hào)提 供接通脈沖時(shí)，生成具有對(duì)應(yīng)于晶體管Q8的集電極電壓信號(hào)的脈沖寬度 的延遲脈沖信號(hào)，其中該延遲脈沖信號(hào)基于通過整流AC輸入電壓而制備 的整流后的電壓。延遲電路12合成脈沖信號(hào)與延遲脈沖信號(hào)并且生成PFC 柵極信號(hào)。PFC柵極信號(hào)具有比脈沖信號(hào)的脈沖寬度要窄延遲脈沖信號(hào)的 脈沖寬度的脈沖寬度。
隨著整流后的電壓的增大，延遲電路12放寬延遲脈沖信號(hào)的脈沖寬 度，以便將PFC柵極信號(hào)的脈沖寬度降低至比脈沖信號(hào)的脈沖寬度窄。隨 著整流后的電壓的減小，延遲電路12將延遲脈沖信號(hào)的脈沖寬度變窄。當(dāng) 整流后的電壓進(jìn)入底部區(qū)域時(shí)，延遲電路12將延遲脈沖信號(hào)的脈沖寬度減 小到零。
參考圖5將會(huì)說明當(dāng)整流且分壓后的電壓信號(hào)f處在頂部區(qū)域A時(shí)延 遲電路12的操作。通過電阻Rll和R12對(duì)來自DD控制器20的脈沖信號(hào) 進(jìn)行分壓，以便提供c點(diǎn)電壓(分割脈沖電壓信號(hào)c)。電容C5和電阻R13 形成了用來提供b點(diǎn)電壓(微分器信號(hào)b)的微分器。當(dāng)b點(diǎn)電壓與c點(diǎn) 電壓之間的微分電壓達(dá)到了晶體管Q8的基極-發(fā)射極電壓Vbe時(shí)，則接通 晶體管Q8。
當(dāng)整流且分壓后的電壓信號(hào)f處在頂部區(qū)域A時(shí)，電阻R1和R2的連 接點(diǎn)處的整流后的電壓高于e點(diǎn)電勢(shì)，因此，二極管D3關(guān)斷。在時(shí)間tl，來自DD控制器20的脈沖信號(hào)a提供了接通脈沖。此時(shí)， 微分器信號(hào)b,即具有電容C5和電阻R13的微分器的b點(diǎn)電壓開始如圖5 所示逐漸地減小。在時(shí)間t2，微分器信號(hào)b減小到比c點(diǎn)電勢(shì)還要小，即 通過晶體管Q8的基極-發(fā)射極電壓Vbe分割的脈沖電壓信號(hào)c并且提供了 PFC柵極信號(hào)d。 PFC柵極信號(hào)d接通晶體管Q3，從而接通開關(guān)元件Q1。
當(dāng)來自DD控制器20的脈沖信號(hào)a變?yōu)榱銜r(shí)，電流流經(jīng)沿開關(guān)元件 Ql的柵極、晶體管Q4的發(fā)射極和基極、以及晶體管Q3的基極和集電極 延伸的路徑。結(jié)果，晶體管Q4接通并且開關(guān)元件Q1的柵極電壓變?yōu)榱悖?從而關(guān)斷了開關(guān)元件Q1。
以上述方式，當(dāng)電阻R1和R2的連接點(diǎn)f處的整流后的電壓為高時(shí)， 延遲電路12輸出具有延遲時(shí)間的PFC柵極信號(hào)d，該延遲時(shí)間是根據(jù)由電 容C5和電阻R13確定的時(shí)間常數(shù)來固定的。
參考圖6將會(huì)說明當(dāng)整流且分壓后的電壓信號(hào)f處在底部區(qū)域B時(shí)延 遲電路12的操作。在圖6中，晶體管Q8的集電極電壓信號(hào)e'接近為零。
當(dāng)電阻R1和R2的連接點(diǎn)f處的整流后的電壓變?yōu)樾∮诨虻扔谕ㄟ^從 DD控制器20的脈沖信號(hào)a的電壓減去晶體管Q7的基極-發(fā)射極電壓Vbe 和二極管D3的前向電壓而獲得的電壓時(shí)，DD控制器20的脈沖信號(hào)a使 電流流經(jīng)沿晶體管Q7、電阻RIO、 二極管D3、電阻R2、以及地面延伸的 路徑。
結(jié)果，在來自DD控制器20的脈沖信號(hào)a為接通的期間內(nèi)，晶體管 Q7保持為接通狀態(tài)。甚至在從tl到t2的期間內(nèi)，與來自DD控制器20的 脈沖信號(hào)同步，PFC柵極信號(hào)d'變?yōu)榻油ā?br> 即，當(dāng)基于AC輸入電壓的整流后的電壓處在底部區(qū)域B時(shí)，延遲時(shí) 間為零，并且當(dāng)整流后的電壓處在頂部區(qū)域A時(shí)，PFC脈沖信號(hào)具有預(yù)定 的延遲時(shí)間并且將PFC脈沖信號(hào)輸出到開關(guān)元件Ql,從而校正了功率因 數(shù)。
因此，實(shí)施例1減小了升壓比并且充分地校正了功率因數(shù)，從而以低 成本滿足了能源之星的新需求等級(jí)V。圖7說明了基于AC輸入電壓的整流且分壓后的電壓信號(hào)f和流經(jīng)開 關(guān)元件Q1的漏電流PFCId的波形。圖8說明了 AC輸入電壓和PFC輸出 電壓之間的關(guān)系。
當(dāng)使用輕負(fù)載以減小負(fù)載電流時(shí)，流經(jīng)負(fù)載的電流減小并且來自DD 控制器20的脈沖信號(hào)a的脈沖寬度變窄以穩(wěn)定來自DD變換器3的輸出電 壓。圖9說明了輕負(fù)載下的功率因數(shù)校正電路2中的信號(hào)的波形。在圖9 中，脈沖信號(hào)a的脈沖寬度是從時(shí)間tl到時(shí)間t2。無論負(fù)載電流的大小， 由微分器提供的延遲時(shí)間都保持不變，因此微分器信號(hào)b始終大于分割脈 沖電壓信號(hào)c。相應(yīng)地，晶體管Q8保持為關(guān)斷。
在輕負(fù)載下，電容CI僅需要小的放電電流，因此相對(duì)于輸入電壓波 形，電容C1的充電電壓變化很小。由于電容C1的充電電壓的影響，整流 后的電壓的分壓點(diǎn)f處的電壓始終大于脈沖信號(hào)a的電壓，因此晶體管Q7 保持為關(guān)斷。結(jié)果，當(dāng)來自DD控制器20的脈沖信號(hào)a的脈沖寬度小于預(yù) 定的延遲時(shí)間時(shí)不輸出PFC脈沖信號(hào)d。
隨著DC-DC變換器3的負(fù)載減小，延遲電路12將PFC柵極信號(hào)d的 脈沖寬度減小為比脈沖信號(hào)a的脈沖寬度窄。當(dāng)DC-DC變換器3的負(fù)載下 降到預(yù)定的負(fù)載功率之下時(shí)，延遲電路12將PFC柵極信號(hào)d的脈沖寬度 減小到零。在輕負(fù)載下，功率因數(shù)校正電路2變得無法操作從而將自身的 功率消耗減小到零，因而提高了變換效率。
將會(huì)說明過電流保護(hù)器。過電流保護(hù)器用來保護(hù)開關(guān)元件Ql免受過 電流并且包括用來纟企測(cè)開關(guān)元件Ql的漏電流的電阻R4和R5、用來防止 噪聲導(dǎo)致的故障的電容C4、用來檢測(cè)開關(guān)元件Q1的漏電流的晶體管Q5、 以及晶體管Q6、電阻R8和R7、以及用來實(shí)現(xiàn)晶體管Q5的閉鎖(latching) 操作的二極管D4。
電阻R4的第一端連接到開關(guān)元件Ql的源極，并且電阻R4的第二端 連接到整流器DB的負(fù)電極端。電阻R5的第一端連接到電阻R4的第一端 與開關(guān)元件Ql的源極之間的連接點(diǎn)。電容C4的第二端連接到整流器DB 的負(fù)電極端。
ii電阻R5的第二端連接到電阻R7的第一端、電容C4的第一端、以及 晶體管Q5的基極。電阻R7的第二端連接到晶體管Q6的集電極。晶體管 Q6的基極連接到電阻R8的第一端。電阻R8的第二端連"t妄到晶體管Q5 的集電極和二極管D4的陰極。二極管D4的陽極連接到電阻R9的第 一端、 晶體管Q3的基極、以及晶體管Q4的基極。晶體管Q5的發(fā)射極連接到整 流器DB的負(fù)電極端。晶體管Q6的發(fā)射極連接到DD控制器20的柵極側(cè) 端子。
將會(huì)說明具有電阻R5和R6的過電流保護(hù)器的操作。當(dāng)電阻R4的電 壓降超過了晶體管Q5的基極-發(fā)射極電壓Vbe的閾值時(shí)，晶體管Q5接通 并且晶體管Q6接通以開啟閉鎖操作。與閉鎖操作并行地，晶體管Q3和 Q4的基極經(jīng)由二極管D4連接到零電壓。結(jié)果，開關(guān)元件Q1的柵極變?yōu)?零電壓，因此開關(guān)元件Q1瞬時(shí)關(guān)斷。
如果過電流保護(hù)器僅具有晶體管Q5，當(dāng)開關(guān)元件Ql關(guān)斷時(shí)晶體管 Q5的電壓Vbe消失，因此晶體管Q5關(guān)斷。如果此時(shí)來自DD控制器20 的脈沖信號(hào)為高，則電壓施加到晶體管Q3和Q4的基極，以驅(qū)動(dòng)開關(guān)元件 Ql的柵極。隨后，開關(guān)元件Ql再次接通。
即，在來自DD控制器20的脈沖信號(hào)為高的期間內(nèi)，開關(guān)元件Q1反 復(fù)地接通并且關(guān)斷。這會(huì)增大開關(guān)元件Q1的開關(guān)損耗，從而導(dǎo)致熱損壞。 為了防止上面現(xiàn)象的出現(xiàn)，當(dāng)晶體管Q5接通時(shí)，在來自DD控制器20的 脈沖信號(hào)的一個(gè)高電平的脈沖期間內(nèi)必須將晶體管Q5維持為接通(閉鎖)。 因此，追加晶體管Q6以執(zhí)行晶體管Q5的閉鎖操作。 實(shí)施例2
圖10是說明根據(jù)實(shí)施例2的功率因數(shù)校正電路中的PFC(功率因數(shù)校 正)控制器10b的細(xì)節(jié)的電路示意圖。根據(jù)圖3所示的實(shí)施例1，功率因 數(shù)校正電路2不監(jiān)視升壓后的電壓，因此即使AC輸入電壓變得非常大時(shí)， 仍會(huì)持續(xù)升壓操作。
本實(shí)施例通過校正延遲脈沖信號(hào)的脈沖寬度以應(yīng)對(duì)上述的非常高的 AC輸入電壓，從而提高升壓比和PFC輸出電壓的功率因數(shù)。除了如圖3所示的根據(jù)實(shí)施例1的PFC控制器10的部件之外，圖10 所示的根據(jù)實(shí)施例2的PFC控制器10b還包括有附加電路，其中該附加電 路包括電阻R14至R18、晶體管Q9、以及二才及管D5。上述附加電路形成 了根據(jù)PFC輸出電壓校正延遲脈沖信號(hào)的脈沖寬度的校正器。
電阻R13的第一端連接到電阻R14的第一端和晶體管Q9的集電極。 晶體管Q9的基極連接到電阻R7的第 一端和電阻Rl6的第 一端。電阻R14 的第二端、晶體管Q9的發(fā)射極、以及電阻R17的第二端連接到整流器DB 的負(fù)電極端。
電阻R16的第二端連接到電阻R15的第一端和電阻R18的第一端。電 阻R15的第二端連接到電阻R3的第一端、二極管D2的陰極、電容C3的 第一端、以及DD控制器(DC-DC變換器的控制器)20的Vcc電壓端。 電阻R18的第二端經(jīng)過二極管D5連接到二極管D2的陽極和變壓器Tl的
輔助線圈P2的第一端。輔助線圈P2的第二端連4^到整流器DB的負(fù)電相_
;山 j而。
利用上述配置，變壓器Tl的輔助線圈P2的接通-接通(ON-ON)電 壓是與PFC輸出電壓成比例的負(fù)電壓，該接通-接通電壓與變壓器T1的初 級(jí)線圈Pl的電壓極性相同。通過連接在其中的串聯(lián)連接的電阻R15和R18 對(duì)輔助線圏R2的接通-接通電壓和+Vcc電壓之間出現(xiàn)的電壓進(jìn)行分壓。通 過電阻R16和R17對(duì)串聯(lián)連接的電阻R15和R18的分壓點(diǎn)與地面之間的 電壓進(jìn)行分壓。將檢測(cè)到的分壓后的電壓施加到晶體管Q9的基極。
調(diào)節(jié)電阻Rl 5和Rl8以使當(dāng)PFC輸出電壓在預(yù)定電壓之下時(shí)接通晶體 管Q9。
當(dāng)PFC輸出電壓增大到預(yù)定電壓時(shí)，由電阻R16和R17 4企測(cè)到的電壓 比晶體管Q9的基極電壓要低，從而關(guān)斷晶體管Q9。當(dāng)晶體管Q9關(guān)斷時(shí)， 晶體管Q8的發(fā)射極電阻值等于電阻R13和R14的電阻值的和。這會(huì)增大 包括C5、 R13、和R14的微分器的時(shí)間常數(shù)，使得在提供脈沖信號(hào)a的時(shí) 刻與在接通晶體管Q3的時(shí)刻之間的延遲時(shí)間延長。
即，如果PFC輸出電壓超出了預(yù)定電壓，則延遲脈沖的脈沖寬度變寬以將施加到功率因數(shù)校正電路2的開關(guān)元件Ql上的柵極脈沖的脈沖寬度 變窄，并且減小功率因數(shù)校正電路2的升壓比，由此控制升壓量。圖ll說 明了 AC輸入電壓與PFC輸出電壓之間的關(guān)系。
如圖10所示的PFC控制器10b可具有過電壓保護(hù)器以檢測(cè)非常大的 PFC輸出電壓，該過電壓保護(hù)器包括如圖12所示的晶體管QIO、電阻R19、 以及齊納二極管D6。晶體管Q10的發(fā)射極連接到電阻R15和R3之間的連 接點(diǎn)，并且晶體管Q10的基極連接到齊納二極管D6的陰極。齊納二極管 D6的陽極連接到電阻R15、 R16、 R18之間的連接點(diǎn)。晶體管Q10的集電 極經(jīng)過電阻R19連接到DD控制器20。
如果PFC輸出電壓太大，齊納二極管D6變?yōu)閷?dǎo)通以接通晶體管Q10, 并且將晶體管Q10的集電極輸出提供到DD控制器20的閉鎖端子，以關(guān) 斷AC-DC變換器。
以上述方式，根據(jù)本實(shí)施例的功率因數(shù)校正電路可在AC輸入電壓處 于上限或上限附近時(shí)穩(wěn)定PFC輸出電壓，并且如果AC輸入電壓太高則限 制PFC升壓電壓。 實(shí)施例3
圖13是說明根據(jù)本發(fā)明的實(shí)施例3的功率因數(shù)校正電路中的PFC控 制器(功率因數(shù)校正控制器)的細(xì)節(jié)的電路示意圖。實(shí)施例1的延遲電路 12包括晶體管Q7和Q8。根據(jù)實(shí)施例3,延遲電路13包括比較器CP1。 用來驅(qū)動(dòng)開關(guān)元件Ql的實(shí)施例1中的驅(qū)動(dòng)器包括晶體管Q3和Q4。根據(jù) 實(shí)施例3,用來驅(qū)動(dòng)開關(guān)元件Ql的驅(qū)動(dòng)器包括MOSFET Q3a和Q4a以及 反向器INV。
在本實(shí)施例的延遲電路13中，連接在DD控制器(DC-DC變換器的 控制器)20的開關(guān)元件Q2的柵極側(cè)端子與整流器DB的負(fù)電極端之間的 是積分器，該積分器包括串聯(lián)連接的電阻R13和電容C5、以及電阻Rll 和R12的串聯(lián)電路。
電阻Rll和R12的連接點(diǎn)被連接到比較器CP1的反向輸入端(由"-" 表示)。電阻R13和電容C5的連接點(diǎn)被連接到比較器CP1的非反向輸入端(由"+"表示)。電阻Rll和比較器CP1的反向輸入端之間的連接點(diǎn)被連
接到電阻Rl和R2的連接點(diǎn)。
比較器CP 1的輸出端連接到電阻R9的第 一端和反向器INV的輸入端， 電阻R9的第二端連接到DD控制器20的開關(guān)元件Q2的柵極側(cè)端。反向 器INV的輸出端連接到p型MOSFET Q3a的柵極和n型MOSFET Q4a的 柵極。MOSFET Q3a和Q4a的串聯(lián)電路連4姿到DD控制器20的開關(guān)元件 Q2的柵極側(cè)端與整流器DB的負(fù)電極端之間。MOSFET Q3a和Q4a的漏極 連接到電阻R6的第一端。晶體管Q5的集電極經(jīng)過電阻R8連接到電容C5 的第一端。
參考圖14至圖17說明如圖13所示的根據(jù)本實(shí)施例的PFC控制器的 操作。圖M說明了通過整流AC輸入電壓而形成的整流且分壓后的電壓信 號(hào)f。圖15是說明在額定負(fù)載下，當(dāng)整流且分壓后的電壓信號(hào)f處在頂部 區(qū)域A時(shí)，延遲電路13中的信號(hào)的時(shí)序圖。圖16是說明在額定負(fù)載下， 當(dāng)整流且分壓后的電壓信號(hào)f處在中間區(qū)域C時(shí)，延遲電路13中的信號(hào)的 時(shí)序圖。圖17是說明在額定負(fù)載下，當(dāng)整流且分壓后的電壓信號(hào)f處在底 部區(qū)域B時(shí)，延遲電路13中的信號(hào)的時(shí)序圖。
通過電阻Rll和R12將來自DD控制器20的脈沖信號(hào)分割成分割脈 沖電壓信號(hào)(參考電壓)c，并將其施加到比較器CP1的反向輸入端。
積分器的電阻Rl3和電容C5的連接點(diǎn)提供了施加到比較器CP 1的非 反向輸入端的積分器信號(hào)b。比較器CP1比較積分器信號(hào)b (電容C5的充 電電壓)和分割脈沖電壓信號(hào)c并且設(shè)定PFC柵極信號(hào)d的延遲時(shí)間。
電阻Rll和R12的連接點(diǎn)被連接到二極管D3的陽極。當(dāng)由AC輸入 電壓制備的整流后的電壓逐漸減小到二極管D3的前向閾值電壓之下時(shí)， 分壓后的電流A^電阻R11流經(jīng)二4l管D3和電阻R12到電阻R2。結(jié)果，來 自電阻Rll和R12的分割脈沖電壓信號(hào)c減小。
當(dāng)如圖14所示整流后的電壓從頂部區(qū)域A經(jīng)過中間區(qū)域C變到底部 區(qū)域B時(shí)，分割脈沖電壓信號(hào)c如圖15至圖17所示逐漸地減小，并且相極信號(hào)d、 d'、 d"。
以上述方式，實(shí)施例1至實(shí)施例3都響應(yīng)于AC輸入電壓改變PFC柵 極信號(hào)的接通脈沖寬度，并且根據(jù)PFC柵極信號(hào)驅(qū)動(dòng)開關(guān)元件Ql。根據(jù) 各實(shí)施例的功率因數(shù)校正電路是簡(jiǎn)單的、價(jià)格便宜的、并且能夠根據(jù)能源 之星的新需求等級(jí)V來校正功率因數(shù)。
各實(shí)施例的功率因數(shù)校正電路都能夠控制PFC輸出電壓的功率因數(shù)和 升壓量，并且形成筒單的、 <介才各^_宜的、并且無額外的控制IC的高效的有 源濾:皮器。
由于各實(shí)施例都根據(jù)AC輸入電壓來改變延遲脈沖信號(hào)的脈沖寬度， 這些實(shí)施例具有抑制在振蕩頻率是固定的、開關(guān)元件的接通期間內(nèi)的抖動(dòng) 的效果和最小化諸如EMI噪聲的效果。
如上所述，根據(jù)本發(fā)明的任何一個(gè)實(shí)施例的功率因數(shù)校正電路都使用 了可生成具有與通過整流輸入AC電壓而制備的整流后的電壓成比例的脈 沖寬度的延遲脈沖信號(hào)的延遲電路，并且將延遲脈沖信號(hào)與DC-DC變換器 提供的第一脈沖信號(hào)合成為第二脈沖信號(hào)。第二脈沖信號(hào)具有脈沖寬度依 賴于整流后的電壓的接通脈沖。第二脈沖信號(hào)被用來接通/關(guān)斷開關(guān)元件。 相應(yīng)地，功率因數(shù)校正電路是筒單的、價(jià)格便宜的、并且能夠根據(jù)能源之 星的新需求等級(jí)V來校正功率因數(shù)。
本申請(qǐng)依據(jù)35USC § 119主張?jiān)?008年6月11日遞交的日本專利申 請(qǐng)No. 2008-1529%的優(yōu)先權(quán)，并且將其內(nèi)容完全包括在這里作為參考。盡
限于上述的實(shí)施例。根據(jù)上面的教示，本領(lǐng)域技術(shù)人員可以對(duì)實(shí)施例作出 各種修改和變化。本發(fā)明的范圍應(yīng)該參考所附的權(quán)利要求書作出限定。
權(quán)利要求
1.一種功率因數(shù)校正電路，用于通過開關(guān)元件的接通/關(guān)斷操作，對(duì)AC輸入電壓的整流后的電壓執(zhí)行升壓和功率因數(shù)校正，并且向以第一脈沖信號(hào)驅(qū)動(dòng)的DC-DC變換器提供升壓后的輸出電壓，所述功率因數(shù)校正電路包括延遲電路，用于接收具有對(duì)應(yīng)于所述DC-DC變換器的輸出電壓的脈沖寬度的第一脈沖信號(hào)，響應(yīng)于所述第一脈沖信號(hào)的接通脈沖而生成具有對(duì)應(yīng)于整流后的電壓的脈沖寬度的延遲脈沖信號(hào)，并且將所述第一脈沖信號(hào)和所述延遲脈沖信號(hào)合成為第二脈沖信號(hào)；和驅(qū)動(dòng)器，用于根據(jù)所述第二脈沖信號(hào)來驅(qū)動(dòng)所述開關(guān)元件。
2. 根據(jù)權(quán)利要求1所述的功率因數(shù)校正電路，其中， 所述延遲電路具有校正器，所述校正器用于在升壓后的輸出電壓小于預(yù)定電壓時(shí)將所述延遲脈沖信號(hào)的脈沖寬度變窄。
3. 根據(jù)權(quán)利要求1所述的功率因數(shù)校正電路，其中，由所述延遲電路生成的所述第二脈沖信號(hào)的脈沖寬度比所述第 一脈沖 信號(hào)的脈沖寬度窄所述延遲脈沖信號(hào)的脈沖寬度。
4. 根據(jù)權(quán)利要求1所述的功率因數(shù)校正電路，其中，隨著整流后的電壓變大，所述延遲電路將所述延遲脈沖信號(hào)的脈沖寬 度變寬，并且所述第二脈沖信號(hào)的脈沖寬度比所述第一脈沖信號(hào)的脈沖寬 度窄。
5. 根據(jù)權(quán)利要求1所述的功率因數(shù)校正電路，其中， 隨著整流后的電壓變小，所述延遲電路將所述延遲脈沖信號(hào)的脈沖寬度變窄，并且當(dāng)所述整流后的電壓進(jìn)入底部區(qū)域時(shí)，將所述延遲脈沖信號(hào) 的脈沖寬度減小到零。
6. 根據(jù)權(quán)利要求1所述的功率因數(shù)校正電路，其中，隨著所述DC-DC變換器上的負(fù)載變輕，所述延遲電路減小所述第二脈 沖信號(hào)的脈沖寬度，使得所述第二脈沖信號(hào)的脈沖寬度比所述第一脈沖信號(hào)的脈沖寬度窄，并且當(dāng)所述DC-DC變換器上的負(fù)載減小到預(yù)定負(fù)載功率之下時(shí)，將所述第二脈沖信號(hào)的脈沖寬度減小到零。
7.根據(jù)權(quán)利要求1所述的功率因數(shù)校正電路，進(jìn)一步包括 過電流保護(hù)器，用于防止過電流流經(jīng)所述開關(guān)元件，并且對(duì)所述第一脈沖信號(hào)的每個(gè)接通脈沖閉鎖過電流保護(hù)操作。
全文摘要
一種功率因數(shù)校正電路，用于通過開關(guān)元件Q1的接通/關(guān)斷操作，對(duì)AC電源Vin的AC輸入電壓的整流后的整流電壓執(zhí)行升壓和功率因數(shù)校正，并且向利用由第一脈沖信號(hào)驅(qū)動(dòng)的DC-DC變換器提供升壓后的輸出電壓。該功率因數(shù)校正電路包括延遲電路，用于接收具有對(duì)應(yīng)于所述DC-DC變換器的輸出電壓的脈沖寬度的第一脈沖信號(hào)，響應(yīng)于第一脈沖信號(hào)的接通脈沖而生成具有對(duì)應(yīng)于整流后的電壓的脈沖寬度的延遲脈沖信號(hào)，并且將第一脈沖信號(hào)和延遲脈沖信號(hào)合成為第二脈沖信號(hào)。該功率因數(shù)校正電路還包括驅(qū)動(dòng)器，用于根據(jù)第二脈沖信號(hào)來驅(qū)動(dòng)開關(guān)元件。
文檔編號(hào)H02M7/02GK101604910SQ20091014164
公開日2009年12月16日 申請(qǐng)日期2009年5月25日 優(yōu)先權(quán)日2008年6月11日
發(fā)明者竹內(nèi)歲郎 申請(qǐng)人:三墾電氣株式會(huì)社