一種分裂柵積累型dmos器件的制作方法
【專利摘要】本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及一種分裂柵積累型DMOS器件。本發(fā)明主要在于通過引入積累型區(qū)域，降低閾值電壓和導(dǎo)通電阻；同時，本發(fā)明具有Split?gate結(jié)構(gòu)的優(yōu)點。采用本發(fā)明可以具有較大的正向電流、較小的閾值電壓、較小的導(dǎo)通電阻以及更高的抗漏極電壓震蕩對柵極影響的能力等特性。
【專利說明】
一種分裂柵積累型DMOS器件
技術(shù)領(lǐng)域
[0001 ]本發(fā)明屬于功率半導(dǎo)體技術(shù)領(lǐng)域，涉及一種分裂柵積累型DMOS器件。
【背景技術(shù)】
[0002]功率MOS器件的發(fā)展是在MOS器件自身優(yōu)點的基礎(chǔ)上，努力提高耐壓和降低損耗的過程。
[0003]VDM0SFET是一種采用雙擴散工藝的平面結(jié)構(gòu)，它是第一個成功商業(yè)應(yīng)用的功率MOSFET，對功率MOSFET的發(fā)展起到了關(guān)鍵的推動作用。在VDM0SFET結(jié)構(gòu)中，不需要昂貴的掩模板而是通過控制兩個結(jié)的深度形成溝道。但由于其內(nèi)部JFET區(qū)的存在，使VDMOSFEIta導(dǎo)通電阻較大，這也為槽柵功率器件的發(fā)展提供了機會。Trench MOSFET結(jié)構(gòu)采用U型溝槽結(jié)構(gòu)，導(dǎo)電溝道為縱向溝道，和VDM0SFET—樣，Trench MOSFET也是高元胞密度器件，但是Trench MOSFET消除了 JFET區(qū)電阻，所以其導(dǎo)通電阻更小，這使其在商業(yè)應(yīng)用中較受歡迎。
[0004]在低壓和超低壓方向，漏源通態(tài)電阻(specific on-resistance)Rds(on)和單位面積柵極電荷Qg是兩個重要參數(shù)。減小源漏通態(tài)電阻有利于降低通態(tài)損耗，減小柵極電荷則有利于降低開關(guān)損耗。但是，現(xiàn)在很難對兩個參數(shù)同時進行大幅度的優(yōu)化，這是因為以現(xiàn)有的工藝，優(yōu)化其中的任何一個參數(shù)必將對另一個參數(shù)帶來一定不利的影響。為了提高DMOS的性能，國內(nèi)外提出了浮島單極器件和分柵結(jié)構(gòu)(SpIit-gate)等新型結(jié)構(gòu)。浮島單極器件通過在N-外延層中增加P型分壓島，從而漂移區(qū)的最大電場被分成兩部分，在同樣的外延層摻雜濃度下，擊穿電壓可以有所上升。而Split-gate結(jié)構(gòu)可利用其第一層多晶層(Shield)作為“體內(nèi)場板”來降低漂移區(qū)的電場，所以Split-gate結(jié)構(gòu)通常具有更低的導(dǎo)通電阻和更高的擊穿電壓，并可用于較高電壓(20V-250V)的TRENCH MOS產(chǎn)品。
[0005]雖然浮島單極器件和分柵結(jié)構(gòu)(Split-gate)等新型結(jié)構(gòu)在優(yōu)化導(dǎo)通電阻和柵電荷方面取得了較大的進展。但是近年來，激烈的市場競爭對器件的性能要求越來越高，所以如何采用先進的MOSFET結(jié)構(gòu)設(shè)計同時降低器件Rds(on)及Qg仍然是各個廠家努力的方向。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的，就是針對上述問題，提出一種分裂柵積累型DMOS器件。
[0007]本發(fā)明的技術(shù)方案是:如圖1所示，一種分裂柵積累型DMOS器件，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N-漂移區(qū)3和金屬化源極11;所述N-漂移區(qū)3中具有氧化層6、條形N-型輕摻雜區(qū)7、P型摻雜區(qū)8、P+重?fù)诫s區(qū)9和N+重?fù)诫s區(qū)10;所述氧化層6位于兩側(cè)的N-型輕摻雜區(qū)7和N+重?fù)诫s區(qū)10之間，氧化層6的上表面與金屬化源極11接觸;所述N+重?fù)诫s區(qū)10位于N-型輕摻雜區(qū)7的正上方并與N-型輕摻雜區(qū)7接觸，N+重?fù)诫s區(qū)10的上表面與金屬化源極11接觸;所述N-型輕摻雜區(qū)7遠(yuǎn)離氧化層的一側(cè)與P型摻雜區(qū)8接觸，P型摻雜區(qū)8的結(jié)深與N-型輕摻雜區(qū)7的結(jié)深相同，所述P+重?fù)诫s區(qū)9位于P型摻雜區(qū)8的正上方并與P型摻雜區(qū)8接觸，P+重?fù)诫s區(qū)9的上表面與金屬化源極11接觸;所述氧化層6中具有控制柵電極4和屏蔽柵電極5，所述控制柵電極4位于屏蔽柵電極5的上方，所述控制柵電極4上表面的結(jié)深小于N+重?fù)诫s區(qū)10下表面的結(jié)深，控制柵電極4下表面的結(jié)深大于N-型輕摻雜區(qū)7下表面的結(jié)深。
[0008]進一步的，所述氧化層6采用的材料為二氧化硅或者二氧化硅和氮化硅的復(fù)合材料。
[0009]進一步的，所述控制柵電極4和屏蔽柵電極5采用的材料為多晶硅。
[0010]本發(fā)明的有益效果為，相比于傳統(tǒng)結(jié)構(gòu)，本發(fā)明的結(jié)構(gòu)具有較大的正向電流、較小的閾值電壓、較小的導(dǎo)通電阻以及更高的抗漏極電壓震蕩對柵極影響的能力等特性。
【附圖說明】
[0011]圖1是本發(fā)明的分裂柵積累型DMOS器件的剖面結(jié)構(gòu)示意圖；
[0012]圖2是本發(fā)明的分裂柵積累型DMOS器件在外加零電壓時，耗盡線示意圖；
[0013]圖3是本發(fā)明的分裂柵積累型DMOS器件外加電壓到達閾值電壓時的電流路徑示意圖；
[0014]圖4-圖12是本發(fā)明的分裂柵積累型DMOS器件的一種制造工藝流程的示意圖；
[0015]圖13-圖21是本發(fā)明的分裂柵積累型DMOS器件的另一種制造工藝流程的示意圖。
【具體實施方式】
[0016]下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案:
[0017]如圖1所示，本發(fā)明提出的一種分裂柵積累型DMOS器件，包括從下至上依次層疊設(shè)置的金屬化漏極1、N+襯底2、N-漂移區(qū)3和金屬化源極11;所述N-漂移區(qū)3中具有氧化層6、條形N-型輕摻雜區(qū)7、P型摻雜區(qū)8、P+重?fù)诫s區(qū)9和N+重?fù)诫s區(qū)10;所述氧化層6位于兩側(cè)的N-型輕摻雜區(qū)7和N+重?fù)诫s區(qū)10之間，氧化層6的上表面與金屬化源極11接觸;所述N+重?fù)诫s區(qū)10位于N-型輕摻雜區(qū)7的正上方并與N-型輕摻雜區(qū)7接觸，N+重?fù)诫s區(qū)10的上表面與金屬化源極11接觸;所述N-型輕摻雜區(qū)7遠(yuǎn)離氧化層的一側(cè)與P型摻雜區(qū)8接觸，P型摻雜區(qū)8的結(jié)深與N-型輕摻雜區(qū)7的結(jié)深相同，所述P+重?fù)诫s區(qū)9位于P型摻雜區(qū)8的正上方并與P型摻雜區(qū)8接觸，P+重?fù)诫s區(qū)9的上表面與金屬化源極11接觸;所述氧化層6中具有控制柵電極4和屏蔽柵電極5，所述控制柵電極4位于屏蔽柵電極5的上方，所述控制柵電極4上表面的結(jié)深小于N+重?fù)诫s區(qū)10下表面的結(jié)深，控制柵電極4下表面的結(jié)深大于N-型輕摻雜區(qū)7下表面的結(jié)深。
[0018]本發(fā)明的工作原理為:
[0019]本發(fā)明所提供的分裂柵積累型DMOS器件，其正向?qū)〞r的電極連接方式為:控制柵電極4接正電位，金屬化漏極I接正電位，金屬化源極11接零電位。當(dāng)控制柵電極4為零電壓或所加正電壓非常小時，由于P型摻雜區(qū)8的摻雜濃度大于N-型輕摻雜區(qū)7的摻雜濃度，P型摻雜區(qū)8和N-型輕摻雜區(qū)7所構(gòu)成的PN結(jié)的內(nèi)建電勢會使得P型摻雜區(qū)8和二氧化硅柵氧化層6之間的N-型輕摻雜區(qū)7耗盡，電子通道被阻斷，如圖2所示，此時積累型DMOS仍處于關(guān)閉狀態(tài)。
[0020]隨著控制柵電極4所加正電壓的增加，P型摻雜區(qū)8和N-型輕摻雜區(qū)7所構(gòu)成的PN結(jié)的內(nèi)建勢皇區(qū)逐漸縮小。由于N-型輕摻雜區(qū)7的存在，器件更容易開啟，從而降低了閾值電壓。當(dāng)控制柵電極4所加正電壓等于或大于開啟電壓之后，由于二氧化硅氧化層6側(cè)面處的N-型輕摻雜區(qū)7內(nèi)產(chǎn)生多子電子的積累層，這為多子電流的流動提供了一條低阻通路，如圖3所示，此時積累型DMOS導(dǎo)通，多子電子在金屬化漏極I正電位的作用下從N+重?fù)诫s區(qū)10流向金屬化漏極I。另外，由于屏蔽柵電極5的作用，柵漏電容Cgd有一部分被耦合為柵源電容Cgs，所以該結(jié)構(gòu)具有更高的輸入電容(Ciss)和“Miller”電容(Cgd)比值，從而擁有更高的抗漏極電壓震蕩對柵極影響的能力。
[0021]本發(fā)明的分裂柵積累型DMOS器件，其反向阻斷時的電極連接方式為:控制柵電極4和金屬化源極11短接且接零電位，金屬化漏極I接正電位。
[0022]由于零偏壓時P型摻雜區(qū)8和氧化層6之間的N-型輕摻雜區(qū)7已經(jīng)被完全耗盡，多子電子的導(dǎo)電通路被夾斷。增大反向電壓時，耗盡層邊界將向靠近金屬化漏極I 一側(cè)的N-漂移區(qū)3擴展以承受反向電壓。與普通的槽型DMOS相比，在N-漂移區(qū)3摻雜濃度相同的情況下，由于屏蔽柵電極5的存在，具有Split-gate結(jié)構(gòu)的積累型DMOS的N-漂移區(qū)3內(nèi)可以實現(xiàn)電荷平衡，形成橫向電場，漂移區(qū)電場得到改善。在擊穿電壓相同時，具有Split-gate結(jié)構(gòu)的積累型DMOS的導(dǎo)通電阻更小，且柵漏電流更小。
[0023]本發(fā)明所示的分裂柵積累型DMOS器件的一種制造工藝流程為:
[0024]I單晶硅準(zhǔn)備及外延生長;如圖4，采用N型重?fù)诫s單晶硅襯底2，晶向為〈100〉。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的N-漂移區(qū)3;
[0025]2離子注入;如圖5，利用光刻板進行P型柱區(qū)硼注入，形成P型摻雜區(qū)8，進行N型柱區(qū)磷注入，此處磷的注入劑量應(yīng)較低，形成N型輕摻雜區(qū)7;
[0026]3刻槽;如圖6，淀積硬掩膜(如氮化硅)作為后續(xù)挖槽的阻擋層，利用光刻板進行深槽刻蝕，刻蝕出槽柵區(qū)，具體刻蝕工藝可以使用反應(yīng)離子刻蝕或等離子刻蝕；
[0027]4 二氧化硅的填充;如圖7，去掉硬掩膜，在槽內(nèi)生長厚二氧化硅層6;
[0028]5多晶硅的淀積與刻蝕;如圖8，淀積屏蔽柵多晶硅5;利用光刻板刻掉厚氧化層和屏蔽柵多晶硅的上半部分；
[0029]6熱氧化層生長;如圖9，對槽柵區(qū)進行氧化層熱生長，形成側(cè)壁柵氧化層和屏蔽柵頂部的氧化層；
[0030]7多晶硅的淀積與刻蝕;如圖10，淀積控制柵多晶硅4，多晶硅的厚度要保證能夠填滿槽型區(qū)域;利用光刻板對控制柵多晶硅刻蝕，并在控制柵多晶硅上方淀積二氧化硅，刻蝕表面二氧化娃；
[0031]8離子注入;如圖11，P型重?fù)诫s區(qū)硼注入，形成P+重?fù)诫s區(qū)9，N型重?fù)诫s區(qū)砷注入，形成N+重?fù)诫s區(qū)10;
[0032]9金屬化;如圖12，正面金屬化，金屬刻蝕，背面金屬化，鈍化等等。
[0033]本發(fā)明所示的分裂柵積累型DMOS器件的另一種制造工藝流程為:
[0034]I單晶硅準(zhǔn)備及外延生長;如圖13，采用N型重?fù)诫s單晶硅襯底2，晶向為〈100〉。采用氣相外延VPE等方法生長一定厚度和摻雜濃度的N-漂移區(qū)3;
[0035]2刻槽;如圖14，淀積硬掩膜(如氮化硅)作為后續(xù)挖槽的阻擋層，利用光刻板進行深槽刻蝕，刻蝕出槽柵區(qū)，具體刻蝕工藝可以使用反應(yīng)離子刻蝕或等離子刻蝕；
[0036]3 二氧化硅的填充;如圖15，去掉硬掩膜，在槽內(nèi)生長厚二氧化硅層6;
[0037]4多晶硅的淀積與刻蝕;如圖16，淀積屏蔽柵多晶硅5。利用光刻板刻掉厚氧化層和屏蔽柵多晶硅的上半部分；
[0038]5熱氧化層生長；如圖17，對槽柵區(qū)進行氧化層熱生長，形成側(cè)壁柵氧化層和屏蔽柵頂部的氧化層；
[0039]6多晶硅的淀積與刻蝕;如圖18，淀積控制柵多晶硅4，多晶硅的厚度要保證能夠填滿槽型區(qū)域。利用光刻板對控制柵多晶硅刻蝕，并在控制柵多晶硅上方淀積二氧化硅，刻蝕表面二氧化娃；
[0040]7擴散摻雜;如圖19，利用光刻板進行P型柱區(qū)擴散摻雜，形成P型摻雜區(qū)8，進行N型柱區(qū)擴散摻雜，此處磷的摻雜劑量應(yīng)較低，形成N型輕摻雜區(qū)7;
[0041 ] 8離子注入;如圖20，P型重?fù)诫s區(qū)硼注入，形成P+重?fù)诫s區(qū)9，N型重?fù)诫s區(qū)砷注入，形成N+重?fù)诫s區(qū)10;
[0042]9金屬化;如圖21，正面金屬化，金屬刻蝕，背面金屬化，鈍化等等。
[0043]制作器件時，還可用碳化硅、砷化鎵或鍺硅等半導(dǎo)體材料替代體硅。
[0044]采用本發(fā)明所提供的具有Spli t-gate結(jié)構(gòu)的積累型DMOS，具有較大的正向電流、較小的閾值電壓、較小的導(dǎo)通電阻以及更高的抗漏極電壓震蕩對柵極影響的能力等特性。
【主權(quán)項】
1.一種分裂柵積累型DMOS器件，包括從下至上依次層疊設(shè)置的金屬化漏極(I)、N+襯底(2)、N-漂移區(qū)(3)和金屬化源極(11);所述N-漂移區(qū)(3)中具有氧化層(6)、條形N-型輕摻雜區(qū)(7)、P型摻雜區(qū)(8)、P+重?fù)诫s區(qū)(9)和N+重?fù)诫s區(qū)(10);所述氧化層(6)位于兩側(cè)的N-型輕摻雜區(qū)(7)和N+重?fù)诫s區(qū)(10)之間，氧化層(6)的上表面與金屬化源極(11)接觸;所述N+重?fù)诫s區(qū)(10)位于N-型輕摻雜區(qū)(7)的正上方并與N-型輕摻雜區(qū)(7)接觸，N+重?fù)诫s區(qū)(10)的上表面與金屬化源極(11)接觸;所述N-型輕摻雜區(qū)(7)遠(yuǎn)離氧化層的一側(cè)與P型摻雜區(qū)(8)接觸，P型摻雜區(qū)(8)的結(jié)深與N-型輕摻雜區(qū)(7)的結(jié)深相同，所述P+重?fù)诫s區(qū)(9)位于P型摻雜區(qū)(8)的正上方并與P型摻雜區(qū)(8)接觸，P+重?fù)诫s區(qū)(9)的上表面與金屬化源極(11)接觸;所述氧化層(6)中具有控制柵電極(4)和屏蔽柵電極(5)，所述控制柵電極(4)位于屏蔽柵電極(5)的上方，所述控制柵電極(4)上表面的結(jié)深小于N+重?fù)诫s區(qū)(10)下表面的結(jié)深，控制柵電極(4)下表面的結(jié)深大于N-型輕摻雜區(qū)(7)下表面的結(jié)深。2.根據(jù)權(quán)利要求1所述的一種分裂柵積累型DMOS器件，其特征在于，所述氧化層(6)采用的材料為二氧化硅或者二氧化硅和氮化硅的復(fù)合材料。3.根據(jù)權(quán)利要求1所述的一種分裂柵積累型DMOS器件，其特征在于，所述控制柵電極(4)和屏蔽柵電極(5)采用的材料為多晶硅。
【文檔編號】H01L29/78GK106098777SQ201610456967
【公開日】2016年11月9日
【申請日】2016年6月22日
【發(fā)明人】李澤宏, 曹曉峰, 陳哲, 李爽, 陳文梅, 林育賜, 謝馳, 任敏
【申請人】電子科技大學(xué)