專利名稱：在阱區(qū)間無臺(tái)階的半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及一種非易失半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)及其制造方法，針對(duì)傳統(tǒng)的半導(dǎo)體存儲(chǔ)器件，已提出了各種的結(jié)構(gòu)及制造方法。尤其是對(duì)于作為其中一種傳統(tǒng)的半導(dǎo)體存儲(chǔ)器件的非易失半導(dǎo)體存儲(chǔ)器件，其針對(duì)運(yùn)行速度的提高及容量的擴(kuò)大提出了各種技術(shù)方案。
作為這些方案的一個(gè)例子，在美國(guó)專利5,095,344中所描述的帶有擦除門的瞬時(shí)存儲(chǔ)器中，在進(jìn)行擦除操作時(shí)使用20V的高壓。同樣，在1990年的電氣和電子工程師協(xié)會(huì)國(guó)際電子器件會(huì)議中，由R.SHIROTA等人發(fā)表的題目為“用于16MB與非型電可擦可編程只讀存儲(chǔ)器的2.3μm2存儲(chǔ)單元結(jié)構(gòu)”的文章中也報(bào)道了在與非型瞬時(shí)存儲(chǔ)器件中使用18V的高壓進(jìn)行寫操作，而使用20V的高壓進(jìn)行擦除操作的技術(shù)。在此情況下，所公知的在瞬時(shí)存儲(chǔ)器中對(duì)于高速運(yùn)行的寫操作及重寫操作使用大約20V的高壓。
然而，當(dāng)在瞬時(shí)存儲(chǔ)芯片中使用大約20V的高壓時(shí)，需要設(shè)置用于向存儲(chǔ)電路部分的存儲(chǔ)器單元選擇提供高壓的電路。為此，用于啟動(dòng)及控制此存儲(chǔ)電路部分的晶體管需要具有高于所施電壓的耐壓性。
有一種方案可使晶體管的耐壓等于或高于20V，在此方案中，形成較深的源極及漏極擴(kuò)散層，從而可將PN結(jié)的耐壓值設(shè)定為等于或高于20V。
為此，由L.C.Parrillo等人在1980年的電氣和電子工程師協(xié)會(huì)國(guó)際電子器件會(huì)議中發(fā)表的題為“用于超大規(guī)模集成電路的雙互補(bǔ)金屬氧化物半導(dǎo)體技術(shù)”對(duì)阱區(qū)形成方法進(jìn)行了描述，在此方法中，形成了P-型阱及N-型阱的雙阱區(qū)結(jié)構(gòu)及三層阱區(qū)結(jié)構(gòu)，如

圖1中所示，當(dāng)在基片301上連續(xù)形成N-型阱區(qū)303及P-型阱區(qū)302時(shí)，在不同的阱區(qū)302及303之間會(huì)形成臺(tái)階304。
同樣，如圖2中所示，用具有阱區(qū)的半導(dǎo)體基片401形成晶體管，從而P-型阱區(qū)402用作溝道區(qū)，N-型阱區(qū)403及404用于源極及漏極區(qū)，通過絕緣膜405在P-型阱區(qū)402上設(shè)置柵電極406。在此情況下，如圖2中所示，在源極區(qū)與溝道區(qū)之間以及漏極區(qū)與溝道區(qū)之間形成臺(tái)階407。當(dāng)在此狀況下對(duì)晶體管形成布線層時(shí)，由于臺(tái)階407的原因在布線層內(nèi)會(huì)形成凸起部分。因此，就存在一個(gè)問題，即，電場(chǎng)集中于突起部分的中心，從而布線層被斷裂或損壞，其結(jié)果，降低了布線層的可靠性，同樣，當(dāng)在瞬時(shí)存儲(chǔ)器件中形成用阱區(qū)作為源極區(qū)的高壓晶體管時(shí)，其中所述的瞬時(shí)存儲(chǔ)器件在存儲(chǔ)單元區(qū)與外圍電路區(qū)之間具有大的臺(tái)階，由于此臺(tái)階的原因，存儲(chǔ)單元區(qū)與外圍電路區(qū)間的差別進(jìn)一步被增大。
如上所述，在傳統(tǒng)的存儲(chǔ)器件中，存在一個(gè)問題，即在溝道區(qū)內(nèi)形成臺(tái)階，當(dāng)阱區(qū)被用作高壓晶體管中的源極及漏極區(qū)時(shí)，降低了高壓晶體管的可靠性。這是因?yàn)殡妶?chǎng)集中于臺(tái)階中心，從而高壓晶體管的柵絕緣膜被損壞。
同時(shí)還存在另外一個(gè)問題，即具有高基片表面的存儲(chǔ)單元區(qū)與具有低的基片表面的外圍電路區(qū)間的差別增大。由于該差別增大，從而在隨后的精細(xì)圖形過程變得困難了。
此外，還存在另一個(gè)問題，即外圍電路區(qū)是與存儲(chǔ)單元區(qū)形成時(shí)，如果在生產(chǎn)方法中使用傳統(tǒng)的雜質(zhì)擴(kuò)散工藝的話，還需進(jìn)行另外的形成絕緣膜及去除絕緣膜的工藝過程。
另外，還需要另外的一個(gè)形成參考標(biāo)記的過程，從而工藝步驟的數(shù)目增加，其結(jié)果生產(chǎn)率降低。
本發(fā)明用于克服上述問題。因此，本發(fā)明目的之一是制作包括高壓晶體管的半導(dǎo)體器件及其制造方法。
本發(fā)明的另一目的是提供一種非易失半導(dǎo)體存儲(chǔ)器件的高可靠性的高集成度的半導(dǎo)體器件及其生產(chǎn)方法。
為了實(shí)現(xiàn)本發(fā)明，一種具有高壓晶體管的半導(dǎo)體器件包括形成在半導(dǎo)體基片內(nèi)作為溝道區(qū)并具有第一導(dǎo)電型的高壓晶體管第一阱區(qū)和形成于半導(dǎo)體基片內(nèi)作為源極區(qū)及漏區(qū)以?shī)A住第一阱區(qū)并具有第二導(dǎo)電型高壓晶體管第二阱區(qū)。第一阱區(qū)的表面及第二阱區(qū)的表面為平面。
半導(dǎo)體器件除了高壓晶體管外還包括形成于半導(dǎo)體基片之上，在高于第二晶體管的電壓下工作的第一晶體管。在此情況下，第一晶體管可形成于半導(dǎo)體基片上并具有第一導(dǎo)電型的作為溝道區(qū)的第三阱區(qū)。
同樣，半導(dǎo)體器件還包含存儲(chǔ)部分，該部分包括第一晶體管及高壓晶體管的外圍部分。在此，該半導(dǎo)體器件為非易失半導(dǎo)體存儲(chǔ)器件，為了實(shí)現(xiàn)本發(fā)明的另一方面，半導(dǎo)體存儲(chǔ)器件包括形成于半導(dǎo)體基片上的存儲(chǔ)電路部分，以及形成于半導(dǎo)體基片上，用于啟動(dòng)控制存儲(chǔ)器電路部分的外圍電路部分。形成存儲(chǔ)電路部分的區(qū)域的表面高度低于形成外圍電路部分的區(qū)域高度。
形成外圍電路部分的區(qū)域的表面平整度滿足所需要求。
同樣，存儲(chǔ)電路部分還包括多個(gè)非易失半導(dǎo)體存儲(chǔ)單元晶體管。
此外，外圍電路部分還包括多個(gè)高壓晶體管。在此情況下，每個(gè)高壓晶體管都具有作為溝道區(qū)的第一導(dǎo)電型的第一阱區(qū)，及作為源極及漏極區(qū)的第二導(dǎo)電型的第二阱區(qū)。形成存儲(chǔ)電路部分的半導(dǎo)體基片的阱區(qū)為第一導(dǎo)電型。
此外，形成有存儲(chǔ)電路的區(qū)域的表面可作為基準(zhǔn)標(biāo)記使用。
為了實(shí)現(xiàn)本發(fā)明的另一方面，半導(dǎo)體器件的制造方法包括如下步驟在半導(dǎo)體基片的表面上的存儲(chǔ)單元區(qū)內(nèi)形成凸陷區(qū)；用第一導(dǎo)電型的第一雜質(zhì)離子對(duì)半導(dǎo)體基片進(jìn)行第一次離子注入，以形成第一導(dǎo)電型的阱區(qū)；在半導(dǎo)體基片上形成光刻膠薄膜；對(duì)光刻膠薄膜加工圖形；進(jìn)行第二次離子注入，將第二導(dǎo)電型的第二雜質(zhì)離子通過用光刻膠薄膜作為掩膜離子注入半導(dǎo)體基片；及加熱半導(dǎo)體基片，從而形成第一導(dǎo)電型的第一阱區(qū)及第二導(dǎo)電型的第二阱區(qū)。
同樣，該方法還包括在凹陷部?jī)?nèi)形成基準(zhǔn)標(biāo)記的步驟。
在存儲(chǔ)單元區(qū)內(nèi)形成存儲(chǔ)電路部分而在除存儲(chǔ)單元區(qū)的外的部分內(nèi)形成外圍電路部分，在此情況下，在存儲(chǔ)單元區(qū)內(nèi)可形成作為存儲(chǔ)電路部分的存儲(chǔ)電路部分的非易失存儲(chǔ)單元晶體管。同樣，在外圍電路部分內(nèi)可形成用于啟動(dòng)及控制存儲(chǔ)電路部分的外圍電路部分的高壓晶體管。
可通過如下方式進(jìn)行第二離子注入，即第二雜質(zhì)離子的第二離子注入的劑量，比第一雜質(zhì)離子的劑量大。
此外，在改變加速能量的同樣可進(jìn)行多次的第二離子注入。
圖1為第一傳統(tǒng)實(shí)例的阱結(jié)構(gòu)的截面示意圖；圖2為第二傳統(tǒng)實(shí)例的阱結(jié)構(gòu)的截面示意圖；圖3為根據(jù)本發(fā)明一實(shí)施例的半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)截面示意圖；圖4A到4F為描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器件的生產(chǎn)工藝的截面示意圖。
下面參考所附圖對(duì)本發(fā)明的諸如非易失半導(dǎo)體存儲(chǔ)器件的半導(dǎo)體器件進(jìn)行描述。
本發(fā)明的半導(dǎo)體存儲(chǔ)器具有存儲(chǔ)單元區(qū)及外圍電路區(qū)，在本發(fā)明中，在非易失半導(dǎo)體存儲(chǔ)器件的高壓晶體管中的P-型阱區(qū)與N-型阱區(qū)之間無臺(tái)階。更具體地說，在非易失半導(dǎo)體存儲(chǔ)器件的外圍電路區(qū)的高壓晶體管內(nèi)的P-型阱及N-型阱之間無臺(tái)階。同樣，形成存儲(chǔ)單元區(qū)從而可抑制存儲(chǔ)單元區(qū)與外圍電路區(qū)間的高度差。
此外，所形成的存儲(chǔ)單元區(qū)的半導(dǎo)體基片表面比外圍電路區(qū)的半導(dǎo)體基片表面低。還有，所形成的用于光刻蝕的第一定位基準(zhǔn)標(biāo)記比外圍電路區(qū)的半導(dǎo)體基片表面低。因此，注入P-型雜質(zhì)離子以在半導(dǎo)體基片表面內(nèi)形成P-型阱區(qū)。使用第一定位基準(zhǔn)標(biāo)記通過光刻蝕方法，對(duì)N-型阱區(qū)進(jìn)行加工圖形，并注入比P-型雜質(zhì)離子多的N-型雜質(zhì)離子以形成N-型阱區(qū)。換句活說，在本發(fā)明中，在形成阱區(qū)的情況下已經(jīng)形成用于光刻蝕的第一定位基準(zhǔn)標(biāo)記。
下面將參考所附圖詳細(xì)描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件。圖3為描述根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器件結(jié)構(gòu)的截面圖。
參考圖3，半導(dǎo)體存儲(chǔ)器件由存儲(chǔ)單元區(qū)2和外圍電路區(qū)6構(gòu)成。在半導(dǎo)體存儲(chǔ)器件的外圍電路區(qū)6中，在半導(dǎo)體基片101內(nèi)形成作為高壓晶體管100的溝道區(qū)的其中一個(gè)第一導(dǎo)電型阱區(qū)102。同樣，其中的兩個(gè)第二導(dǎo)電型阱區(qū)103被用作高壓晶體管100的源極區(qū)及漏極區(qū)。此外，第一導(dǎo)電型阱區(qū)102的主表面和第二導(dǎo)電型阱區(qū)103的主表面在高壓晶體管100內(nèi)彼此具有相同的平面。
所形成的存儲(chǔ)單元區(qū)2的表面比外圍電路區(qū)6的表面低。存儲(chǔ)單元晶體管109、110、111及112一般都比外圍電路區(qū)中的高壓晶體管100、N溝道晶體管4或P溝道晶體管5高。結(jié)果，由于存儲(chǔ)單元晶體管的頂部較低，因此可使存儲(chǔ)單元晶體管與外圍電路區(qū)6內(nèi)的晶體管頂部間的高度差變小。
下面參考圖4A至4F對(duì)根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體存儲(chǔ)器件的制造方法進(jìn)行描述。
首先，如圖4A中所示，通過熱氧化方法在P-型硅基片201上形成40nm厚的氧化膜202，然后，通過CVD(化學(xué)氣相淀積)方法，在氧化膜202上沉積上150nm厚的氮膜203，通過光刻蝕方法及各向異性干蝕方法只去除去存儲(chǔ)單元區(qū)2對(duì)應(yīng)的氮膜的部分。
接著，如圖4B中所示，通過熱氧化方法，使硅基片表面氧化。此時(shí)，由于把氮膜203用作氧化光刻膠掩膜，只有存儲(chǔ)單元區(qū)被選擇氧化從而形成氧化膜[LOCOS(局部氧化硅)膜]204。在此情況下，基準(zhǔn)標(biāo)記也同時(shí)被氧化，從而形成用于在后續(xù)工藝的光刻蝕方法中定位的基準(zhǔn)標(biāo)記。
基準(zhǔn)標(biāo)記形成在除存儲(chǔ)單元區(qū)與外圍電路區(qū)以外的區(qū)域內(nèi)，通常在一條劃線上的。通過氧化基準(zhǔn)標(biāo)記，以與存儲(chǔ)單元區(qū)同樣的方法在硅基片上形成臺(tái)階。因此，其可被用作基準(zhǔn)標(biāo)記。因此，通過控制基準(zhǔn)標(biāo)記的氧化膜的膜厚，從而可形成臺(tái)階的保證進(jìn)行光刻蝕時(shí)可檢測(cè)到標(biāo)記，同樣，此臺(tái)階對(duì)于消除處于高水平的存儲(chǔ)單元區(qū)與處于低水平的外圍電路區(qū)間的臺(tái)階是有用的。
換句話說，在本發(fā)明中，在存儲(chǔ)單元區(qū)2內(nèi)形成LOCOS氧化膜，然后，如圖4C中所示，在隨后的工藝中去除掉LOCOS氧化膜，這樣可形成所需的凹陷部8，凹陷部8用于基準(zhǔn)標(biāo)記的基準(zhǔn)水平，在此實(shí)施例中，LOCOS氧化膜204的厚度為600nm。
接著，通過蝕刻方法去除氮膜203，氧化膜202及氧化膜204。然后，通過熱氧化方法形成厚度為40nm的氧化膜205。隨后，用諸如硼離子等的P-型雜質(zhì)離子進(jìn)行離子注入，從而在硅基片201的整個(gè)表面內(nèi)形成P-型阱區(qū)；此時(shí)，在改變加速能量及劑量的同時(shí)可進(jìn)行一次或多次的離子注入，從而阱區(qū)適合于存儲(chǔ)單元及外圍電路晶體管的特性，在此實(shí)施例中，用50kev的加速能量以3×1012個(gè)/cm2的劑量進(jìn)行了一次離子注入。
接著，如圖4D中所示，形成光刻膠層206然后通過光刻蝕方法加工圖形以形成用于N-型阱區(qū)的開孔部分，然后，用諸如磷離子等N-型雜質(zhì)離子進(jìn)行離子注入以形成N-阱區(qū)，用已被加工圖形的光刻膠層206作為掩膜，此時(shí)，在改變加速能量與劑量同時(shí)進(jìn)行一次或多次的離子注入，從而N-型阱區(qū)具備外圍電路晶體管的特性。
同樣，由于用于P-型阱區(qū)的硼離子已被注入硅基片表面內(nèi)，磷離子的劑量需要大于硼離子的劑量以形成N-型阱區(qū)。尤其是，在此實(shí)施例中，用100kev的加速能量以9×1012個(gè)/cm2的劑量進(jìn)行了一次離子注入。
接著，如圖4E中所示，在氮?dú)夥障略谥T如1200℃的高溫下進(jìn)行熱擴(kuò)散過程，從而N-型雜質(zhì)離子及P-型雜質(zhì)離子被深度擴(kuò)散，其結(jié)果，形成成P-型阱區(qū)207及N-型阱區(qū)208。因此，在外圍電路區(qū)6內(nèi)的P-型阱區(qū)207與N-型阱區(qū)208間不存在臺(tái)階。此時(shí)，當(dāng)用高能離子注入進(jìn)行多次離子注入時(shí)，則不在高溫下進(jìn)行熱擴(kuò)散，從而雜質(zhì)離子不被深度擴(kuò)散。然而，可在相對(duì)較低的溫度下進(jìn)行熱處理，從而雜質(zhì)離子可被激活。
此后，如圖4F中所示，在外圍電路區(qū)6內(nèi)形成諸如N-溝道晶體管211、P-溝道晶體管210、高壓晶體管212等晶體管。同樣，在存儲(chǔ)單元區(qū)2內(nèi)形成存儲(chǔ)單元晶體管214、215、216及217。
也就是說，在本發(fā)明中，在形成阱區(qū)前形成第一基準(zhǔn)標(biāo)記，基準(zhǔn)標(biāo)記被用作光刻蝕工藝中的基準(zhǔn)定位點(diǎn)。同樣，在本發(fā)明中，存儲(chǔ)單元區(qū)的半導(dǎo)體基片表面比外圍電路區(qū)低，從而形成凹陷部分。該基準(zhǔn)標(biāo)記形成在凹陷部分內(nèi)。
如上所述，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的一個(gè)特點(diǎn)在于在第一導(dǎo)電型區(qū)阱102的主表面與第二導(dǎo)電型阱區(qū)103的主表面之間不存在臺(tái)階。因此，在P-型及N-型阱區(qū)上形成柵電極的情況下，可將柵電極設(shè)置得相對(duì)較低。
結(jié)果，由于在柵電極上形成的布線層的彎曲部分變小，從而布線層斷開的可能性很小，由此提高了電路的可靠性。
同樣，由于高壓晶體管的高度可設(shè)得較低，這對(duì)于提高晶體管集成度是有益處的。
為了形成根據(jù)本發(fā)明的實(shí)施例的高壓晶體管100，第一導(dǎo)電型的雜質(zhì)離子(如P-型雜質(zhì)高郭硼離子)被預(yù)先離子注入基片101的表面內(nèi)以形成第一導(dǎo)電型阱102。然后，基片101的主表面被涂覆光刻膠層并用光刻蝕方法在預(yù)定區(qū)域內(nèi)形成開口部分。接著，作為N-型雜質(zhì)離子的第二導(dǎo)電型雜質(zhì)(如磷離子或砷離子)被離子注入以形成第二導(dǎo)電型阱區(qū)103，第一導(dǎo)電型阱區(qū)102被用作溝道區(qū)，而第二導(dǎo)電型阱區(qū)103被用作源極及漏極區(qū)。
在本發(fā)明中，當(dāng)要形成源極及漏極區(qū)時(shí)，只能使用離子注入技術(shù)，因此，如上所述，通過形成阱區(qū)從而第一導(dǎo)電型阱區(qū)102的主表面及第二導(dǎo)電型阱區(qū)103的主表面彼此具有一致的平面。
同樣，在根據(jù)本發(fā)明實(shí)施例的制造晶體管的方法中，第一導(dǎo)電型阱區(qū)102和第二導(dǎo)電型阱區(qū)103間的邊界部分可形成具有一陡角(即，與基片101的主表面成直角)。因此，可降低晶體管管的尺寸，從而可以實(shí)現(xiàn)晶體管的高集成度。
另外，根據(jù)本發(fā)明實(shí)施例的高壓晶體管100也可以與其他在高壓下工作的半導(dǎo)體器件一同形成一塊基片上。換句話說，如圖3中所示，根據(jù)本發(fā)明實(shí)施例的高壓晶體管100可以形成在半導(dǎo)體基片101上，在該基片101上的存儲(chǔ)單元區(qū)中形成阱區(qū)102。
更具體地說，存儲(chǔ)單元晶體管109、110、111及112形成于第一導(dǎo)電型阱區(qū)102中，該第一導(dǎo)電型阱區(qū)102與被用作高壓晶體管100的溝道區(qū)的第一導(dǎo)電型阱區(qū)102一同形成。同樣，根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)單元晶體管109、110、111、112形成于存儲(chǔ)單元區(qū)的存儲(chǔ)電路部分內(nèi)。例如，存儲(chǔ)電路部分是由非易失晶體管構(gòu)成的非易失半導(dǎo)體存儲(chǔ)電路部分。
此外，在使用根據(jù)本發(fā)明實(shí)施例的高壓晶體管100的半導(dǎo)體器件中，該半導(dǎo)體器件是這樣形成的，在基片表面的存儲(chǔ)電路部分由形成于設(shè)置于基片101上的存儲(chǔ)單元區(qū)中的晶體管109、110、111、112構(gòu)成。存儲(chǔ)單元區(qū)2在半導(dǎo)體表面內(nèi)比外圍電路區(qū)6低，在外圍電路區(qū)6上設(shè)置有晶體管，外圍電路用于驅(qū)動(dòng)及控制形成于同一基片101上的存儲(chǔ)單元晶體管。
此外，如上所述，形成有外外圍電路區(qū)6的晶體管的表面需要平整。同樣，如上所述，由存儲(chǔ)單元區(qū)2內(nèi)的存儲(chǔ)單元晶體管109、110、111及112構(gòu)成的存儲(chǔ)電路部分為由非易失半導(dǎo)體器件構(gòu)成的存儲(chǔ)電路部分。
因此，作為本發(fā)明的最佳實(shí)施例，高壓晶體管100被設(shè)置在與存儲(chǔ)單元區(qū)2相鄰的區(qū)域內(nèi)以驅(qū)動(dòng)及控制非易失半導(dǎo)體存儲(chǔ)電路部分。換句話說，最好形成有高壓晶體管100的溝道部分的第一導(dǎo)電型阱區(qū)102的導(dǎo)電型與存儲(chǔ)單元區(qū)2相同，在存儲(chǔ)單元區(qū)2內(nèi)的由非易失存儲(chǔ)單元晶體管構(gòu)成的存儲(chǔ)電路部分7位于同一基片101內(nèi)。
此外，根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的另一個(gè)特征是，通過適當(dāng)方法形成凹陷部分8從而存儲(chǔ)單元區(qū)2的表面平面比外圍晶體管6的表面平面低，當(dāng)形成外圍電路部分時(shí)凹陷部分8被用基準(zhǔn)標(biāo)記。
如上所述，根據(jù)本發(fā)明的半導(dǎo)體器件可提高高壓晶體管的可靠性，這是因?yàn)?，在用于溝道區(qū)的P-型阱區(qū)與用于源極或漏極區(qū)的P-型阱區(qū)之間沒有臺(tái)階。
另外，還可以同時(shí)實(shí)現(xiàn)形成精細(xì)圖案并減少工藝數(shù)目這兩個(gè)目的。這是因?yàn)榇鎯?chǔ)單元區(qū)與外圍電路區(qū)間的上部位置的差別減少了，從而可以形成精細(xì)圖形。與此同時(shí)，也形成于對(duì)齊的基準(zhǔn)標(biāo)記。因此，與存儲(chǔ)電路部分和外圍電路部分不是同時(shí)形成的情況相比，可以減少工藝數(shù)目。
此外，當(dāng)為形成阱區(qū)而進(jìn)行高能離子注入時(shí)，可以省去熱擴(kuò)散過程。
權(quán)利要求
1.一種具有高壓晶體管的半導(dǎo)體器件，其特征在于，所述高壓晶體管的第一阱區(qū)形成在半導(dǎo)體基片內(nèi)，作為溝道區(qū)并具有第一導(dǎo)電型；及所述高壓晶體管的第二阱區(qū)形成在所述半導(dǎo)體基片內(nèi)，作為源極區(qū)及漏極區(qū)以?shī)A住所述第一阱區(qū)并具有第二導(dǎo)電型，其中所述第一阱區(qū)的表面及第二阱區(qū)的表面為平面。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件，其特征在于包括形成在所述半導(dǎo)體基片上的存儲(chǔ)電路部分；及形成在所述半導(dǎo)體基片上外圍電路部分，包括用于驅(qū)動(dòng)及控制所述存儲(chǔ)電路部分的所述高壓晶體管。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，所述存儲(chǔ)電路部分形成在具有所述第一導(dǎo)電型的所述半導(dǎo)體的第三阱區(qū)內(nèi)。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，形成有所述存儲(chǔ)電路部分的區(qū)域的表面在高度上低于形成所述外圍電路部分的區(qū)域。
5.根據(jù)權(quán)利要求2到4中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件為非易失半導(dǎo)體存儲(chǔ)器件。
6.根據(jù)權(quán)利要求2到4中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，形成所述外圍電路部分的所述區(qū)域的所述表面為平面。
7.根據(jù)權(quán)利要求2到4中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，所述存儲(chǔ)電路部分包括多個(gè)非易失半導(dǎo)體存儲(chǔ)單元晶體管。
8.根據(jù)權(quán)利要求2到4中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，所述外圍電路部分包括多個(gè)所述高壓晶體管。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，其中每個(gè)高壓晶體管都具有一作為溝道區(qū)的第一導(dǎo)電型的第一阱區(qū)，及作為源極及漏極區(qū)的第二導(dǎo)電型的第二阱區(qū)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，其中形成所述存儲(chǔ)電路部分的所述半導(dǎo)體基片的阱區(qū)為所述第一導(dǎo)電型。
11.根據(jù)權(quán)利要求2到4中任一權(quán)利要求所述的半導(dǎo)體器件，其特征在于，其中形成所述存儲(chǔ)電路的所述區(qū)域的表面用作基準(zhǔn)標(biāo)記。
12.一種半導(dǎo)體器件的制造方法，其特征在于，包含如下步驟在半導(dǎo)體基片的表面上形成用于存儲(chǔ)單元區(qū)的凹陷區(qū)域；將第一導(dǎo)電型的第一雜質(zhì)離子離子注入所述半導(dǎo)體基片以形成所述第一導(dǎo)電型的阱區(qū)；在所述半導(dǎo)體基片上形成保護(hù)膜；對(duì)所述保護(hù)膜加工圖案；用所述被加工圖案的保護(hù)膜作為掩膜進(jìn)行對(duì)所述半導(dǎo)體基片的第二導(dǎo)電型的第二雜質(zhì)離子的第二離子注入；及加熱所述半導(dǎo)體基片，從而形成所述第一導(dǎo)電型的第一阱區(qū)及第二導(dǎo)電型的第二阱區(qū)。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，還包含如下步驟在所述存儲(chǔ)單元區(qū)內(nèi)形成存儲(chǔ)電路部分及在除所述存儲(chǔ)單元區(qū)以外的區(qū)域內(nèi)形成外圍電路部分。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于，還包含如下步驟在所述凹陷部分內(nèi)形成基準(zhǔn)標(biāo)記。
15.根據(jù)權(quán)利要求13所述的方法，其特征在于，在所述存儲(chǔ)單元區(qū)內(nèi)形成存儲(chǔ)電路部分的步驟，還包括形成所述存儲(chǔ)電路部分的非易失存儲(chǔ)單元晶體管。
16.根據(jù)權(quán)利要求13所述的方法，其特征在于，形成外圍電路部分的所述步驟，還包括形成用于驅(qū)動(dòng)及控制所述存儲(chǔ)電路部分所述外圍電路部分的高壓晶體管的步驟。
17.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述進(jìn)行第二離子注入的步驟包括用比所述第一雜質(zhì)離子多的劑量進(jìn)行第二雜質(zhì)離子注入的過程。
18.根據(jù)權(quán)利要求13所述的方法，其特征在于進(jìn)行第二離子注入的所述步驟包括在改變加速能量的同時(shí)進(jìn)行多次所述第二離子注入的步驟。
全文摘要
在具有高壓晶體管的半導(dǎo)體器件中,高壓晶體管的第一阱區(qū)形成于半導(dǎo)體基片內(nèi)作為溝道區(qū)。該第一阱區(qū)為第一導(dǎo)電型。高壓晶體管的第二阱區(qū)形成于半導(dǎo)體基片內(nèi)作源極區(qū)及漏極區(qū)夾住第一阱區(qū)。第二阱區(qū)為第二導(dǎo)電型。第一阱區(qū)的表面及第二阱區(qū)的表面為平面。
文檔編號(hào)H01L21/8238GK1216866SQ98120669
公開日1999年5月19日 申請(qǐng)日期1998年10月21日 優(yōu)先權(quán)日1997年10月31日
發(fā)明者金森宏治 申請(qǐng)人:日本電氣株式會(huì)社