本發(fā)明涉及微芯片制造工藝，尤其涉及一種在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法及芯片。

背景技術(shù)：

1、金納米粒子由于其獨(dú)特的高表面積、生物相容性和等離子等特性，在各個領(lǐng)域都有著廣泛的應(yīng)用需求。在生物醫(yī)學(xué)工程領(lǐng)域，金納米粒子被應(yīng)用于高靈敏度生物分子檢測、腫瘤光熱治療、表面增強(qiáng)拉曼光譜檢測以及成像等方面。在化學(xué)領(lǐng)域，其一方面常被用作化學(xué)反應(yīng)中的催化劑，加速反應(yīng)過程；另一方面，對于電化學(xué)阻抗譜檢測，通過在檢測電極上修飾金納米結(jié)構(gòu)，能夠顯著增大電極表面積，降低雙電層電容阻抗帶來的影響，提高阻抗檢測的靈敏度。在光學(xué)領(lǐng)域，金納米顆粒制備的黑體靶面具有優(yōu)異的減反射效果，進(jìn)而可以應(yīng)用在溫度定標(biāo)、電磁隱身等場景，具有重要研究價值。

2、現(xiàn)有技術(shù)中，利用電化學(xué)制造的方式，通過將金離子還原在電極表面形成納米顆粒，從而在電極表面形成金納米結(jié)構(gòu)。由于其過程簡單、成本低廉、以及具有控制納米粒子尺寸和形狀的能力，成為合成納米粒子的一種有效方法。但是現(xiàn)有的金納米顆粒生成方法尚存在制備納米結(jié)構(gòu)單一、可控性不佳、增大電極表面積能力不足等問題。

3、鑒于此，亟需一種能夠解決上述問題的在芯片目標(biāo)電極上可控形成復(fù)合金納米結(jié)構(gòu)的制備方法。

技術(shù)實(shí)現(xiàn)思路

1、本發(fā)明提供一種在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，能夠在目標(biāo)電極表面形成多尺度的復(fù)合金納米結(jié)構(gòu)，極大地增加電極表面的有效面積，并形成納米功能結(jié)構(gòu)。

2、本發(fā)明提供一種在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，包括zno納米陣列結(jié)構(gòu)制備過程和復(fù)合金納米結(jié)構(gòu)制備過程：

3、所述zno納米陣列結(jié)構(gòu)制備過程，包括：

4、在第一溶液環(huán)境下，通過第一電場控制方法在芯片的目標(biāo)電極上制備zno納米陣列結(jié)構(gòu)；

5、所述復(fù)合金納米結(jié)構(gòu)制備過程，包括：

6、在所述zno納米陣列結(jié)構(gòu)上進(jìn)行鍍金，形成復(fù)合金納米結(jié)構(gòu)，所述復(fù)合金納米結(jié)構(gòu)包括依次層疊設(shè)置的第1層金納米結(jié)構(gòu)至第n層金納米結(jié)構(gòu)，n為大于等于2的正整數(shù)；

7、制備所述第1層金納米結(jié)構(gòu)至所述第n層金納米結(jié)構(gòu)時，在鍍金溶液環(huán)境下采用鍍金電場控制方法進(jìn)行鍍金。

8、可選的，根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述zno納米陣列結(jié)構(gòu)制備過程的所述第一電場控制方法，包括：

9、在芯片的目標(biāo)電極上施加直流電壓，在芯片的非目標(biāo)電極上施加直流電壓，所述目標(biāo)電極上施加的直流電壓為負(fù)電壓，所述非目標(biāo)電極上施加的直流電壓為接地或正電壓。

10、可選的，根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述第一電場控制方法，包括：

11、在芯片的目標(biāo)電極上施加直流電壓和交流電壓，在芯片的非目標(biāo)電極上施加直流電壓，所述目標(biāo)電極上施加的直流電壓為負(fù)電壓，所述非目標(biāo)電極上施加的直流電壓為接地或正電壓。

12、根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述鍍金電場控制方法，包括：

13、在芯片的目標(biāo)電極上施加直流電壓，在芯片的非目標(biāo)電極上施加直流電壓，所述目標(biāo)電極上施加的直流電壓為負(fù)電壓，所述非目標(biāo)電極上施加的直流電壓為接地或正電壓。

14、根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述zno納米陣列結(jié)構(gòu)制備過程，還包括：

15、制備完zno納米陣列結(jié)構(gòu)結(jié)束后，將形成有zno納米陣列結(jié)構(gòu)的芯片依次進(jìn)行清潔處理和干燥處理；

16、所述復(fù)合金納米結(jié)構(gòu)制備過程，還包括：

17、制備完所述每層金納米結(jié)構(gòu)后，將形成有金納米結(jié)構(gòu)的芯片依次進(jìn)行清潔處理和干燥處理。

18、根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，制備所述第1層金納米結(jié)構(gòu)至所述第n層金納米結(jié)構(gòu)時，分別在濃度逐漸降低的鍍金溶液環(huán)境下進(jìn)行鍍金。

19、優(yōu)選的，根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述zno納米陣列結(jié)構(gòu)制備過程中，反應(yīng)溫度小于等于100℃，反應(yīng)時間為0.5～48小時。

20、優(yōu)選的，根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述復(fù)合金納米結(jié)構(gòu)制備過程中，所述每層金納米結(jié)構(gòu)制備的鍍金反應(yīng)溫度為10℃～60℃，所述每層金納米結(jié)構(gòu)制備的鍍金反應(yīng)時間為0.5～10分鐘。

21、優(yōu)選的，根據(jù)本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，所述zno納米陣列結(jié)構(gòu)制備過程的所述第一溶液為硝酸鋅和烏洛托品的復(fù)合水溶液；

22、所述每層金納米結(jié)構(gòu)制備的鍍金溶液為氯金酸、亞硫酸鈉、檸檬酸銨和乙二胺四乙酸的復(fù)合鍍金溶液；或，所述每層金納米結(jié)構(gòu)制備的鍍金溶液為氯化金、亞硫酸鈉、檸檬酸銨和乙二胺四乙酸的復(fù)合鍍金溶液。

23、本發(fā)明還提供一種芯片，采用如上任一項(xiàng)所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，在所述芯片的目標(biāo)電極上制備所述復(fù)合金納米結(jié)構(gòu)，形成功能芯片。

24、本發(fā)明提供的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，首先在芯片的目標(biāo)電極上制備zno納米陣列結(jié)構(gòu)，再在zno納米陣列結(jié)構(gòu)上制備復(fù)合金納米結(jié)構(gòu)，復(fù)合金納米結(jié)構(gòu)包括多層層疊設(shè)置的金納米結(jié)構(gòu)，能夠在目標(biāo)電極表面形成多尺度的復(fù)合金納米結(jié)構(gòu)，極大地增加了電極表面的有效面積，并形成納米功能結(jié)構(gòu)。此外，本方法滿足低溫、低成本、可控性好、易批量的特點(diǎn)，簡便易行，且效率高、可靠性好。

25、本發(fā)明的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過本發(fā)明的實(shí)踐了解到。

技術(shù)特征：

1.一種在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，包括zno納米陣列結(jié)構(gòu)制備過程和復(fù)合金納米結(jié)構(gòu)制備過程：

2.根據(jù)權(quán)利要求1所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述zno納米陣列結(jié)構(gòu)制備過程的所述第一電場控制方法，包括：

3.根據(jù)權(quán)利要求1所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述第一電場控制方法，包括：

4.根據(jù)權(quán)利要求1所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述鍍金電場控制方法，包括：

5.根據(jù)權(quán)利要求1所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述zno納米陣列結(jié)構(gòu)制備過程，還包括：

6.根據(jù)權(quán)利要求1所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，制備所述第1層金納米結(jié)構(gòu)至所述第n層金納米結(jié)構(gòu)時，分別在濃度逐漸降低的鍍金溶液環(huán)境下進(jìn)行鍍金。

7.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述zno納米陣列結(jié)構(gòu)制備過程中，反應(yīng)溫度小于等于100℃，反應(yīng)時間為0.5～48小時。

8.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述復(fù)合金納米結(jié)構(gòu)制備過程中，所述每層金納米結(jié)構(gòu)制備的鍍金反應(yīng)溫度為10℃～60℃，所述每層金納米結(jié)構(gòu)制備的鍍金反應(yīng)時間為0.5～10分鐘。

9.根據(jù)權(quán)利要求1-6任一項(xiàng)所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，其特征在于，所述zno納米陣列結(jié)構(gòu)制備過程的所述第一溶液為硝酸鋅和烏洛托品的復(fù)合水溶液；

10.一種芯片，其特征在于，采用如權(quán)利要求1-9任一項(xiàng)所述的在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法，在所述芯片的目標(biāo)電極上制備所述復(fù)合金納米結(jié)構(gòu)，形成功能芯片。

技術(shù)總結(jié)
本發(fā)明提供一種在芯片目標(biāo)電極上形成復(fù)合金納米結(jié)構(gòu)的制備方法及芯片。包括：ZnO納米陣列結(jié)構(gòu)制備過程和復(fù)合金納米結(jié)構(gòu)制備過程：ZnO納米陣列結(jié)構(gòu)制備過程，包括：在第一溶液環(huán)境下，通過第一電場控制方法在芯片的目標(biāo)電極上制備ZnO納米陣列結(jié)構(gòu)；復(fù)合金納米結(jié)構(gòu)制備過程，包括：在ZnO納米陣列結(jié)構(gòu)上進(jìn)行鍍金，形成復(fù)合金納米結(jié)構(gòu)，復(fù)合金納米結(jié)構(gòu)包括依次層疊設(shè)置的第1層金納米結(jié)構(gòu)至第N層金納米結(jié)構(gòu)，N為大于等于2的正整數(shù)；制備第1層金納米結(jié)構(gòu)至第N層金納米結(jié)構(gòu)時，在鍍金溶液環(huán)境下采用鍍金電場控制方法進(jìn)行鍍金。能夠在目標(biāo)電極表面形成多尺度的復(fù)合金納米結(jié)構(gòu)，極大地增加了電極表面的有效面積，并形成納米功能結(jié)構(gòu)。

技術(shù)研發(fā)人員：朱榮,張晟森
受保護(hù)的技術(shù)使用者：清華大學(xué)
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/21