半導體封裝結構的制作方法
【專利摘要】本發(fā)明涉及一種半導體封裝結構，包括：芯片、連接線、引腳和塑封膜，所述引腳設置于所述芯片外圍，通過所述連接線與所述芯片連接，所述塑封膜封裝所述芯片、連接線，所述引腳靠近所述芯片部分被所述塑封膜封裝，遠離所述另一部分露出；其中，所述引腳露出的部分，完全由電鍍層包裹。引腳露出的部分都被電鍍層包裹，切割面也被包裹，從而使后續(xù)焊接時增加焊接的牢靠程度。
【專利說明】 半導體封裝結構

【技術領域】
[0001]本發(fā)明涉及半導體領域，尤其涉及一種半導體封裝結構。

【背景技術】
[0002]在現(xiàn)有技術，如PQFN(Punch Quad Flat No-lead)四邊扁平無引腳封裝、PDFN(Punch Dual Flat No-lead)兩邊扁平無引腳封裝、SON(Smal 1-Outline No Lead)小型表面貼片式無引腳封裝等，封裝單元矩陣式排列于引線框架上，封裝單元間通過框架上的連筋連接在一起，產(chǎn)品在電鍍工序后再通過沖切的方式切除連筋進而使封裝單元獨立開來，切割面即為裸露的框架基材面。在將封裝體焊接到主板的過程中，由于切割面裸露，因此無法與焊料(如含有錫的焊料)結合，使得封裝體與主板間僅能通過地面進行焊接互聯(lián)，焊接牢度較差。


【發(fā)明內容】

[0003]在下文中給出關于本發(fā)明的簡要概述，以便提供關于本發(fā)明的某些方面的基本理解。應當理解，這個概述并不是關于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。
[0004]本發(fā)明提供一種半導體封裝結構，包括:芯片、連接線、引腳和塑封膜，所述引腳設置于所述芯片外圍，通過所述連接線與所述芯片連接，所述塑封膜封裝所述芯片、連接線，所述引腳靠近所述芯片部分被所述塑封膜封裝，遠離所述另一部分露出；其中，所述引腳露出的部分，完全由電鍍層包裹。
[0005]本發(fā)明的半導體封裝而機構引腳露出的部分都被電鍍層包裹，切割面也被包裹，從而使后續(xù)焊接時增加焊接的牢靠程度。

【專利附圖】

【附圖說明】
[0006]為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術中的技術方案，下面將對實施例或現(xiàn)有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0007]圖1為本發(fā)明半導體封裝結構的透視圖；
[0008]圖2為本發(fā)明半導體封裝結構中框架的第一種實施例的結構示意圖；
[0009]圖3A為本發(fā)明半導體封裝結構中框架的第二種實施例的結構示意圖；
[0010]圖3B為本發(fā)明半導體封裝結構中框架另第三種實施例的結構示意圖；
[0011]圖4為本發(fā)明半導體封裝結構中框架再一種實施例的結構示意圖；
[0012]圖5為本發(fā)明半導體封裝結構的剖視圖。
[0013]附圖標記:
[0014]2-芯片；3_連接線；4_塑封膜；5_引腳；7-基島；11_第一邊框；
[0015]12-第二邊框；13_第一連筋；14_第二連筋；16_導電架。

【具體實施方式】
[0016]為使本發(fā)明實施例的目的、技術方案和優(yōu)點更加清楚，下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。在本發(fā)明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或實施方式中示出的元素和特征相結合。應當注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關的、本領域普通技術人員已知的部件和處理的表示和描述?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有付出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0017]在本發(fā)明以下各實施例中，實施例的序號和/或先后順序僅僅便于描述，不代表實施例的優(yōu)劣。對各個實施例的描述都各有側重，某個實施例中沒有詳述的部分，可以參見其他實施例的相關描述。
[0018]本發(fā)明涉及一種半導體封裝結構，參見圖1和圖5，包括芯片2、連接線3、引腳5和塑封膜4，其中引腳設置在芯片的外圍，并且通過連接線與芯片連接，這里所說的連接包括電連接。而塑封膜，將芯片、連接線封裝，不過，為了后續(xù)芯片能與外界通信，引腳靠近芯片的一部分雖然被塑封膜封裝，但是遠離芯片的另一部分從塑封膜中露出。引腳露出的部分是需要與外界連接的，因此露出引腳的哪部分對于本領域技術人員來說是可以獲知的。進一步，上述引腳露出的部分，還被電鍍層完全包裹。需要注意，為了能夠看清本發(fā)明半導體封裝結構，圖1中塑封膜適用虛線畫出，以表示將其透明化，從而能夠看清被其封裝的芯片等結構。
[0019]可選的，上述電鍍層為錫層；上述連接線為導電金屬絲，例如可以為金、銅或鋁，其可以通過打線(Wire Bonding)工藝完成。例如使用金屬絲，利用熱壓或超聲能源，完成芯片與引腳之間的連接。
[0020]在一種可選的實施方式中，電鍍層分為外周電鍍層，和斷面電鍍層；其中，斷面電鍍層，形成于所述引腳的切割面；切割面為所述引腳從封裝框架上切割下來所形成的。
[0021]可選的，還具有基島7，用于承接安裝芯片，在基島上還設置有與芯片接合的接合部?？梢岳斫猓哂谢鶏u是為了承接安裝芯片，如果沒有基島可以直接倒裝芯片，與引腳通過導線連接，具體的方式下面會說明。
[0022]為了方便理解，下面說明封裝框架的結構，該框架結構就是形成本發(fā)明半導體封裝結構之前的框架。
[0023]參見圖2、圖3A和圖3B，包括第一邊框11、第二邊框12、引腳5、連筋和導電架16，其中，第一邊框11和第二邊框12彼此相對設置，引腳5則設置在第一邊框11和第二邊框12之間，由連筋連通并固定，該連筋連通在第一邊框11和第二邊框12，以保證能夠將引腳固定位置，并且該連筋還連通每個引腳，以保證在后續(xù)步驟中，每個引腳都可以被電鍍；上述的導電架連通每個所述引腳。應該理解，引腳連通所述引腳，以保證每個引腳能夠完成電鍍，這里的電鍍與上述通過連筋對引腳連通實現(xiàn)的電鍍時兩個電鍍過程。
[0024]參見圖5，圖5示出的是半導體封裝結構的剖視圖，上述結構在應用時，會安裝芯片，芯片的安裝方式具有多種，下面會具體描述，芯片會與每個引腳連通，以實現(xiàn)芯片的功能，此后，通過連筋對引腳的連通，對引腳進行電鍍(此處可以稱為第一次電鍍)，這樣在引腳外周就形成了電鍍層，此處可以稱之為周面電鍍層(圖5中以A標記)；在形成周免電鍍層之后，需要將連筋切除，切割面就直接外露，此時可以采用導電架，繼續(xù)進行電鍍(此處可以稱為第二次電鍍)，以使切割面也形成電鍍層，此處可以稱之為切面電鍍層(圖5中以B標記)。
[0025]下面說明芯片安裝時兩種可選的方式:
[0026]第一種，參見圖4，上述的半導體封裝框架具有基島7，設置在第一邊框11和第二邊框12之間，該基島用于承接并安裝芯片。芯片設置在改基島上，然后通過連通線將芯片與引腳連通，通過引腳實現(xiàn)芯片與其他設備的通信。
[0027]第二種，芯片可以直接倒裝引腳之間，引腳直接與芯片連通，并且在半導體封裝過程中還會使用塑封膠進行封裝，因此倒裝與引腳之上的芯片不會脫落、易壞。
[0028]在一種可選實施方式中，第一邊框和第二邊框之間具有用于封裝芯片的封裝區(qū)域，述連筋位于封裝區(qū)域外，導電架部分位于所述封裝區(qū)域內。這里需要理解，在實際使用中，會對安裝芯片后會進行封裝，然后對連筋進行切除，因此連筋必須是要設置在封裝區(qū)域夕卜，以避免被封裝而不能切除。而導電架需要對切除連筋后的切割面繼續(xù)電鍍，其一部分就設置在封裝區(qū)域內，另一部分在封裝區(qū)域外，因為在封裝區(qū)域外的部分要與第一邊框或第二邊框連接。如果導電架也在封裝區(qū)域外，在最后切除該導電架時，從封裝區(qū)域露出的引腳上又會出現(xiàn)沒有電鍍層的切割面。
[0029]連筋和引腳都具有多個，每個連筋連接并固定至少一個引腳。下面以連筋具有兩個為例進行說明:
[0030]可選的，上述連筋具有兩根，分別為第一連筋和第二連筋，這兩根連筋彼此相對的設置在第一邊框11和第二邊框12之間。為了方便理解，可以認為第一邊框11、第二邊框12、第一連筋和第二連筋組成一個方形框架結構，當然，方形只是一種示例，其他形狀同樣可以適用于本發(fā)明。需要理解，上述連個連筋是示例性的說明，實際可以有多根連筋。
[0031]可選的導電架設置于第一連筋和所述第二連筋之間。這樣，切除兩個連筋時，不會連帶導電架一起切除，保證了后續(xù)對切面的電鍍。
[0032]圖3A圖3B上述多個引腳5，5可以都連通同一個連筋上，在具有多個連筋的情形下也可以分別連通于任意一連筋上。這些是根據(jù)具體需求而定。需要理解，這里提及的連筋(包括第一連筋和第二連筋)和第一邊框11、第二邊框12都是導體。這樣連筋與引腳連通，目的是能夠給引腳5外電鍍形成電鍍層?？梢岳斫?，因為引腳5具可以有多個，連筋需要確保與每個引腳5連通，以使每個引腳5都能被電鍍成功。
[0033]同時，半導體封裝框架還具有導電架16，與上述連筋的功能相似，該導電架16用于對引腳5進行第二次電鍍。
[0034]可選的，連筋和導電架，都連通引腳，并且他們還與第一邊框11和第二邊框12連通，在電鍍時可以給第一邊框11和第二邊框12通電，通過連筋和導電架實現(xiàn)對引腳的供電。
[0035]在一種可選的實施方式中，以連筋具有兩個，引腳5具有八個為例，第一連筋13和第二連筋14分別連通四個引腳5，當然，這只是可選的實施方式，引腳5數(shù)量、與第一連筋13還是與第二連筋14的連通這些都是可以變化的，只要能夠保證實現(xiàn)兩次電鍍即可用于本發(fā)明。
[0036]下面以兩種情況，來說明導電架16與引腳5的連通形式:
[0037]情況一，導電架16的數(shù)量與引腳5的數(shù)量相同，每一個導電架16都將一個引腳5連通到第一邊框11或第二邊框12上，即導電架16與引腳5 —一對應的連通，例如可以參見圖3A和圖3B中左側的四個引腳與導電架的連接關系。每個引腳5進行電鍍時都是獨立的，即使其中一個導電架16發(fā)生故障，其他的引腳5還是可以繼續(xù)完成電鍍。當然，也可以不連通到第一邊框11、第二邊框12上，可以直接對導電架供電，實現(xiàn)對引腳的電鍍。例如圖3A中，左邊的導電架16和引腳5，就是一個導電架連通一個引腳。
[0038]情況二，導電架16的數(shù)量小于引腳5的數(shù)量，可能至少一個導電架16將兩個或兩個以上的引腳連通到所述第一邊框11或第二邊框上，參見圖3A或圖3B右側下三個引腳與導電架的連接關系。即，這種情況下，可能是幾個引腳共用一個導電架16，這樣能夠節(jié)省制造成本，提供工作效率。例如圖3A中右下角，一個導電架連通三個引腳。
[0039]需要注意，第一邊框11和第二邊框12也可以起到導電的作用，電鍍時，可將這兩兩個邊框通電，由于第一邊框11和第二邊框同時與第一連筋13、第二連筋14和導電架16連通，因此，使他們能夠分別完成第一次電鍍和第二次電鍍。第一次電鍍是指，由第一連筋、第二連筋完成的，對引腳外周電鍍，當然，此時導電架16同樣也將引腳和第一邊框或第二邊框連通，在第一電鍍時，導電架16也是可以參與的。二次電鍍，是指依次電鍍后，將引腳與第一連筋、第二連筋切斷，對切割面進行電鍍，此時是通過導電架實現(xiàn)的。
[0040]下面介紹圖3A和圖3B所示出導電架不同的設置方式，圖3A中左側的導電架在豎直方向上相互重疊，他們可以是在豎直方向上呈臺階狀分別連接引腳；而圖3B中左側的導電架則是在同一平面，他們可以再水平方向上呈呈臺階狀分別連接引腳。
[0041]需要注意，圖1和圖2中的封裝結構框架的形式與圖3A、圖3B的設置形式是不同的，這說明為滿足不同的需求，框架結構可以進行調整，附圖中結構都是可行的方式。另外，參見圖5，在有基導的情形下，基導也可能會被電鍍。
[0042]最后應說明的是:雖然以上已經(jīng)詳細說明了本發(fā)明及其優(yōu)點，但是應當理解在不超出由所附的權利要求所限定的本發(fā)明的精神和范圍的情況下可以進行各種改變、替代和變換。而且，本發(fā)明的范圍不僅限于說明書所描述的過程、設備、手段、方法和步驟的具體實施例。本領域內的普通技術人員從本發(fā)明的公開內容將容易理解，根據(jù)本發(fā)明可以使用執(zhí)行與在此所述的相應實施例基本相同的功能或者獲得與其基本相同的結果的、現(xiàn)有和將來要被開發(fā)的過程、設備、手段、方法或者步驟。因此，所附的權利要求旨在在它們的范圍內包括這樣的過程、設備、手段、方法或者步驟。
【權利要求】
1.一種半導體封裝結構，包括:芯片、連接線、引腳和塑封膜，其特征在于， 所述引腳設置于所述芯片外圍，通過所述連接線與所述芯片連接，所述塑封膜封裝所述芯片、連接線，所述引腳靠近所述芯片部分被所述塑封膜封裝，遠離所述另一部分露出；其中， 所述引腳露出的部分，完全由電鍍層包裹。
2.根據(jù)權利要求1所述的半導體封裝結構，其特征在于， 所述電鍍層為錫層。
3.根據(jù)權利要求1所述的半導體封裝結構，其特征在于， 所述連接線為導電金屬絲； 所述導電金屬絲為金、銅或鋁。
4.根據(jù)權利要求1所述的半導體封裝結構，其特征在于， 所述電鍍層分為外周電鍍層，和斷面電鍍層；其中， 所述外斷面電鍍層，形成于所述引腳的切割面； 所述切割面為所述引腳從封裝框架上切割下來所形成的。
5.根據(jù)權利要求1所述的半導體封裝結構，其特征在于， 所述半導體封裝結構還具有基島，所述基導用于承接并安裝所述芯片。
6.根據(jù)權利要求5所述的半導體封裝結構，其特征在于， 所述基島上，還設置有用于與所述芯片接合的接合部。
【文檔編號】H01L23/31GK104505375SQ201410610293
【公開日】2015年4月8日 申請日期:2014年11月3日 優(yōu)先權日:2014年11月3日
【發(fā)明者】石磊 申請人:南通富士通微電子股份有限公司