半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，其中，扇出型封裝件包括模塑料、導(dǎo)電插塞和應(yīng)力緩沖層。導(dǎo)電插塞位于模塑料中。應(yīng)力緩沖層位于導(dǎo)電插塞和模塑料之間。應(yīng)力緩沖層具有熱膨脹系數(shù)（CTE）。應(yīng)力緩沖層的CTE介于模塑料的CTE和導(dǎo)電插塞的CTE之間。制造三維半導(dǎo)體封裝件的方法包括：在襯底上鍍柱形件，并且在柱形件的側(cè)壁上設(shè)置應(yīng)力緩沖層。該方法進一步包括：用模塑料圍繞應(yīng)力緩沖層。
【專利說明】半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件，更具體地，涉及三維集成扇出型封裝件。

【背景技術(shù)】
[0002]在多種應(yīng)用中廣泛采用半導(dǎo)體器件。隨著用戶對性能和功能的要求提高，幾何尺寸傾向于快速減小。例如，市場中出現(xiàn)的3G移動電話被期望能夠進行遠程通信、捕捉圖像并且處理高流量數(shù)據(jù)。為了實現(xiàn)這些要求，3G移動電話需要中有限空間中裝配有不同器件，諸如處理器、存儲器和圖像傳感器。
[0003]將多個半導(dǎo)體器件組合在一個封裝件中是通過將具有不同功能的器件集成到單個組件中來增強性能的方法。該領(lǐng)域的藍圖設(shè)計示出具有多級結(jié)構(gòu)的三維封裝件用于高級和微型尺寸的半導(dǎo)體元件。
[0004]三維集成半導(dǎo)體封裝件包含多個不同的子結(jié)構(gòu)。子結(jié)構(gòu)以堆疊方式布置，并且相互接觸或通過互連件連接。然而，另一方面，子結(jié)構(gòu)的不同特性也向設(shè)計者產(chǎn)生了挑戰(zhàn)。與二維半導(dǎo)體封裝件相比，相對更加復(fù)雜的三維集成半導(dǎo)體封裝件的故障模式增加。因此，繼續(xù)尋求對用于三維半導(dǎo)體封裝件的結(jié)構(gòu)和方法進行改進。


【發(fā)明內(nèi)容】

[0005]根據(jù)本發(fā)明的一個方面，提供了一種扇出型封裝件，包括:模塑料；導(dǎo)電插塞，位于模塑料中；以及應(yīng)力緩沖層，位于導(dǎo)電插塞和模塑料之間，應(yīng)力緩沖層的熱膨脹系數(shù)(CTE)介于模塑料的CTE和導(dǎo)電插塞的CTE之間。
[0006]優(yōu)選地，應(yīng)力緩沖層是復(fù)合膜。
[0007]優(yōu)選地，復(fù)合膜的應(yīng)力緩沖層的CTE隨著遠離導(dǎo)電插塞而增加。
[0008]優(yōu)選地，應(yīng)力緩沖層的厚度介于約0.2 μ m和約5 μ m之間。
[0009]優(yōu)選地，導(dǎo)電插塞的頂面位于模塑料的頂面下方。
[0010]優(yōu)選地，導(dǎo)電插塞的一部分接觸模塑料。
[0011]優(yōu)選地，該扇出型封裝件進一步包括:位于導(dǎo)電插塞上方并且與導(dǎo)電插塞接觸的互連件，其中，互連件接觸導(dǎo)電插塞的頂面的一部分。
[0012]根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括:模塑料；填充通孔，位于模塑料中；以及襯里，位于模塑料和填充通孔之間，襯里是錫、鎢、鋯、金、鈀、聚酰亞胺、ENEPIG、ENEP、或 ΡΒ0。
[0013]優(yōu)選地，襯里進一步設(shè)置在模塑料的底面上。
[0014]優(yōu)選地，襯里的厚度介于約0.2μπι和約5 μ m之間。
[0015]優(yōu)選地,襯里的CTE介于約9ppm和約80ppm之間。
[0016]優(yōu)選地，填充通孔在襯里的頂部拐角處凹進。
[0017]優(yōu)選地，填充通孔的凹槽的形狀是環(huán)形。
[0018]根據(jù)本發(fā)明的又一方面，提供了一種制造三維半導(dǎo)體封裝的方法，包括:在襯底上鍍柱形件；在柱形件的側(cè)壁上設(shè)置第一應(yīng)力緩沖層；以及用模塑料圍繞第一應(yīng)力緩沖層。
[0019]優(yōu)選地，設(shè)置第一應(yīng)力緩沖層包括:用第一應(yīng)力緩沖層覆蓋襯底。
[0020]優(yōu)選地，該方法進一步包括:從襯底去除第一應(yīng)力緩沖層。
[0021]優(yōu)選地，該方法進一步包括:研磨模塑料，以暴露柱形件的頂面。
[0022]優(yōu)選地，該方法進一步包括:去除柱形件的一部分。
[0023]優(yōu)選地，設(shè)置第一應(yīng)力緩沖層包括:在柱形件的側(cè)壁上旋涂或汽相沉積第一應(yīng)力緩沖層。
[0024]優(yōu)選地，該方法進一步包括:在第一應(yīng)力緩沖層上形成第二應(yīng)力緩沖層。

【專利附圖】

【附圖說明】
[0025]當(dāng)結(jié)合附圖進行閱讀時，根據(jù)以下詳細描述可以最好地理解本發(fā)明的各個方面。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件不必按比例繪制。事實上，為了論述的清楚起見，多種部件的尺寸可以任意增大或減小。
[0026]圖1是三維半導(dǎo)體結(jié)構(gòu)的示意圖；
[0027]圖2是在模塑料200和導(dǎo)電插塞之間具有復(fù)合應(yīng)力緩沖層的3D半導(dǎo)體結(jié)構(gòu)；
[0028]圖3是包括作為應(yīng)力緩沖層的襯里的半導(dǎo)體結(jié)構(gòu)；
[0029]圖4是包括作為應(yīng)力緩沖層的襯里并且襯里位于模塑料的底面下方的半導(dǎo)體結(jié)構(gòu)；
[0030]圖5是包括位于導(dǎo)電插塞的頂部拐角上的凹槽的半導(dǎo)體結(jié)構(gòu)；
[0031]圖6是包括位于導(dǎo)電插塞的頂部拐角上的凹槽的半導(dǎo)體結(jié)構(gòu)；
[0032]圖7A至圖7M是制造三維半導(dǎo)體結(jié)構(gòu)的方法的操作；
[0033]圖8A至圖8D是制造三維半導(dǎo)體結(jié)構(gòu)的方法的操作；以及
[0034]圖9是根據(jù)本發(fā)明的集成3D 1C封裝件600。

【具體實施方式】
[0035]在本發(fā)明中，三維(3D)半導(dǎo)體結(jié)構(gòu)被設(shè)計成用于防止3D半導(dǎo)體結(jié)構(gòu)中的位置處產(chǎn)生破裂。3D半導(dǎo)體結(jié)構(gòu)提供用于半導(dǎo)體芯片的封裝件。半導(dǎo)體芯片被密封在3D半導(dǎo)體結(jié)構(gòu)內(nèi)，并且通過該結(jié)構(gòu)中的互連件電連接至外部電路。在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)是扇出型封裝件。在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)是集成的扇出型疊層封裝(POP)器件。
[0036]由兩個以上不同的子結(jié)構(gòu)組成3D半導(dǎo)體結(jié)構(gòu)。在一些實施例中，子結(jié)構(gòu)是電介質(zhì)、模塑料、電互連件、填充的通孔或插塞、以及接觸焊盤。在一些實施例中，電介質(zhì)設(shè)置在兩個導(dǎo)電層之間并且通過諸如環(huán)氧樹脂、聚酰亞胺、聚苯并惡唑(ΡΒ0)等的聚合物材料形成。在一些實施例中，電介質(zhì)設(shè)置在置于3D半導(dǎo)體結(jié)構(gòu)中的半導(dǎo)體芯片上。電介質(zhì)還可以包括旋涂玻璃(S0G)、氧化硅、氮氧化硅等，并且可以通過諸如旋涂或汽相沉積的任何合適的方法形成。
[0037]模塑料是化合物并且由包括環(huán)氧樹脂、酚類固化劑、硅石、催化劑、顏料和脫模劑的復(fù)合材料形成。用于形成模塑料的材料具有高熱導(dǎo)率、低吸濕率、板安裝溫度下的高抗彎強度、或這些的結(jié)合。
[0038]電互連件是布置在3D半導(dǎo)體結(jié)構(gòu)內(nèi)的導(dǎo)電線或者膜。在一些實施例中，電互連件是重分布層(RDL)。RDL用于扇入或扇出工藝。在一些實施例中，通過諸如金、銀、銅、鎳、鎢、鋁和/或它們的合金的導(dǎo)電材料形成電互連件。
[0039]在一些實施例中，本發(fā)明中的填充通孔或?qū)щ姴迦菍?dǎo)電柱。填充通孔或插塞具有導(dǎo)電性，并且設(shè)置在諸如載體、襯底或模塑料的子結(jié)構(gòu)中。導(dǎo)電填充通孔或插塞被配置為延伸穿過子結(jié)構(gòu)，并且在子結(jié)構(gòu)的頂面和底表面之間提供電通信。
[0040]在一些實施例中，接觸焊盤設(shè)置在3D半導(dǎo)體結(jié)構(gòu)的頂面上。接觸焊盤的頂面接收焊球或焊膏，并且用作將3D半導(dǎo)體結(jié)構(gòu)連接到外部電路的端子。接觸焊盤的底表面連接至諸如RDL的互連件。在一些實施例中，接觸焊盤是凸塊下金屬化層(UBM)。將焊球或焊膏放置在UBM的頂面上，使得3D結(jié)構(gòu)可以電連接至外部器件。在一些實施例中，通過諸如金、銀、銅、鎳、鎢、鋁和/或它們的合金的導(dǎo)電材料形成UBM。
[0041]在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)具有設(shè)置在半導(dǎo)體芯片上的導(dǎo)電柱。半導(dǎo)體芯片被放置在3D半導(dǎo)體結(jié)構(gòu)中。導(dǎo)電柱的一端與半導(dǎo)體的接合焊盤電連接。導(dǎo)電柱的另一端與諸如RDL的互連件電連接。在一些實施例中，導(dǎo)電柱是導(dǎo)電凸塊。由諸如金、銀、銅、鎳、鎢、鋁、錫和/或它們的合金的導(dǎo)電材料形成導(dǎo)電柱。可以通過諸如蒸發(fā)、電鍍、汽相沉積、濺射或絲網(wǎng)印刷的工藝形成導(dǎo)電柱。
[0042]在一些實施例中，使用晶圓級封裝(WSP)操作制造3D半導(dǎo)體結(jié)構(gòu)。在一些實施例中，使用芯片級封裝操作制造3D半導(dǎo)體結(jié)構(gòu)。在一些實施例中，使用倒裝芯片操作制造3D半導(dǎo)體結(jié)構(gòu)。
[0043]3D半導(dǎo)體結(jié)構(gòu)具有設(shè)置在兩個不同的子結(jié)構(gòu)之間的層。該層是應(yīng)力緩沖層(stress buffer),還被稱為襯里。應(yīng)力緩沖層或襯里被設(shè)計成避免由內(nèi)部應(yīng)力所引起的破裂。在一些實施例中，內(nèi)部應(yīng)力來源于兩個不同子結(jié)構(gòu)之間的熱膨脹的差。熱膨脹差是因為兩個不同子結(jié)構(gòu)之間的子結(jié)構(gòu)材料的熱膨脹系數(shù)(CTE)不同而引起的。
[0044]本發(fā)明中的術(shù)語“CTE”是物體被加熱或冷卻時的特性。物體的長度變化量與原始長度和溫度的變化成正比。CTE的單位是ppm/K，其代表10_6m/mK。下文中，將CTE單位縮寫為“ppm”。在本公開中，純銅的CTE是16.6ppm,并且純娃的CTE是3ppm。根據(jù)材料中雜質(zhì)的濃度，每種材料的CTE可以在一個范圍中。對于模塑料材料，CTE取決于模塑料的組成，并且可以是達到上百ppm的寬范圍。
[0045]在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)具有位于至少兩個子結(jié)構(gòu)之間的應(yīng)力緩沖層或襯里。應(yīng)力緩沖層或襯里具有在一個子結(jié)構(gòu)的CTE和另一個子結(jié)構(gòu)的CTE之間的CTE。可以通過導(dǎo)電或電絕緣材料形成應(yīng)力緩沖層或襯里。在本發(fā)明中，應(yīng)力緩沖層或襯里是但不限于浸鍍錫、化學(xué)鍍鎳鈀浸金(ENEPIG)、化學(xué)鍍鎳化學(xué)鍍鈀(ENEP )、聚苯并噁唑(ΡΒ0)、聚酰亞胺等。在一些實施例中，應(yīng)力緩沖層或襯里是包括至少兩個不同膜的復(fù)合膜。
[0046]圖1是3D半導(dǎo)體結(jié)構(gòu)12。3D半導(dǎo)體結(jié)構(gòu)12具有半導(dǎo)體芯片100。半導(dǎo)體芯片100位于結(jié)構(gòu)12的底部。在特定實施例中，半導(dǎo)體芯片100位于管芯附著膜(DAF)上。半導(dǎo)體結(jié)構(gòu)12是半導(dǎo)體芯片100的封裝件。半導(dǎo)體芯片100具有正面和背面。半導(dǎo)體芯片100的接合焊盤154設(shè)置在正面上。在一些實施例中，半導(dǎo)體的背面與散熱層、粘附層或緩沖層接合。半導(dǎo)體芯片100在正面上具有圍繞接合焊盤154的鈍化層152。由諸如旋涂玻璃(S0G)、氧化硅、氮氧化硅、氮化硅等的介電材料形成鈍化層152。鈍化層152向半導(dǎo)體芯片100提供電隔離和防潮。由汽相沉積或旋涂工藝形成鈍化層。
[0047]形成圍繞半導(dǎo)體芯片100側(cè)壁的模塑料200。模塑料200具有頂面202和底面204。在一些實施例中，底面204和半導(dǎo)體芯片100的背面形成半導(dǎo)體結(jié)構(gòu)12的表面。對于在半導(dǎo)體芯片下方具有DAF的實施例，底面204和DAF形成半導(dǎo)體結(jié)構(gòu)12的表面。模塑料200可以是單層膜或復(fù)合膜堆疊件。對于特定實施例，3D半導(dǎo)體結(jié)構(gòu)12具有位于半導(dǎo)體芯片100和模塑料200下方的基底緩沖層。
[0048]3D半導(dǎo)體結(jié)構(gòu)12具有位于模塑料200中的導(dǎo)電填充通孔或插塞300。在一些實施例中，導(dǎo)電填充通孔或插塞300從模塑料200的頂面202延伸至模塑料200的底面204。導(dǎo)電填充通孔或插塞300在導(dǎo)電填充通孔或插塞300的一端處與互連件472連接。對于導(dǎo)電填充通孔或插塞300的另一端，導(dǎo)電填充通孔或插塞300可用作用于將3D半導(dǎo)體結(jié)構(gòu)12與位于3D半導(dǎo)體結(jié)構(gòu)的背面處的外部電路電連接的端子。在特定實施例中，填充通孔30的一端連接至覆蓋物40，而另一端與位于緩沖層處的外部電路連接。緩沖層設(shè)置在半導(dǎo)體結(jié)構(gòu)12的底面上。
[0049]導(dǎo)電柱410設(shè)置在接合焊盤154的頂面上。導(dǎo)電柱410的一端電連接至半導(dǎo)體芯片100的接合焊盤154。導(dǎo)電柱410的另一端與互連件471電連接。第一電介質(zhì)501設(shè)置在半導(dǎo)體芯片100上。導(dǎo)電柱410被第一電介質(zhì)501圍繞。在一些實施例中，第一電介質(zhì)501是位于鈍化層152和第一電介質(zhì)501上方的其他介電層之間的緩沖層。
[0050]諸如471和472的互連件包括在半導(dǎo)體結(jié)構(gòu)12中。相同附圖中用相同數(shù)字標(biāo)記的互連件形成在相同的操作期間?；ミB件471和472是針對半導(dǎo)體芯片100和外部電路和/或半導(dǎo)體芯片100和外部電路之間的電連接件。在圖1中，第一電介質(zhì)501上的互連件471在一端處與導(dǎo)電柱410電連接?；ミB471在另一端處與互連件472電連接。對于如圖1的特定實施例，互連件471和472具有晶種層475。
[0051]UBM480位于半導(dǎo)體結(jié)構(gòu)12的頂面上。UBM480具有與RDL472連接的底部。UBM480具有容納焊球或焊膏的頂面482。
[0052]在圖1中，3D半導(dǎo)體結(jié)構(gòu)12具有第二電介質(zhì)502和第三電介質(zhì)503。第二電介質(zhì)502位于電介質(zhì)501、導(dǎo)電填充通孔或插塞300以及模塑料200上。第二電介質(zhì)502提供RDL471和RDL472之間的隔離。第二電介質(zhì)502具有被互連件472和第三電介質(zhì)503填充的穿通結(jié)構(gòu)。RDL472在通孔512中與RDL471電連接。第三電介質(zhì)503形成在第二電介質(zhì)502和RDL472上。第三電介質(zhì)503防止RDL472暴露于環(huán)境條件。第三電介質(zhì)503具有被UBM480填充的穿通結(jié)構(gòu)513。UBM480形成在穿通結(jié)構(gòu)513中，并且與RDL472電連接。
[0053]3D半導(dǎo)體結(jié)構(gòu)12具有插入在模塑料200和導(dǎo)電插塞300之間的襯里50。襯里50用作模塑料200和導(dǎo)電填充通孔或插塞300之間的應(yīng)力緩沖層。襯里50具有介于模塑料200和導(dǎo)電插塞300的CTE之間的CTE。當(dāng)對3D半導(dǎo)體結(jié)構(gòu)12施加熱處理(加熱或冷卻)時，模塑料200的尺寸變化大于導(dǎo)電插塞300的尺寸變化。例如，在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)具有由CTE為55ppm的環(huán)氧樹脂形成的模塑料以及由CTE為16ppm的銅形成的導(dǎo)電插塞。模塑料和導(dǎo)電填充通孔或插塞之間的大CTE失配(超過3倍)在半導(dǎo)體結(jié)構(gòu)中，特別是在模塑料和導(dǎo)電插塞之間的界面處，產(chǎn)生內(nèi)部應(yīng)力。通過在模塑料和導(dǎo)電插塞之間設(shè)置應(yīng)力緩沖層(諸如錫，其CTE約為23.4ppm)，減小了界面上的CTE梯度。因為應(yīng)力緩沖層的CTE在模塑料和導(dǎo)電插塞的CTE之間，所以應(yīng)力緩沖層的尺寸變化在模塑料和導(dǎo)電插塞的尺寸變化之間。因為相鄰膜之間的CTE失配減小，所以內(nèi)部應(yīng)力減小。在一些實施例中，應(yīng)力緩沖層的CTE介于約9ppm和約90ppm之間。在一些實施例中，應(yīng)力緩沖層的CTE介于約25ppm和約70ppm之間。
[0054]在一些實施例中，作為模塑料和導(dǎo)電填充通孔或插塞之間的應(yīng)力緩沖層的襯里是復(fù)合膜。復(fù)合應(yīng)力緩沖層具有兩個以上的應(yīng)力緩沖層。在一些實施例中，在所有的應(yīng)力緩沖層中，最接近導(dǎo)電填充通孔或插塞設(shè)置的應(yīng)力緩沖層具有最小的CTE。在圖2中，3D半導(dǎo)體結(jié)構(gòu)12具有位于模塑料200和導(dǎo)電插塞300之間的復(fù)合應(yīng)力緩沖層。復(fù)合應(yīng)力緩沖層具有第一應(yīng)力緩沖層51和第二應(yīng)力緩沖層52。第二應(yīng)力緩沖層52位于模塑料200和第一應(yīng)力緩沖層51之間。第一應(yīng)力緩沖層51位于第二應(yīng)力緩沖層52和導(dǎo)電插塞300之間。第二應(yīng)力緩沖層52具有介于模塑料200的CTE和第一應(yīng)力緩沖層51的CTE之間的CTE。第一應(yīng)力緩沖層51具有介于第二應(yīng)力緩沖層52和導(dǎo)電填充通孔或插塞300的CTE之間的CTE。
[0055]在一些實施例中，第二應(yīng)力緩沖層52是CTE約為37ppm的碲。第一應(yīng)力緩沖層51是CTE約為22.5ppm的鍶。在一些實施例中，第一應(yīng)力緩沖層是鎳，并且第二應(yīng)力緩沖層是浸金、鈀、或它們的組合。模塑料200是CTE約為75ppm的環(huán)氧樹脂，并且導(dǎo)電插塞300是CTE約為16.6ppm的銅。通過設(shè)計復(fù)合應(yīng)力緩沖層，進一步降低了模塑料200和導(dǎo)電插塞300之間的CTE變化的梯度。在一些實施例中，復(fù)合應(yīng)力緩沖層在模塑料和導(dǎo)電插塞之間具有兩個以上的不同應(yīng)力緩沖層，以改變從模塑料至導(dǎo)電填充通孔或插塞的CTE的梯度。
[0056]在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)具有復(fù)合應(yīng)力緩沖層，并且復(fù)合應(yīng)力緩沖層具有由導(dǎo)電材料形成的一個應(yīng)力緩沖層和由電絕緣材料形成的另一個應(yīng)力緩沖層。例如，在一些實施例中，復(fù)合應(yīng)力緩沖層具有由聚丙烯形成的應(yīng)力緩沖層和由銀制成的另一個應(yīng)力緩沖層。在特定的一些實施例中，3D半導(dǎo)體結(jié)構(gòu)具有復(fù)合應(yīng)力緩沖層，并且復(fù)合應(yīng)力緩沖層的所有應(yīng)力緩沖層均由電絕緣材料形成。
[0057]在一些實施例中，設(shè)置在模塑料和導(dǎo)電插塞之間的襯里或應(yīng)力緩沖層不是連續(xù)層。襯里或應(yīng)力緩沖層可以具有多個分離部分。在圖3中，3D半導(dǎo)體結(jié)構(gòu)12具有模塑料200、導(dǎo)電插塞300和襯里50。襯里50位于模塑料200和導(dǎo)電插塞300之間。襯里50具有用于每一側(cè)的兩個分離部分。在一些實施例中，襯里50具有延伸至模塑料200的頂面202的至少一部分。在一些實施例中，襯里具有用于每一側(cè)的至少三個分離部分。
[0058]在各個實施例中，襯里或應(yīng)力緩沖層設(shè)置在模塑料和導(dǎo)電插塞之間。襯里或應(yīng)力緩沖層不覆蓋模塑料和導(dǎo)電插塞之間的部分界面。從而，導(dǎo)電插塞的一部分與模塑料接觸。
[0059]在一些實施例中，作為應(yīng)力緩沖層的襯里進一步設(shè)置在模塑料的底面上。在圖4中，襯里50位于模塑料200和導(dǎo)電插塞300之間。襯里50進一步設(shè)置在模塑料200的底面204和管芯100的底部上。在特定實施例中，襯里50設(shè)置在DAF的背面上。在又一些其他實施例中，襯里50設(shè)置在基底緩沖層上?；拙彌_層設(shè)置在模塑料的背面和DAF的背面上。
[0060]在一些實施例中，襯里或應(yīng)力緩沖層的厚度介于約0.2μπι和約5μπι之間。在一些實施例中，襯里或應(yīng)力緩沖層的厚度介于約1 μ m和4 μ m之間。在一些實施例中，襯里或應(yīng)力緩沖層的厚度介于1.5μπι和3.5 μ m之間。
[0061]對于如圖5的一些實施例，3D半導(dǎo)體結(jié)構(gòu)12具有位于模塑料200和導(dǎo)電填充通孔或插塞300之間的應(yīng)力緩沖層50。導(dǎo)電通孔或插塞300的頂面凹進在模塑料200的頂面下方。導(dǎo)電通孔或插塞300的頂面位于模塑料200的頂面下方。在特定實施例中，導(dǎo)電填充通孔或插塞300具有圍繞導(dǎo)電填充通孔或插塞300的頂部拐角的凹進頂面310。由第二電介質(zhì)502填充凹進頂面310。在一些實施例中，從俯視圖看，凹進頂面310的形狀為環(huán)形。在特定實施例中，襯里或應(yīng)力緩沖層50的頂面與模塑料200的頂面共面。在特定實施例中，襯里或應(yīng)力緩沖層50的頂面與導(dǎo)電插塞300的凹進頂面的頂面共面。在特定實施例中，襯里或應(yīng)力緩沖層50的頂面位于模塑料200的頂面和導(dǎo)電插塞的凹進頂面之間。在如圖5的特定實施例中，導(dǎo)電柱410的頂面凹進。導(dǎo)電柱410的頂面低于第一電介質(zhì)501的頂面。
[0062]對于如圖6的一些實施例，3D半導(dǎo)體結(jié)構(gòu)12具有位于模塑料200和導(dǎo)電填充通孔或插塞300之間的襯里或應(yīng)力緩沖層50。半導(dǎo)體管芯100放置在3D半導(dǎo)體結(jié)構(gòu)12的底部。襯里或應(yīng)力緩沖層50進一步設(shè)置在模塑料200的底面和半導(dǎo)體管芯100的底部上。導(dǎo)電通孔或插塞300的頂面凹進在模塑料200的頂面下方。導(dǎo)電通孔或插塞300的頂面位于模塑料200的頂面下方。導(dǎo)電插塞300具有圍繞導(dǎo)電插塞300的頂部拐角的凹進頂面310。由第二電介質(zhì)502填充凹進頂面310。在一些實施例中，從俯視圖看，凹進頂面310的形狀是環(huán)形。在特定實施例中，襯里或應(yīng)力緩沖層50的頂面與模塑料200的頂面202共面。在特定實施例中，襯里或應(yīng)力緩沖層50的頂面與導(dǎo)電插塞300的凹進頂面的頂面共面。在特定實施例中，襯里或應(yīng)力緩沖層50的頂面位于模塑料200的頂面和導(dǎo)電插塞300的凹進頂面之間。
[0063]在制造3D半導(dǎo)體結(jié)構(gòu)和半導(dǎo)體結(jié)構(gòu)的方法中，在兩個不同的子結(jié)構(gòu)之間設(shè)計作為應(yīng)力緩沖層的襯里。該方法包括多個操作，而描述和說明不被認為是對操作順序的限制。
[0064]在本發(fā)明中使用術(shù)語“圖案化”或“被圖案化的”，以描述在表面上形成預(yù)定圖案的操作。圖案化操作包括多個步驟和工藝，并且根據(jù)實施例的特征而改變。在一些實施例中，采用圖案化操作來圖案化已有的膜或?qū)?。圖案化操作包括:在已有的膜或?qū)由闲纬裳谀?，并且通過蝕刻或其他去除工藝來去除未被掩蔽的膜或?qū)?。掩膜是光刻膠、或硬掩膜。在一些實施例中，采用圖案化操作在表面上直接形成圖案化層。圖案化操作包括:在表面上形成感光膜，進行光刻工藝和顯影工藝。保留剩余的感光膜并且將其集成到3D半導(dǎo)體結(jié)構(gòu)中。
[0065]在本發(fā)明中使用術(shù)語“鍍”或“鍍后的”，以描述在表面上形成膜或?qū)拥牟僮?。鍍操作包括多個步驟和工藝，并且根據(jù)實施例的特征而改變。已鍍在表面上的膜或?qū)邮菃螌幽せ驈?fù)合堆疊件。在一些實施例中，采用鍍操作形成金屬膜。在一些實施例中，鍍操作包括形成晶種層，并且在晶種層上鍍金屬膜。在一些實施例中，鍍操作是汽相沉積工藝。在一些實施例中，鍍操作是濺射工藝。
[0066]在本發(fā)明中使用術(shù)語“填充”或“填充后的”，以描述在孔中形成材料的操作。填充操作包括多個步驟和工藝，并且根據(jù)實施例的特征而改變。在一些實施例中，填充操作包括在孔中形成導(dǎo)電材料。在一些實施例中，填充操作包括在通孔的側(cè)壁上形成襯里，并且在襯里上形成導(dǎo)電膜。在一些實施例中，填充操作包括鍍工藝。在一些實施例中，填充操作包括汽相沉積工藝。在一些實施例中，填充操作包括濺射工藝。
[0067]在圖7A中，提供載體700，以在其上形成3D半導(dǎo)體結(jié)構(gòu)。載體700是被設(shè)計成在其上形成3D半導(dǎo)體結(jié)構(gòu)的襯底。載體的形狀可以根據(jù)設(shè)計而不同。在一些實施例中，載體的形狀是圓形。在一些實施例中，載體是硅或氧化硅。在一些實施例中，在形成3D半導(dǎo)體結(jié)構(gòu)之后，去除載體。對于如圖7A的一些實施例，粘合層702設(shè)置在載體700上。粘合層702用作將膜或結(jié)構(gòu)粘合至載體700上的可拆卸粘結(jié)層?？梢酝ㄟ^分解粘合層702，從附著在其上的結(jié)構(gòu)中去除載體700?；拙彌_層704設(shè)置在粘合層702上。通過諸如聚酰亞胺、PBO、SR、LTHC (光熱轉(zhuǎn)化膜)、晶圓背面涂布帶、以及ABF等的材料形成基底緩沖層704。在一些實施例中，基底緩沖層704包括具有不同材料的至少兩層。
[0068]在圖7B中，在載體700的頂面上方形成晶種層705。晶種層705是單層或復(fù)合堆疊件，并且由諸如銅、鉭、錫、鈦/銅、錫/銅、鉭/銅等的材料形成。晶種層705提供生長點以促進電鍍操作。在一些實施例中，采用濺射或汽相沉積工藝以在載體700上方形成晶種層。
[0069]圖7C是在晶種層705上形成圖案化層708的操作。在一些實施例中，由諸如聚酰亞胺的光刻膠通過旋涂工藝形成圖案化層708。圖案化層708具有兩個以上穿通結(jié)構(gòu)718。
[0070]在圖7D中，由導(dǎo)電材料710填充穿通結(jié)構(gòu)718?？梢圆捎秒婂兓驗R射工藝在穿通結(jié)構(gòu)中形成導(dǎo)電材料。
[0071]圖7E是從晶種層705的頂面剝離圖案化層的操作。剝離操作是在不破壞導(dǎo)電材料的情況下僅去除圖案化層的選擇性清潔工藝。在剝離操作之后，保留柱狀導(dǎo)電材料710。圖7F是去除位于導(dǎo)電柱之間的晶種層并且僅保留導(dǎo)電柱下方的那部分的操作。在一些實施例中，晶種層是金屬；去除導(dǎo)電插塞之間的晶種層可以防止導(dǎo)電插塞之間的電通信。保留的晶種層和導(dǎo)電柱在基底緩沖層704上形成多個導(dǎo)電插塞300。
[0072]圖7G是在導(dǎo)電插塞300和基底緩沖層704上形成襯里或應(yīng)力緩沖層50的操作。襯里或應(yīng)力緩沖層50是應(yīng)力緩沖層。在一些實施例中，通過化學(xué)鍍工藝形成襯里或應(yīng)力緩沖層50。在化學(xué)鍍襯里或應(yīng)力緩沖層50之前，在導(dǎo)電插塞300和基底緩沖層704上形成金屬層。在一些實施例中，金屬層是錫。在一些實施例中，通過汽相沉積工藝形成襯里或應(yīng)力緩沖層50。在一些實施例中，襯里或應(yīng)力緩沖層50是聚合物。對于一些實施例，采用旋涂以在導(dǎo)電插塞上形成襯里。采用諸如旋涂玻璃或聚酰亞胺的材料形成襯里。
[0073]在一些實施例中，襯里被設(shè)計成包括至少兩層不同膜的應(yīng)力緩沖層。如圖7H所示，襯里是包括第一應(yīng)力緩沖層51和第二應(yīng)力緩沖層52的復(fù)合膜。第一應(yīng)力緩沖層51設(shè)置在導(dǎo)電插塞300和基底緩沖層704的頂面上。第二應(yīng)力緩沖層52設(shè)置在第一應(yīng)力緩沖層51上。在一些實施例中，由不同工藝形成每一個應(yīng)力緩沖層。例如，通過在導(dǎo)電插塞和基底緩沖層上化學(xué)鍍錫層來形成第一應(yīng)力緩沖層。通過在第一應(yīng)力緩沖層上旋涂ΡΒ0層來形成第二應(yīng)力緩沖層。在一些實施例中，在相同工藝中形成第一應(yīng)力緩沖層和第二應(yīng)力緩沖層。例如，通過汽相沉積形成第一應(yīng)力緩沖層和第二應(yīng)力緩沖層。通過在導(dǎo)電插塞和基底緩沖層上設(shè)置鈦來形成第一應(yīng)力緩沖層。通過在第一應(yīng)力緩沖層上設(shè)置氮化鈦形成第二應(yīng)力緩沖層。在一些實施例中，設(shè)計原位方法以在相同的制造設(shè)備上形成兩個不同的緩沖層。
[0074]對于具有導(dǎo)電襯里或應(yīng)力緩沖層的實施例，額外的去除操作是必須的，以防止導(dǎo)電插塞之間的短路。例如，如果襯里是錫膜，則引入如圖71中的操作，以去除設(shè)置在導(dǎo)電插塞300之間的襯里或應(yīng)力緩沖層的一部分。該操作包括在去除一部分襯里50之前掩蔽導(dǎo)電插塞300的步驟。對于具有諸如ΡΒ0襯里的電絕緣襯里的實施例，如圖71中的去除操作是可選的。
[0075]對于特定實施例，在載體700上沒有設(shè)置晶種層的情況下，在導(dǎo)電插塞300上形成襯里或應(yīng)力緩沖層。通過化學(xué)鍍在導(dǎo)電插塞300上形成襯里或應(yīng)力緩沖層。在導(dǎo)電插塞300上選擇性地形成襯里或應(yīng)力緩沖層。從而，跳過如圖71中的去除操作。
[0076]在圖7J中，半導(dǎo)體芯片100被放置在載體700上并且位于導(dǎo)電插塞300之間。對于特定實施例，管芯附著膜(DAF)設(shè)置在半導(dǎo)體芯片100和基底緩沖層704之間。第一電介質(zhì)501覆蓋半導(dǎo)體芯片100。在半導(dǎo)體芯片100上設(shè)置導(dǎo)電柱410，以與互連件電通信。在一些實施例中，在將半導(dǎo)體芯片放置在載體700上之后,在半導(dǎo)體芯片100上形成第一電介質(zhì)501。在一些實施例中，在將芯片100放置在載體700上之前，在半導(dǎo)體芯片100上預(yù)先形成第一電介質(zhì)501。
[0077]圖7K是將模塑料設(shè)置在載體上的操作。模塑料200通過涂覆、注入、或壓縮形成，并且被放在載體700上。模塑料200還覆蓋導(dǎo)電插塞300。對于一些實施例，如果導(dǎo)電插塞具有小間距，則選擇液體模塑料(LMC)以將其填充在小間隙中。在形成模塑料之后，可以實施固化工藝，以使模塑料變硬。
[0078]制造3D半導(dǎo)體結(jié)構(gòu)的方法包括如圖7L中的研磨工藝，以暴露導(dǎo)電柱410。研磨工藝是毯式去除工藝，從而使模塑料200、導(dǎo)電插塞300被放置在與導(dǎo)電柱410相平齊的平面上。
[0079]在一些實施例中，用柔軟材料而不是模塑料200制造導(dǎo)電插塞300。被去除的導(dǎo)電填充通孔或插塞材料的碎片陷入模塑料200中。采用清潔操作以選擇性地去除特定量的導(dǎo)電插塞，以確保沒有導(dǎo)電殘留物嵌入模塑料200中。如圖7M所示，導(dǎo)電填充通孔或插塞300具有凹進頂面，其在模塑料200的頂面下方。
[0080]圖8A是根據(jù)本發(fā)明的3D半導(dǎo)體結(jié)構(gòu)。3D半導(dǎo)體結(jié)構(gòu)具有多個導(dǎo)電填充通孔或插塞300,并且每一個導(dǎo)電插塞都具有凹進頂面。在模塑料200和第一電介質(zhì)501上形成第二電介質(zhì)502。第二電介質(zhì)502還填充在導(dǎo)電插塞300的凹槽中。在一些實施例中，由與第一電介質(zhì)501相同的材料形成第二電介質(zhì)502。在一些實施例中，第二電介質(zhì)502的材料與第一電介質(zhì)501的材料不同。
[0081]在圖8B中，第二電介質(zhì)502被圖案化，以具有多個穿通結(jié)構(gòu)512。在穿通結(jié)構(gòu)512的底部開口處暴露導(dǎo)電填充通孔或插塞300的頂面。在圖8C中，在第二電介質(zhì)502、導(dǎo)電填充通孔或插塞300上以及穿通結(jié)構(gòu)512中形成導(dǎo)電膜725。導(dǎo)電插塞300包括位于導(dǎo)電插塞300的頂部拐角處的凹槽310。由第二電介質(zhì)502填充凹槽310。凹槽310具有環(huán)形形狀。
[0082]如圖8D所示，導(dǎo)電膜被圖案化為RDL571，。在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)包括分布在不同層中的RDL。
[0083]圖9是集成3D 1C封裝件600。集成3D 1C封裝件600包括如圖1中的3D半導(dǎo)體結(jié)構(gòu)12和存儲芯片11。3D半導(dǎo)體結(jié)構(gòu)12具有襯里或應(yīng)力緩沖層50。存儲芯片11與3D半導(dǎo)體結(jié)構(gòu)12電連接。
[0084]扇出型封裝件包括模塑料、導(dǎo)電插塞和應(yīng)力緩沖層。導(dǎo)電插塞位于模塑料中。應(yīng)力緩沖層位于導(dǎo)電插塞和模塑料之間。應(yīng)力緩沖層具有熱膨脹系數(shù)(CTE)。應(yīng)力緩沖層的CTE介于模塑料的CTE和導(dǎo)電插塞的CTE之間。制造三維半導(dǎo)體封裝件的方法包括:在襯底上鍍柱形件，并且在柱形件的側(cè)壁上設(shè)置應(yīng)力緩沖層。該方法進一步包括:用模塑料圍繞應(yīng)力緩沖層。
[0085]半導(dǎo)體結(jié)構(gòu)包括模塑料、填充通孔和襯里。填充通孔位于模塑料中。襯里位于模塑料和填充通孔之間。襯里是錫、鎢、鋯、金、鈀、聚酰亞胺、ENEPIG, ENEP、或ΡΒ0。
[0086]制造三維半導(dǎo)體封裝件的方法。該制造方法包括:在襯底上鍍柱形件，并且在柱的側(cè)壁上設(shè)置應(yīng)力緩沖層。該方法進一步包括:用模塑料圍繞應(yīng)力緩沖層。
[0087]在以上實例和說明中已經(jīng)充分描述了本發(fā)明的方法和特征。應(yīng)該理解，在不脫離本發(fā)明的精神內(nèi)的任何修改或變化都旨在包含在本發(fā)明的保護范圍內(nèi)。
【權(quán)利要求】
1.一種扇出型封裝件，包括: 模塑料； 導(dǎo)電插塞，位于所述模塑料中；以及 應(yīng)力緩沖層，位于所述導(dǎo)電插塞和所述模塑料之間，所述應(yīng)力緩沖層的熱膨脹系數(shù)(CTE)介于所述模塑料的CTE和所述導(dǎo)電插塞的CTE之間。
2.根據(jù)權(quán)利要求1所述的扇出型封裝件，其中，所述應(yīng)力緩沖層是復(fù)合膜。
3.根據(jù)權(quán)利要求2所述的扇出型封裝件，其中，所述復(fù)合膜的應(yīng)力緩沖層的CTE隨著遠離所述導(dǎo)電插塞而增加。
4.根據(jù)權(quán)利要求3所述的扇出型封裝件，其中，所述應(yīng)力緩沖層的厚度介于約0.2μ m和約5 μ m之間。
5.根據(jù)權(quán)利要求1所述的扇出型封裝件，其中，所述導(dǎo)電插塞的頂面位于所述模塑料的頂面下方。
6.根據(jù)權(quán)利要求1所述的扇出型封裝件，其中，所述導(dǎo)電插塞的一部分接觸所述模塑料。
7.根據(jù)權(quán)利要求1所述的扇出型封裝件，進一步包括:位于所述導(dǎo)電插塞上方并且與所述導(dǎo)電插塞接觸的互連件，其中，所述互連件接觸所述導(dǎo)電插塞的所述頂面的一部分。
8.—種半導(dǎo)體結(jié)構(gòu),包括: 模塑料； 填充通孔，位于所述模塑料中；以及 襯里，位于所述模塑料和所述填充通孔之間，所述襯里是錫、鎢、鋯、金、鈀、聚酰亞胺、ENEPIG、ENEP、*PBO。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)，其中，所述襯里進一步設(shè)置在所述模塑料的底面上。
10.一種制造三維半導(dǎo)體封裝的方法，包括: 在襯底上鍍柱形件； 在所述柱形件的側(cè)壁上設(shè)置第一應(yīng)力緩沖層；以及 用模塑料圍繞所述第一應(yīng)力緩沖層。
【文檔編號】H01L21/60GK104282649SQ201310421738
【公開日】2015年1月14日 申請日期:2013年9月16日 優(yōu)先權(quán)日:2013年7月3日
【發(fā)明者】林俊成, 洪瑞斌, 蔡柏豪 申請人:臺灣積體電路制造股份有限公司