一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在NMOS區(qū)和PMOS區(qū)上均形成有偽柵極結(jié)構(gòu)，且在偽柵極結(jié)構(gòu)的頂部和側(cè)壁形成有柵極硬掩蔽層；在位于NMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式碳硅層；去除位于NMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層；在位于PMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式鍺硅層；執(zhí)行源/漏區(qū)注入，以形成源/漏區(qū)。根據(jù)本發(fā)明，采用先形成碳硅層再形成鍺硅層的工藝次序，在不需要去除位于PMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層的情況下，實(shí)施側(cè)墻材料層的形成，從而可以降低所形成的側(cè)墻材料層的厚度，減少工藝成本，同時(shí)，可以使分別位于NMOS區(qū)和PMOS區(qū)的犧牲柵極材料層的去除速率相當(dāng)。
【專利說(shuō)明】 一種半導(dǎo)體器件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種實(shí)施后柵極(gate-last)工藝時(shí)改善對(duì)偽柵極結(jié)構(gòu)中的犧牲柵電極層的去除的方法。

【背景技術(shù)】
[0002]在下一代集成電路的制造工藝中，對(duì)于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的柵極的制作，通常采用高k-金屬柵工藝。對(duì)于具有較高工藝節(jié)點(diǎn)的CMOS而言，所述高k-金屬柵工藝通常為后柵極工藝，其典型的實(shí)施過(guò)程包括:首先，在半導(dǎo)體襯底上形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)由自下而上層疊的犧牲柵極介電層和犧牲柵極材料層，之后形成完全覆蓋偽柵極結(jié)構(gòu)的柵極硬掩蔽層；接著，在半導(dǎo)體襯底上形成完全覆蓋偽柵極結(jié)構(gòu)的雙層犧牲層，此雙層犧牲層的構(gòu)成通常為:下層是氧化物，上層是氮化硅，而后，先在CMOS的PMOS部分的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式鍺硅(SiGe)層，再在CMOS的NMOS部分的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式碳硅(SiC)層；然后，去除所述雙層犧牲層的殘余部分和所述柵極硬掩蔽層，在所述偽柵極結(jié)構(gòu)的兩側(cè)形成緊靠偽柵極結(jié)構(gòu)的柵極間隙壁結(jié)構(gòu)，之后執(zhí)行源/漏區(qū)注入，以分別在CMOS的PMOS部分和NMOS部分形成相對(duì)應(yīng)的源/漏區(qū)；接下來(lái)，去除所述偽柵極結(jié)構(gòu)，在所述柵極間隙壁結(jié)構(gòu)之間形成的溝槽內(nèi)依次沉積界面層、高k介電層、覆蓋層(capping layer)和功函數(shù)金屬層(workfunct1n metal layer)、阻擋層(barrier layer)和浸潤(rùn)層(wetting layer);最后進(jìn)行金屬柵極材料(通常為招)的填充。
[0003]在上述工藝過(guò)程中，形成所述嵌入式碳硅層之后，所述雙層犧牲層的殘余部分和所述柵極硬掩蔽層被完全去除，因此，執(zhí)行源/漏區(qū)注入之后，所述PMOS部分的偽柵極結(jié)構(gòu)中的犧牲柵電極層摻雜入P+離子，所述NMOS部分的偽柵極結(jié)構(gòu)中的犧牲柵電極層摻雜入N+離子。實(shí)施偽柵極結(jié)構(gòu)中的犧牲柵電極層的去除時(shí)，摻雜入P+離子的犧牲柵電極層的去除難度顯著增大，摻雜入N+離子的犧牲柵電極層的去除難度沒(méi)有明顯變化，導(dǎo)致所述PMOS部分的偽柵極結(jié)構(gòu)中的犧牲柵電極層和所述NMOS部分的偽柵極結(jié)構(gòu)中的犧牲柵電極層的去除速率存在明顯差異，進(jìn)而造成所述層間介電層的損失增大，引發(fā)柵極有效高度的下降，影響CMOS的性能。
[0004]因此，需要提出一種方法，以解決上述問(wèn)題。


【發(fā)明內(nèi)容】

[0005]針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在所述NMOS區(qū)和所述PMOS區(qū)上均形成有偽柵極結(jié)構(gòu)，且在所述偽柵極結(jié)構(gòu)的頂部和側(cè)壁形成有柵極硬掩蔽層；在位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式碳硅層；去除位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層；在位于所述PMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式鍺硅層；執(zhí)行源/漏區(qū)注入，以分別在所述NMOS區(qū)和所述PMOS區(qū)形成源/漏區(qū)。
[0006]進(jìn)一步，所述柵極硬掩蔽層的構(gòu)成材料包括氮化物或氮氧化物。
[0007]進(jìn)一步，所述柵極硬掩蔽層的構(gòu)成材料為氮化硅。
[0008]進(jìn)一步，形成所述嵌入式碳硅層的工藝步驟包括:在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的犧牲層；在所述半導(dǎo)體襯底上形成圖案化的第一光刻膠層，僅露出所述NMOS區(qū)；采用各向異性的干法蝕刻工藝在所述NMOS區(qū)中將要形成源/漏區(qū)的位置形成凹槽；采用灰化工藝去除所述第一光刻膠層；采用外延生長(zhǎng)工藝在所述凹槽中形成所述嵌入式碳娃層。
[0009]進(jìn)一步，所述犧牲層包括自下而上層疊的氧化物層和第一氮化物層。
[0010]進(jìn)一步，所述第一氮化物層的材料為氮化硅。
[0011]進(jìn)一步，在形成所述嵌入式碳硅層之后，還包括通過(guò)外延生長(zhǎng)或者沉積的方法在所述嵌入式碳硅層的頂部形成第一帽層的步驟。
[0012]進(jìn)一步，采用濕法蝕刻工藝實(shí)施所述位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層的去除，且所述犧牲層中的第一氮化物層一并被去除。
[0013]進(jìn)一步，形成嵌入式鍺硅層的工藝步驟包括:在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的第二氮化物層；在所述半導(dǎo)體襯底上形成圖案化的第二光刻膠層，僅露出所述PMOS區(qū)；采用先干法蝕刻再濕法蝕刻的工藝在所述PMOS區(qū)中將要形成源/漏區(qū)的位置形成Σ狀凹槽，在實(shí)施所述干法蝕刻之后且實(shí)施所述濕法蝕刻之前，采用灰化工藝去除所述第二光刻膠層；采用外延生長(zhǎng)工藝在所述Σ狀凹槽中形成所述嵌入式鍺硅層。
[0014]進(jìn)一步，所述第二氮化物層的材料為氮化硅。
[0015]進(jìn)一步，在所述Σ狀凹槽中形成所述嵌入式鍺硅層之前，還包括在所述Σ狀凹槽的底部形成籽晶層的步驟。
[0016]進(jìn)一步，在形成所述嵌入式鍺硅層之后，還包括通過(guò)外延生長(zhǎng)或者沉積的方法在所述嵌入式鍺硅層的頂部形成第二帽層的步驟。
[0017]進(jìn)一步，所述第一帽層的構(gòu)成材料為硅，所述第二帽層的構(gòu)成材料為硅或者硼硅。
[0018]進(jìn)一步，所述嵌入式鍺硅層摻雜有硼，所述嵌入式碳硅層摻雜有磷。
[0019]進(jìn)一步，在執(zhí)行所述源/漏區(qū)注入之前，還包括下述步驟:蝕刻位于所述NMOS區(qū)上的第二氮化物層，以露出位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)的頂部；在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的側(cè)墻材料層；采用側(cè)墻蝕刻工藝蝕刻所述側(cè)墻材料層直至露出位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)的頂部，以在所述偽柵極結(jié)構(gòu)的兩側(cè)形成偏移側(cè)墻。
[0020]進(jìn)一步，所述側(cè)墻材料層的構(gòu)成材料與所述第二氮化物層的構(gòu)成材料相同。
[0021]進(jìn)一步，所述偽柵極結(jié)構(gòu)包括自下而上層疊的犧牲柵極介電層和犧牲柵極材料層。
[0022]進(jìn)一步，在執(zhí)行所述源/漏區(qū)注入之后，還包括先去除所述偽柵極結(jié)構(gòu)再形成高k-金屬柵極結(jié)構(gòu)的步驟。
[0023]進(jìn)一步，所述高k_金屬柵極結(jié)構(gòu)包括自下而上堆疊而成的高k介電層、覆蓋層、功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層。
[0024]根據(jù)本發(fā)明，采用先形成碳硅層再形成鍺硅層的工藝次序，在不需要去除位于PMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層的情況下，實(shí)施側(cè)墻材料層的形成，從而可以降低所形成的側(cè)墻材料層的厚度，減少工藝成本，同時(shí)，可以使分別位于NMOS區(qū)和PMOS區(qū)的犧牲柵極材料層的去除速率相當(dāng)。

【專利附圖】

【附圖說(shuō)明】
[0025]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來(lái)解釋本發(fā)明的原理。
[0026]附圖中:
[0027]圖1A-圖1G為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖；
[0028]圖2為根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖。

【具體實(shí)施方式】
[0029]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0030]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的改善對(duì)偽柵極結(jié)構(gòu)中的犧牲柵電極層的去除的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0031]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0032][示例性實(shí)施例]
[0033]下面，參照?qǐng)D1A-圖1G和圖2來(lái)描述根據(jù)本發(fā)明示例性實(shí)施例的方法改善對(duì)偽柵極結(jié)構(gòu)中的犧牲柵電極層的去除的詳細(xì)步驟。
[0034]參照?qǐng)D1A-圖1G，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟所分別獲得的器件的示意性剖面圖。
[0035]首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)，作為示例，隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，在本實(shí)施例中，隔離結(jié)構(gòu)為淺溝槽隔離結(jié)構(gòu)。所述隔離結(jié)構(gòu)將半導(dǎo)體襯底100分為NMOS區(qū)和PMOS區(qū)。半導(dǎo)體襯底100中還形成有各種阱(well)結(jié)構(gòu)，為了簡(jiǎn)化，圖示中予以省略。
[0036]在半導(dǎo)體襯底100的NMOS區(qū)和PMOS區(qū)上均形成有偽柵極結(jié)構(gòu)101，作為示例，偽柵極結(jié)構(gòu)101包括自下而上依次層疊的犧牲柵極介電層1la和犧牲柵極材料層101b。犧牲柵極介電層1la的材料優(yōu)選氧化硅。犧牲柵電極層1lb的材料包括多晶硅或無(wú)定形碳，特別優(yōu)選的是多晶硅。形成上述各層的工藝技術(shù)為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再贅述。
[0037]此外，作為示例，在偽柵極結(jié)構(gòu)101的頂部和側(cè)壁形成有柵極硬掩蔽層101c，其構(gòu)成材料包括氮化物或氮氧化物，其中，氮化物包括氮化硅(SiN);氮氧化物包括氮氧化硅(S1N)，在本實(shí)施例中，柵極硬掩蔽層1lc的構(gòu)成材料為氮化硅。柵極硬掩蔽層1lc的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。形成柵極硬掩蔽層1lc的作用是防止后續(xù)在NMOS區(qū)和PMOS區(qū)分別形成嵌入式碳硅和嵌入式鍺硅以及源/漏區(qū)時(shí)對(duì)偽柵極結(jié)構(gòu)101造成的損傷。
[0038]然后，以柵極硬掩蔽層1lc為掩膜，執(zhí)行LDD注入，在偽柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100中形成LDD注入?yún)^(qū)，為了簡(jiǎn)化，圖示中予以省略。在執(zhí)行LDD注入時(shí)，柵極硬掩蔽層1lc可以防止在犧牲柵極材料層1lb中摻雜注入離子，也可以控制形成的LDD注入?yún)^(qū)向半導(dǎo)體襯底100中的溝道區(qū)延伸的距離。
[0039]接下來(lái)，在半導(dǎo)體襯底100上形成完全覆蓋偽柵極結(jié)構(gòu)101的犧牲層，作為示例，所述犧牲層包括自下而上層疊的氧化物層102和第一氮化物層103，其中，氧化物層102的厚度為0.5-10nm，第一氮化物層103的厚度為l_30nm，第一氮化物層103的材料優(yōu)選氮化硅。形成所述犧牲層的工藝可以采用本領(lǐng)域技術(shù)人員所熟知的工藝，例如，化學(xué)氣相沉積工藝。形成所述犧牲層的作用是控制后續(xù)形成的用于形成嵌入式碳硅的凹槽的深度。
[0040]接著，如圖1B所示，在位于NMOS區(qū)的偽柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100中形成嵌入式碳娃層104。
[0041]作為示例，形成嵌入式碳硅層104的工藝步驟包括:在半導(dǎo)體襯底100上形成圖案化的第一光刻膠層，僅露出NMOS區(qū)；采用各向異性的干法蝕刻工藝在NMOS區(qū)中將要形成源/漏區(qū)的位置形成凹槽，作為示例，所述凹槽的深度為3-80nm ;采用灰化工藝去除所述第一光刻膠層；采用外延生長(zhǎng)工藝在所述凹槽中形成嵌入式碳硅層104，作為示例，嵌入式碳硅層104的碳含量(碳原子百分比)為0.5-3%，厚度為3-100nm，所述外延生長(zhǎng)工藝可以采用低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積或分子束外延中的一種。
[0042]接下來(lái)，通過(guò)外延生長(zhǎng)或者沉積的方法在嵌入式碳硅層104的頂部形成第一帽層(cap layer)105,用于在后續(xù)的金屬互連之前形成自對(duì)準(zhǔn)娃化物。作為示例，第一帽層105的厚度范圍為Ι-lOnm，其構(gòu)成材料為硅。
[0043]接著，如圖1C所示，去除位于NMOS區(qū)的偽柵極結(jié)構(gòu)101頂部的柵極硬掩蔽層101c，在此過(guò)程中，所述犧牲層中的第一氮化物層103—并被去除。在本實(shí)施例中，采用濕法蝕刻工藝實(shí)施所述去除。
[0044]接著，如圖1D所示，在半導(dǎo)體襯底100上形成完全覆蓋偽柵極結(jié)構(gòu)101的第二氮化物層103’，作為示例，其厚度為5-50nm，其構(gòu)成材料優(yōu)選氮化硅。形成第二氮化物層103’的工藝可以采用本領(lǐng)域技術(shù)人員所熟知的工藝，例如，化學(xué)氣相沉積工藝。
[0045]接著，如圖1E所示，在位于PMOS區(qū)的偽柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100中形成嵌入式鍺娃層106。
[0046]作為示例，形成嵌入式鍺硅層106的工藝步驟包括:在半導(dǎo)體襯底100上形成第二圖案化的光刻膠層，僅露出PMOS區(qū)；采用先干法蝕刻再濕法蝕刻的工藝在PMOS區(qū)中將要形成源/漏區(qū)的位置形成Σ狀凹槽，該工藝的具體步驟如下:先采用干法蝕刻工藝縱向蝕刻位于PMOS區(qū)的偽柵極結(jié)構(gòu)101兩側(cè)的半導(dǎo)體襯底100以形成溝槽，采用CF4和HBr作為主蝕刻氣體，溫度40-60°C，功率200-400W，偏壓50-200V，蝕刻時(shí)間根據(jù)蝕刻深度而定，再采用各向同性的干法蝕刻工藝?yán)^續(xù)蝕刻所述溝槽，在所述溝槽的下方形成橢圓形凹槽，即形成碗狀凹槽，采用Cl2和NF3作為主蝕刻氣體，溫度40-60°C，功率100-500W，偏壓O-1OVjffe刻時(shí)間根據(jù)所述碗狀凹槽的側(cè)壁向半導(dǎo)體襯底100的溝道區(qū)凹進(jìn)的深度而定，接著，采用灰化工藝去除所述第二光刻膠層，最后采用濕法蝕刻工藝擴(kuò)展蝕刻所述碗狀凹槽，以形成所述Σ狀凹槽，所述濕法蝕刻的溫度為30-60°C，時(shí)間依據(jù)所述Σ狀凹槽的期望尺寸而定，一般為100-300S在本實(shí)施例中，采用四甲基氫氧化銨(TMAH)溶液作為所述濕法蝕刻的腐蝕液；采用外延生長(zhǎng)工藝在所述Σ狀凹槽中形成嵌入式鍺硅層106，作為示例，嵌入式鍺硅層106的鍺含量(鍺原子百分比)為5-30%，厚度為5-100nm，所述外延生長(zhǎng)工藝可以采用低壓化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積、超高真空化學(xué)氣相沉積、快速熱化學(xué)氣相沉積或分子束外延中的一種。需要說(shuō)明的是，在所述Σ狀凹槽中形成嵌入式鍺硅層106之前，可以在所述Σ狀凹槽的底部形成籽晶層(seed layer)，為了簡(jiǎn)化，圖示中予以省略。采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝技術(shù)形成所述籽晶層，例如選擇性外延生長(zhǎng)工藝。所述籽晶層可以為具有低鍺含量的鍺硅層，由于需要為隨后將要形成的嵌入式鍺硅層106留出足夠的空間，所以所述籽晶層不能太厚，以防填滿整個(gè)所述Σ狀凹槽。
[0047]接下來(lái)，通過(guò)外延生長(zhǎng)或者沉積的方法在嵌入式鍺硅層106的頂部形成第二帽層105’，用于在后續(xù)的金屬互連之前形成自對(duì)準(zhǔn)硅化物，同時(shí)還可以避免后續(xù)工藝造成的鍺硅層應(yīng)力的釋放。作為示例，第二帽層105’的厚度范圍為Ι-lOnm，其構(gòu)成材料可以是硅或者硼硅(SiB)，其中，所述硼硅中硼原子的摻雜劑量為5.0Xe14-5.0Xe2°atOm/Cm2。
[0048]需要說(shuō)明的是，上述形成的嵌入式鍺硅層106可以摻雜硼，嵌入式碳硅層104可以慘雜憐。
[0049]接著，如圖1F所示，蝕刻位于NMOS區(qū)上的第二氮化物層103’，以露出位于NMOS區(qū)的偽柵極結(jié)構(gòu)101的頂部。該過(guò)程包括下述工藝步驟:在半導(dǎo)體襯底100上形成圖案化的第三光刻膠層，僅露出NMOS區(qū)；采用各向同性的干法蝕刻工藝實(shí)施所述蝕刻，直至露出位于NMOS區(qū)的偽柵極結(jié)構(gòu)101的頂部；采用灰化工藝去除所述第三光刻膠層。
[0050]接下來(lái)，在半導(dǎo)體襯底100上形成完全覆蓋偽柵極結(jié)構(gòu)101的側(cè)墻材料層107，其構(gòu)成材料與第二氮化物層103’的構(gòu)成材料相同，優(yōu)選氮化硅。相對(duì)于現(xiàn)有的先形成嵌入式鍺硅層再形成嵌入式碳硅層的工藝次序，本發(fā)明采用先在NMOS區(qū)形成嵌入式碳硅層104再在PMOS區(qū)形成嵌入式鍺硅層106的工藝次序，在不需要去除覆蓋位于PMOS區(qū)的偽柵極結(jié)構(gòu)101的柵極硬掩蔽層1lc的情況下，實(shí)施側(cè)墻材料層107的形成，可以降低所形成的側(cè)墻材料層107的厚度，減少工藝成本。
[0051]然后，采用側(cè)墻蝕刻(blanket etch)工藝蝕刻側(cè)墻材料層107,直至露出位于NMOS區(qū)的偽柵極結(jié)構(gòu)101的頂部，以在偽柵極結(jié)構(gòu)101的兩側(cè)形成如圖1G所示的由內(nèi)向外層疊的氧化物層102、第二氮化物層103’和側(cè)墻材料層107共同構(gòu)成的偏移側(cè)墻。
[0052]接下來(lái)，執(zhí)行源/漏區(qū)注入，以分別在NMOS區(qū)和PMOS區(qū)形成源/漏區(qū)，為了簡(jiǎn)化，圖示中未予示出。形成所述源/漏區(qū)的工藝為本領(lǐng)域技術(shù)人員所熟習(xí)，在此不再加以贅述。由于位于PMOS區(qū)的偽柵極結(jié)構(gòu)101的頂部受到柵極硬掩蔽層1lc的保護(hù)，形成所述源/漏區(qū)之后，位于PMOS區(qū)的偽柵極結(jié)構(gòu)101的犧牲柵極材料層1lb中不會(huì)摻雜入P+離子，因此，后續(xù)去除分別位于NMOS區(qū)和PMOS區(qū)的犧牲柵極材料層1lb時(shí)，二者的去除速率相當(dāng)，避免采用現(xiàn)有技術(shù)所存在的二者去除速率差異顯著的問(wèn)題。
[0053]至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的工藝步驟。接下來(lái)，可以實(shí)施常規(guī)的后柵極工藝以分別在NMOS區(qū)和PMOS區(qū)形成高k-金屬柵極結(jié)構(gòu)，作為示例，所述高k-金屬柵極結(jié)構(gòu)包括自下而上堆疊而成的高k介電層、覆蓋層、功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層，為了簡(jiǎn)化，圖示中未予示出。高k介電層的材料包括氧化鉿、氧化鉿硅、氮氧化鉿娃、氧化鑭、氧化錯(cuò)、氧化錯(cuò)娃、氧化鈦、氧化鉭、氧化鋇銀鈦、氧化鋇鈦、氧化銀鈦、氧化鋁等，特別優(yōu)選的是氧化鉿、氧化鋯或氧化鋁。覆蓋層的構(gòu)成材料包括氮化鈦或氮化鉭，形成覆蓋層的作用是阻止后續(xù)形成的功函數(shù)設(shè)定金屬層中的金屬材料向高k介電層的擴(kuò)散。功函數(shù)設(shè)定金屬層包括一層或多層金屬或金屬化合物，對(duì)于N型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的構(gòu)成材料為適用于NMOS的金屬材料，包括鈦、鉭、鋁、鋯、鉿及其合金，還包括上述金屬元素的碳化物、氮化物等；對(duì)于P型金屬柵極結(jié)構(gòu)而言，其功函數(shù)設(shè)定金屬層的構(gòu)成材料為適用于PMOS器件的金屬材料，包括釕、鈀、鉬、鎢及其合金，還包括上述金屬元素的碳化物、氮化物等。阻擋層的材料包括氮化鉭或氮化鈦，金屬柵極材料層的材料包括鎢或鋁。需要說(shuō)明的是，在高k介電層的下方還可以形成界面層，其構(gòu)成材料包括硅氧化物(S1x),形成界面層的作用是改善高k介電層與半導(dǎo)體襯底100之間的界面特性；在阻擋層和金屬柵極材料層之間還可以形成浸潤(rùn)層，其構(gòu)成材料包括鈦或鈦鋁合金，形成浸潤(rùn)層的作用是改善阻擋層和金屬柵極材料層之間的界面特性，為了簡(jiǎn)化，圖示中予以省略。
[0054]參照?qǐng)D2，其中示出了根據(jù)本發(fā)明示例性實(shí)施例的方法依次實(shí)施的步驟的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。
[0055]在步驟201中，提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在NMOS區(qū)和PMOS區(qū)上均形成有偽柵極結(jié)構(gòu)，且在偽柵極結(jié)構(gòu)的頂部和側(cè)壁形成有柵極硬掩蔽層；
[0056]在步驟202中，在位于NMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式碳硅層；
[0057]在步驟203中，去除位于NMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層；
[0058]在步驟204中，在位于PMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式鍺硅層；
[0059]在步驟205中，執(zhí)行源/漏區(qū)注入，以分別在NMOS區(qū)和PMOS區(qū)形成源/漏區(qū)。
[0060]根據(jù)本發(fā)明，采用先形成嵌入式碳硅層再形成嵌入式鍺硅層的工藝次序，在不需要去除位于PMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層1lc的情況下，實(shí)施側(cè)墻材料層107的形成，從而可以降低所形成的側(cè)墻材料層107的厚度，減少工藝成本，同時(shí)，可以使分別位于NMOS區(qū)和PMOS區(qū)的犧牲柵極材料層1lb的去除速率相當(dāng)。
[0061]本發(fā)明已經(jīng)通過(guò)上述實(shí)施例進(jìn)行了說(shuō)明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說(shuō)明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 提供具有NMOS區(qū)和PMOS區(qū)的半導(dǎo)體襯底，在所述NMOS區(qū)和所述PMOS區(qū)上均形成有偽柵極結(jié)構(gòu)，且在所述偽柵極結(jié)構(gòu)的頂部和側(cè)壁形成有柵極硬掩蔽層； 在位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式碳硅層； 去除位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層； 在位于所述PMOS區(qū)的偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成嵌入式鍺硅層； 執(zhí)行源/漏區(qū)注入，以分別在所述NMOS區(qū)和所述PMOS區(qū)形成源/漏區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極硬掩蔽層的構(gòu)成材料包括氮化物或氮氧化物。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述柵極硬掩蔽層的構(gòu)成材料為氮化硅。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述嵌入式碳硅層的工藝步驟包括:在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的犧牲層；在所述半導(dǎo)體襯底上形成圖案化的第一光刻膠層，僅露出所述NMOS區(qū)；采用各向異性的干法蝕刻工藝在所述NMOS區(qū)中將要形成源/漏區(qū)的位置形成凹槽；采用灰化工藝去除所述第一光刻膠層；采用外延生長(zhǎng)工藝在所述凹槽中形成所述嵌入式碳硅層。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述犧牲層包括自下而上層疊的氧化物層和第一氮化物層。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述第一氮化物層的材料為氮化硅。
7.根據(jù)權(quán)利要求4所述的方法，其特征在于，在形成所述嵌入式碳硅層之后，還包括通過(guò)外延生長(zhǎng)或者沉積的方法在所述嵌入式碳硅層的頂部形成第一帽層的步驟。
8.根據(jù)權(quán)利要求5所述的方法，其特征在于，采用濕法蝕刻工藝實(shí)施所述位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)頂部的柵極硬掩蔽層的去除，且所述犧牲層中的第一氮化物層一并被去除。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成嵌入式鍺硅層的工藝步驟包括:在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的第二氮化物層；在所述半導(dǎo)體襯底上形成圖案化的第二光刻膠層，僅露出所述PMOS區(qū)；采用先干法蝕刻再濕法蝕刻的工藝在所述PMOS區(qū)中將要形成源/漏區(qū)的位置形成Σ狀凹槽，在實(shí)施所述干法蝕刻之后且實(shí)施所述濕法蝕刻之前，采用灰化工藝去除所述第二光刻膠層；采用外延生長(zhǎng)工藝在所述Σ狀凹槽中形成所述嵌入式鍺硅層。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，所述第二氮化物層的材料為氮化硅。
11.根據(jù)權(quán)利要求9所述的方法，其特征在于，在所述Σ狀凹槽中形成所述嵌入式鍺硅層之前，還包括在所述Σ狀凹槽的底部形成籽晶層的步驟。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，在形成所述嵌入式鍺硅層之后，還包括通過(guò)外延生長(zhǎng)或者沉積的方法在所述嵌入式鍺硅層的頂部形成第二帽層的步驟。
13.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述第一帽層的構(gòu)成材料為硅。
14.根據(jù)權(quán)利要求12所述的方法，其特征在于，所述第二帽層的構(gòu)成材料為硅或者硼硅。
15.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述嵌入式鍺硅層摻雜有硼，所述嵌入式碳娃層摻雜有磷。
16.根據(jù)權(quán)利要求9所述的方法，其特征在于，在執(zhí)行所述源/漏區(qū)注入之前，還包括下述步驟:蝕刻位于所述NMOS區(qū)上的第二氮化物層，以露出位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)的頂部；在所述半導(dǎo)體襯底上形成完全覆蓋所述偽柵極結(jié)構(gòu)的側(cè)墻材料層；采用側(cè)墻蝕刻工藝蝕刻所述側(cè)墻材料層直至露出位于所述NMOS區(qū)的偽柵極結(jié)構(gòu)的頂部，以在所述偽柵極結(jié)構(gòu)的兩側(cè)形成偏移側(cè)墻。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，所述側(cè)墻材料層的構(gòu)成材料與所述第二氮化物層的構(gòu)成材料相同。
18.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述偽柵極結(jié)構(gòu)包括自下而上層疊的犧牲柵極介電層和犧牲柵極材料層。
19.根據(jù)權(quán)利要求1所述的方法，其特征在于，在執(zhí)行所述源/漏區(qū)注入之后，還包括先去除所述偽柵極結(jié)構(gòu)再形成高k-金屬柵極結(jié)構(gòu)的步驟。
20.根據(jù)權(quán)利要求19所述的方法，其特征在于，所述高k-金屬柵極結(jié)構(gòu)包括自下而上堆疊而成的高k介電層、覆蓋層、功函數(shù)設(shè)定金屬層、阻擋層和金屬柵極材料層。
【文檔編號(hào)】H01L21/8238GK104425374SQ201310379312
【公開日】2015年3月18日 申請(qǐng)日期:2013年8月27日 優(yōu)先權(quán)日:2013年8月27日
【發(fā)明者】毛剛 申請(qǐng)人:中芯國(guó)際集成電路制造(北京)有限公司, 中芯國(guó)際集成電路制造(上海)有限公司