半導(dǎo)體封裝件及其制法
【專利摘要】一種半導(dǎo)體封裝件及其制法，該半導(dǎo)體封裝件的制法先于承載件形成開口，再形成多個(gè)導(dǎo)電跡線于該承載件上與開口中，接著將半導(dǎo)體組件設(shè)于該開口中，使該半導(dǎo)體組件電性連接該導(dǎo)電跡線，之后形成線路重布結(jié)構(gòu)于該承載件與該開口上以電性連接該半導(dǎo)體組件。通過將半導(dǎo)體組件嵌埋于該承載件的開口中，以令該半導(dǎo)體組件定位于該開口中，所以于制作線路重布結(jié)構(gòu)前不需進(jìn)行模壓工藝，因而能避免該半導(dǎo)體組件產(chǎn)生偏移。
【專利說明】半導(dǎo)體封裝件及其制法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體封裝件，尤指一種可防止于固晶時(shí)半導(dǎo)體組件偏移的嵌埋 半導(dǎo)體組件的半導(dǎo)體封裝件及其制法。

【背景技術(shù)】
[0002] 隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品也逐漸邁向多功能、高性能的趨勢(shì)。為了滿 足半導(dǎo)體封裝件微型化（miniaturization)的封裝需求，發(fā)展出晶圓級(jí)封裝（Wafer Level Packaging, WLP)的技術(shù)。
[0003] 如圖1A至圖1D，其為現(xiàn)有晶圓級(jí)半導(dǎo)體封裝件1的制法的剖面示意圖。
[0004] 如圖1A所示，形成一熱化離型膠層（thermal release tape)ll于一承載件10上。
[0005] 接著，置放多個(gè)半導(dǎo)體組件12于該熱化離型膠層11上，該些半導(dǎo)體組件12具有 相對(duì)的主動(dòng)面12a與非主動(dòng)面12b，各該主動(dòng)面12a上均具有多個(gè)電極墊120,且各該主動(dòng) 面12a粘著于該熱化離型膠層11上。
[0006] 如圖1B所示，以模壓（molding)方式形成一封裝膠體13于該熱化離型膠層11上， 以包覆該半導(dǎo)體組件12。
[0007] 如圖1C所示，進(jìn)行烘烤工藝以硬化該封裝膠體13,而同時(shí)該熱化離型膠層11因受 熱后會(huì)失去粘性，所以可一并移除該熱化離型膠層11與該承載件10,以外露該半導(dǎo)體組件 12的主動(dòng)面12a。
[0008] 如圖ID所示，進(jìn)行線路重布層（Redistribution layer, RDL)工藝，其形成一線路 重布結(jié)構(gòu)14于該封裝膠體13與該半導(dǎo)體組件12的主動(dòng)面12a上，令該線路重布結(jié)構(gòu)14 電性連接該半導(dǎo)體組件12的電極墊120。
[0009] 接著，形成一絕緣保護(hù)層15于該線路重布結(jié)構(gòu)14上，且該絕緣保護(hù)層15外露該 線路重布結(jié)構(gòu)14的部分表面，以供結(jié)合如焊球的導(dǎo)電組件16。
[0010] 然而，現(xiàn)有半導(dǎo)體封裝件1的制法中，該熱化離型膠層11具有撓性，且其熱膨脹系 數(shù)（Coefficient of thermal expansion, CTE)與該封裝膠體13注入封裝用的模具時(shí)的膠 體流動(dòng)所產(chǎn)生的側(cè)推力，將一同影響該半導(dǎo)體芯片12固定的精度，也就是容易使半導(dǎo)體組 件12產(chǎn)生偏移，致使該半導(dǎo)體組件12未置于該熱化離型膠層11的置放區(qū)B上，如圖1D' 所示，且當(dāng)該承載件10移除后會(huì)造成該封裝膠體13翹曲（warpage)過大。故而，該線路重 布結(jié)構(gòu)14與該半導(dǎo)體組件12的電極墊120間的對(duì)位將產(chǎn)生偏移，當(dāng)該承載件10的尺寸越 大時(shí)，各該半導(dǎo)體組件12間的位置公差也隨之加大，而當(dāng)偏移公差過大時(shí)，將使該線路重 布結(jié)構(gòu)14無法與該電極墊120連接，也就是對(duì)該線路重布結(jié)構(gòu)14與該半導(dǎo)體組件12間的 電性連接造成極大影響，因而造成良率過低及產(chǎn)品可靠度不佳等問題。
[0011] 此外，現(xiàn)有制法中，因需使用該熱化離型膠層11，所以無法降低制造成本。
[0012] 因此，如何克服上述現(xiàn)有技術(shù)的問題，實(shí)已成目前亟欲解決的課題。


【發(fā)明內(nèi)容】

[0013] 鑒于上述現(xiàn)有技術(shù)的種種缺失，本發(fā)明的主要目的為提供一種半導(dǎo)體封裝件及其 制法，能避免該半導(dǎo)體組件產(chǎn)生偏移。
[0014] 本發(fā)明的半導(dǎo)體封裝件，其包括：承載件，其具有相對(duì)的第一表面與第二表面，且 形成有連通至該第一表面并具有底部的開口；多個(gè)導(dǎo)電跡線，其形成于該開口的底部、該開 口的側(cè)壁與該承載件的第一表面上；第一半導(dǎo)體組件，其設(shè)于該開口中，該第一半導(dǎo)體組件 具有相對(duì)的第一主動(dòng)面與第一非主動(dòng)面，該主動(dòng)面上具有多個(gè)第一電極墊，且該第一主動(dòng) 面朝向該開口的底部，以令該些第一電極墊電性連接該導(dǎo)電跡線；第二半導(dǎo)體組件，其設(shè)于 該第一半導(dǎo)體組件上，該第二半導(dǎo)體組件具有相對(duì)的第二主動(dòng)面與第二非主動(dòng)面，該第二 主動(dòng)面上具有多個(gè)第二電極墊，且該第二非主動(dòng)面結(jié)合至該第一半導(dǎo)體組件的第一非主動(dòng) 面上，以令該第二主動(dòng)面及第二電極墊外露于該開口；以及線路重布結(jié)構(gòu)，其形成于該承載 件的第一表面與該第二半導(dǎo)體組件的第二主動(dòng)面上，而藉該線路重布結(jié)構(gòu)電性連接該導(dǎo)電 跡線及該第二主動(dòng)面上的第二電極墊。
[0015] 本發(fā)明還提供一種半導(dǎo)體封裝件的制法，其包括：提供一具有相對(duì)的第一表面與 第二表面的承載件；形成連通至該承載件的第一表面的開口，該開口具有底部；形成多個(gè) 導(dǎo)電跡線于該承載件的第一表面、該開口的底部與該開口的側(cè)壁上；設(shè)置第一半導(dǎo)體組件 于該開口中，該第一半導(dǎo)體組件具有相對(duì)的第一主動(dòng)面與第一非主動(dòng)面，該主動(dòng)面上具有 多個(gè)第一電極墊，且該第一主動(dòng)面朝向該開口的底部，并令該些第一電極墊電性連接該導(dǎo) 電跡線；設(shè)置第二半導(dǎo)體組件于該第一半導(dǎo)體組件上，該第二半導(dǎo)體組件具有相對(duì)的第二 主動(dòng)面與第二非主動(dòng)面，該第二主動(dòng)面上具有多個(gè)第二電極墊，且該第二非主動(dòng)面接合至 該第一半導(dǎo)體組件的第一非主動(dòng)面上，而令該第二主動(dòng)面及第二電極墊外露于該開口；以 及形成線路重布結(jié)構(gòu)于該承載件的第一表面與該第二半導(dǎo)體組件的第二主動(dòng)面上，以藉該 線路重布結(jié)構(gòu)電性連接該導(dǎo)電跡線及該些第二電極墊。
[0016] 前述的半導(dǎo)體封裝件及其制法中，該承載件為半導(dǎo)體基板或玻璃基板。
[0017] 前述的半導(dǎo)體封裝件及其制法中，該開口具有連通的第一容置空間與第二容置空 間，該第一容置空間由該底部及與該底部鄰接的開口的側(cè)壁所構(gòu)成，以收納該第一半導(dǎo)體 組件，例如，該第一容置空間的容積小于或等于該第二容置空間的容積。
[0018] 前述的半導(dǎo)體封裝件及其制法中，該開口的側(cè)壁呈階梯狀。
[0019] 前述的半導(dǎo)體封裝件及其制法中，該第一半導(dǎo)體組件的寬度小于或等于該第二半 導(dǎo)體組件的寬度。
[0020] 前述的半導(dǎo)體封裝件及其制法中，該承載件還具有導(dǎo)電孔部，其由該承載件的第 二表面延伸至該開口的底部，以令該導(dǎo)電孔部電性連接該第一半導(dǎo)體組件。例如，形成該導(dǎo) 電孔部的工藝包括：形成通孔于該開口的底部上；以及于形成該導(dǎo)電跡線時(shí)，形成該導(dǎo)電 孔部于該通孔中。
[0021] 依上述，該第一半導(dǎo)體組件以導(dǎo)電組件電性連接該導(dǎo)電孔部。例如，薄化該承載件 的第二表面，使該些導(dǎo)電孔部外露于該承載件的第二表面；或者，該通孔連通該承載件的第 二表面與該開口的底部，使該些導(dǎo)電孔部外露于該承載件的第二表面。
[0022] 另外，依上述，本發(fā)明還包括結(jié)合電子組件于該承載件的第二表面上，且該電子組 件電性連接該導(dǎo)電孔部。
[0023] 由上可知，本發(fā)明的半導(dǎo)體封裝件及其制法，通過將該第一與第二半導(dǎo)體組件嵌 埋于該承載件的開口中，以令該第一與第二半導(dǎo)體組件定位于該開口中，所以相比于現(xiàn)有 技術(shù)，本發(fā)明不需使用現(xiàn)有熱化離型膠層，且不需進(jìn)行模壓工藝，因而能避免該第一與第二 半導(dǎo)體組件產(chǎn)生偏移。因此，于量產(chǎn)時(shí)，當(dāng)該承載件的尺寸越大時(shí)，該第二半導(dǎo)體組件間的 位置公差不會(huì)隨之加大，所以于制作該線路重布結(jié)構(gòu)時(shí)，其與該第二半導(dǎo)體組件間的電性 連接能有效對(duì)接，因而能提商良率及提升廣品可罪度。
[0024] 此外，本發(fā)明的承載件為硬質(zhì)材，也就是未經(jīng)加熱即已硬化，所以相比于現(xiàn)有技 術(shù)，本發(fā)明不需進(jìn)行加熱工藝，因而能避免該承載件翹曲過大。
[0025] 另外，相比于現(xiàn)有熱化離型膠層，該承載件為半導(dǎo)體基板或玻璃基板，因而極易制 作，所以能大幅降低制造成本。

【專利附圖】

【附圖說明】
[0026] 圖1A至圖1D為現(xiàn)有半導(dǎo)體封裝件的制法的剖視示意圖；其中，圖1D'為圖1C的 上視圖；
[0027] 圖2A至圖2F為本發(fā)明的半導(dǎo)體封裝件的制法的第一實(shí)施例的剖視示意圖；以及
[0028] 圖3A至圖3F為本發(fā)明的半導(dǎo)體封裝件的制法的第二實(shí)施例的剖視示意圖；其中， 圖3A'及圖3B'為圖3A及圖3B的另一實(shí)施例。
[0029] 符號(hào)說明
[0030] 1，2, 3 半導(dǎo)體封裝件
[0031] 10 承載件
[0032] 11 熱化離型膠層
[0033] 12 半導(dǎo)體組件
[0034] 12a 主動(dòng)面
[0035] 12b 非主動(dòng)面
[0036] 120 電極墊
[0037] 13 封裝膠體
[0038] 14, 24 線路重布結(jié)構(gòu)
[0039] 15, 25 絕緣保護(hù)層
[0040] 16, 26, 31 導(dǎo)電組件
[0041] 20 承載件
[0042] 20a 第一表面
[0043] 20b, 20b' 第二表面
[0044] 200 開口
[0045] 200a 底部
[0046] 200b 側(cè)壁
[0047] 201 第一容置空間
[0048] 202 第二容置空間
[0049] 21 第一半導(dǎo)體組件
[0050] 21a 第一主動(dòng)面
[0051] 21b 第一非主動(dòng)面
[0052] 210 第一電極墊
[0053] 22 第二半導(dǎo)體組件
[0054] 22a 第二主動(dòng)面
[0055] 22b 第二非主動(dòng)面
[0056] 220 第二電極墊
[0057] 23 導(dǎo)電跡線
[0058] 240 介電層
[0059] 241 線路層
[0060] 242 導(dǎo)電盲孔
[0061] 243 電性接觸墊
[0062] 250 開孔
[0063] 27 粘著層
[0064] 30 導(dǎo)電孔部
[0065] 300,300' 通孔
[0066] 32 電子組件
[0067] B 置放區(qū)
[0068] D, R, T, W 寬度
[0069] S 切割路徑。

【具體實(shí)施方式】
[0070] 以下通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明 書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點(diǎn)及功效。
[0071] 須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭 示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實(shí)施的限定條件，所 以不具技術(shù)上的實(shí)質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā) 明所能產(chǎn)生的功效及所能達(dá)成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的 范圍內(nèi)。同時(shí)，本說明書中所引用的如"上"、"第一"、"第二"及"一"等用語，也僅為便于敘 述的明了，而非用以限定本發(fā)明可實(shí)施的范圍，其相對(duì)關(guān)系的改變或調(diào)整，在無實(shí)質(zhì)變更技 術(shù)內(nèi)容下，當(dāng)也視為本發(fā)明可實(shí)施的范疇。
[0072] 圖2A至圖2F為本發(fā)明的半導(dǎo)體封裝件2的制法的第一實(shí)施例的剖面示意圖。本 發(fā)明的封裝件工藝可采用整版面（Panel)工藝或晶圓級(jí)封裝（Wafer Level Package)工藝。
[0073] 如圖2A所示，提供一具有相對(duì)的第一表面20a與第二表面20b的承載件20,且形 成多個(gè)連通至該承載件20的第一表面20a的開口 200,各該開口 200具有一底部200a。
[0074] 于本實(shí)施例中，該承載件20為如晶圓、硅板的半導(dǎo)體基板或玻璃基板，其中，該晶 圓的材質(zhì)可為碳化娃（SiC)、非晶娃（amorphos Si)、砷化鎵（GaAs)、氧化錯(cuò)（A1203)。
[0075] 此外，該開口 200具有連通的一第一容置空間201與一第二容置空間202,且該第 一容置空間201由該底部200a及與該底部200a鄰接的側(cè)壁200b所構(gòu)成。
[0076] 又，該開口 200的側(cè)壁200b呈階梯狀，例如，圖2A所示的垂直式階梯或呈非垂直 狀階梯（圖未示)，且該第一容置空間201的容積(或?qū)挾萕)小于該第二容置空間202的容積 (或?qū)挾萒)。因此，本發(fā)明可利用黃光工藝及蝕刻（干式或濕式）制作階梯狀的開口 200。 [0077] 另外，于其它實(shí)施例中，該第一容置空間201的容積(或?qū)挾萕)可等于該第二容置 空間202的容積(或?qū)挾萒)，致使該開口 200的側(cè)壁200b呈垂直平面。
[0078] 如圖2B所示，形成多個(gè)導(dǎo)電跡線23于該承載件20的第一表面20a上，并由該開 口 200的底部200a經(jīng)該開口 200的側(cè)壁200b延伸至該承載件20的第一表面20a上。
[0079] 于本實(shí)施例中，利用黃光工藝制作圖案化導(dǎo)電跡線23。
[0080] 如圖2C所示，設(shè)置一第一半導(dǎo)體組件21于該開口 200中，也就是該第一容置空間 201收納該第一半導(dǎo)體組件21。
[0081] 于本實(shí)施例中，該第一半導(dǎo)體組件21具有相對(duì)的一第一主動(dòng)面21a與一第一非主 動(dòng)面2lb,該第一主動(dòng)面21a上具有多個(gè)第一電極墊210,且該第一主動(dòng)面21a朝向該開口 200的底部200a，且令該些第一電極墊210接觸且電性連接該開口 200的底部200a上的導(dǎo) 電跡線23。
[0082] 如圖2D所示，通過粘著層27以將一第二半導(dǎo)體組件22堆棧于該第一半導(dǎo)體組件 21上，該第二半導(dǎo)體組件22具有相對(duì)的一第二主動(dòng)面22a與一第二非主動(dòng)面22b，該第二 主動(dòng)面22a上具有多個(gè)第二電極墊220,且該第二非主動(dòng)面22b接合至該第一半導(dǎo)體組件 21的第一非主動(dòng)面21b上，而令該第二主動(dòng)面22a及第二電極墊220與該第一表面20a同 側(cè)并外露于該開口 200。
[0083] 于本實(shí)施例中，該第二容置空間202收納該第二半導(dǎo)體組件22。
[0084] 此外，該第一半導(dǎo)體組件21的平面尺寸（即水平面方向的尺寸，如寬度D)小于或 等于該第二半導(dǎo)體組件22的平面尺寸（即寬度R)。
[0085] 又，于其它實(shí)施例中，該第一半導(dǎo)體組件21的平面尺寸（即水平面方向的尺寸，如 寬度D)可等于該第二半導(dǎo)體組件22的平面尺寸（即寬度R)。
[0086] 另外，于其它實(shí)施例中，該第二半導(dǎo)體組件22的數(shù)量可依需求設(shè)計(jì)為多個(gè)。
[0087] 如圖2E所示，進(jìn)行線路重布層（RDL)工藝，形成一線路重布結(jié)構(gòu)24于該承載件20 的第一表面20a與該第二半導(dǎo)體組件22的第二主動(dòng)面22a上，以藉該線路重布結(jié)構(gòu)24電 性連接該導(dǎo)電跡線23及該些第二電極墊220。
[0088] 于本實(shí)施例中，該線路重布結(jié)構(gòu)24包含多個(gè)介電層240、形成于各該介電層240上 的多個(gè)線路層241、及形成于該介電層240中的多個(gè)導(dǎo)電盲孔242,且該線路層241通過該 些導(dǎo)電盲孔242電性連接該承載件20的第一表面20a上的導(dǎo)電跡線23及該第二半導(dǎo)體組 件22的第二電極墊220。
[0089] 此外，最外層的該線路層241具有多個(gè)電性接觸墊243,且形成一絕緣保護(hù)層25于 該線路重布結(jié)構(gòu)24上，該絕緣保護(hù)層25具有外露該些電性接觸墊243的多個(gè)開孔250,以 于各該開孔250處形成如焊球的導(dǎo)電組件26,以供電性連接該些電性接觸墊243與外部組 件（圖未示)。
[0090] 又，該第二半導(dǎo)體組件22可通過該線路層241與導(dǎo)電盲孔242電性連接該導(dǎo)電跡 線23。
[0091] 如圖2F所示，進(jìn)行切單工藝，其沿如圖2E所示的切割路徑S進(jìn)行切割，以制作多 個(gè)半導(dǎo)體封裝件2。
[0092] 本發(fā)明的制法中，其通過將該第一與第二半導(dǎo)體組件21，22嵌埋于該承載件20的 開口 200中，以令該第一與第二半導(dǎo)體組件21，22定位于該開口 200中，所以本發(fā)明不需使 用現(xiàn)有熱化離型膠層，且不需進(jìn)行模壓工藝，因而可避免熱膨脹系數(shù)及封裝膠體所產(chǎn)生的 側(cè)推力等的影響，致能避免該第一與第二半導(dǎo)體組件21，22產(chǎn)生偏移。因此，當(dāng)該承載件20 的尺寸越大時(shí)，各該第二半導(dǎo)體組件22間的位置公差不會(huì)隨之加大，所以可精確控制該第 二半導(dǎo)體組件22的精度，以于制作該線路重布結(jié)構(gòu)24時(shí)，該導(dǎo)電盲孔242與該第二半導(dǎo)體 組件22間的電性連接能有效對(duì)接，而能提高良率及提升產(chǎn)品可靠度。
[0093] 此外，本發(fā)明的承載件20為硬質(zhì)材，也就是未經(jīng)加熱即已硬化，所以本發(fā)明的制 法不需進(jìn)行加熱工藝，因而能避免該承載件20翹曲（warpage)過大。
[0094] 另外，于本發(fā)明的制法中，該承載件20為半導(dǎo)體基板或玻璃基板，因而極易制作， 所以無需使用現(xiàn)有特制的熱化離型膠層，從而能大幅降低制造成本。
[0095] 圖3A至圖3F為本發(fā)明的半導(dǎo)體封裝件3的制法的第二實(shí)施例的剖面示意圖。本 實(shí)施例與第一實(shí)施例的差異在于增設(shè)導(dǎo)電孔部30,其它結(jié)構(gòu)與工藝大致相同。
[0096] 如圖3A所示，形成該開口 200后，以激光鉆孔方式形成通孔300于該開口 200的 底部200a上。
[0097] 于本實(shí)施例中，該通孔300未延伸至該承載件20的第二表面20b，但于其它實(shí)施 例中，如圖3A'所示，該通孔300'可連通該承載件20的第二表面20b與開口 200的底部 200a。
[0098] 如圖3B所示，接續(xù)圖3A的工藝，于形成該導(dǎo)電跡線23時(shí)，形成如銅的金屬材質(zhì)的 導(dǎo)電孔部30于該通孔300中。
[0099] 于本實(shí)施例中，因該通孔300的深度不深，所以可采用一次圖案化的方式，也就是 同時(shí)圖案化電鍍形成該導(dǎo)電跡線23與導(dǎo)電孔部30。
[0100] 此外，有關(guān)電鍍的方式繁多，例如導(dǎo)電層（seed layer)與光阻的應(yīng)用，并無特別限 制。
[0101] 又，當(dāng)該通孔300'的深度較深時(shí)，如圖3A'及圖3B'所示，可采用兩次圖案化的 方式，也就是先進(jìn)行第一次圖案化工藝，以形成該導(dǎo)電孔部30,待移除第一次圖案化工藝的 耗材，如導(dǎo)電層（圖略）與光阻（圖略)，再形成第二次圖案化工藝的耗材，以形成該導(dǎo)電跡線 23〇
[0102] 另外，有關(guān)圖案化工藝的方式繁多，例如沉積、蝕刻等方式，并不限于上述電鍍方 式。
[0103] 如圖3C所示，設(shè)置第一半導(dǎo)體組件21與第二半導(dǎo)體組件22,且令該導(dǎo)電孔部30 電性連接該第一半導(dǎo)體組件21的第一電極墊210。
[0104] 于本實(shí)施例中，該第一半導(dǎo)體組件21的部分第一電極墊210以如金屬塊的導(dǎo)電組 件31電性連接該導(dǎo)電孔部30,且該第一半導(dǎo)體組件21的部分第一電極墊210電性連接該 導(dǎo)電跡線23。
[0105] 如圖3D所示，形成該線路重布結(jié)構(gòu)24、絕緣保護(hù)層25及導(dǎo)電組件26。
[0106] 如圖3E所示，薄化該承載件20的第二表面20b'，使該些導(dǎo)電孔部30外露于該承 載件20的第二表面20b'。
[0107] 若接續(xù)圖3A'所示的工藝，因該通孔300'連通該承載件20的第二表面20b，使該 些導(dǎo)電孔部30于成形時(shí)已外露于該承載件20的第二表面20b，所以薄化工藝可視需求而 定。
[0108] 如圖3F所示，結(jié)合多個(gè)電子組件32于該承載件20的第二表面20b上，且該電子 組件32電性連接該導(dǎo)電孔部30的外露表面。之后，進(jìn)行切單工藝，沿如圖3E所示的切割 路徑S進(jìn)行切割，以制作多個(gè)半導(dǎo)體封裝件3。也可先切割，再結(jié)合該電子組件32。
[0109] 于本實(shí)施例中，該電子組件32例如封裝件、芯片、被動(dòng)組件等，并無特別限制。
[0110] 此外，該電子組件32以底膠固定于該承載件20的第二表面20b'上，也可使用模 壓工藝進(jìn)行固定。
[0111] 另外，有關(guān)該導(dǎo)電孔部30的工藝步驟不限于上述，例如，可于圖2E的工藝后，再形 成該通孔300與該導(dǎo)電孔部30。因此，該導(dǎo)電孔部30的制作可依需求而定。
[0112] 本發(fā)明還提供一種半導(dǎo)體封裝件2, 3,包括：一承載件20、多個(gè)導(dǎo)電跡線23、一第 一半導(dǎo)體組件21、一第二半導(dǎo)體組件22以及一線路重布結(jié)構(gòu)24。
[0113] 所述的承載件20為半導(dǎo)體基板或玻璃基板，其具有相對(duì)的第一表面20a與第二表 面20b，20b'，且形成有連通至該第一表面20a并具有底部200a的開口 200。
[0114] 所述的導(dǎo)電跡線23形成于該開口 200的底部200a、該開口 200的側(cè)壁200b與該 承載件20的第一表面20a上。
[0115] 所述的第一半導(dǎo)體組件21設(shè)于該開口 200中，該第一半導(dǎo)體組件21具有相對(duì)的 第一主動(dòng)面21a與第一非主動(dòng)面21b，該第一主動(dòng)面21a上具有多個(gè)第一電極墊210,且該 第一主動(dòng)面21a朝向該開口 200的底部200a，以令該些第一電極墊210電性連接該導(dǎo)電跡 線23。
[0116] 所述的第二半導(dǎo)體組件22設(shè)于該第一半導(dǎo)體組件21上，該第二半導(dǎo)體組件22具 有相對(duì)的第二主動(dòng)面22a與第二非主動(dòng)面22b，該第二主動(dòng)面22a上具有多個(gè)第二電極墊 220,且該第二非主動(dòng)面22b接合至該第一半導(dǎo)體組件21的第一非主動(dòng)面21b上，而令該第 二主動(dòng)面22a及第二電極墊220外露于該開口 200。
[0117] 所述的線路重布結(jié)構(gòu)24形成于該承載件20的第一表面20a與該第二半導(dǎo)體組件 22上，而藉該線路重布結(jié)構(gòu)24電性連接該導(dǎo)電跡線23及該些第二電極墊220。
[0118] 于一實(shí)施例中，該開口 200具有連通的第一容置空間201與第二容置空間202,且 該第一容置空間201由該底部200a及側(cè)壁200b所構(gòu)成，以收納該第一半導(dǎo)體組件21，又該 第一容置空間201的容積小于或等于該第二容置空間202的容積。
[0119] 于一實(shí)施例中，該開口 200的側(cè)壁200b呈階梯狀。
[0120] 于一實(shí)施例中，該第一半導(dǎo)體組件21的寬度D小于或等于該第二半導(dǎo)體組件22 的寬度R。
[0121] 于一實(shí)施例中，該承載件20還具有多個(gè)導(dǎo)電孔部30,由該承載件20的第二表面 20b'直線延伸至該開口 200的底部200a，以令該導(dǎo)電孔部30通過多個(gè)導(dǎo)電組件31電性連 接該第一電極墊210。
[0122] 所述的半導(dǎo)體封裝件3還包括一電子組件32,結(jié)合于該承載件20的第二表面20b 上且電性連接該導(dǎo)電孔部30。
[0123] 綜上所述，本發(fā)明的半導(dǎo)體封裝件及其制法，主要通過將該第一與第二半導(dǎo)體組 件嵌埋于該承載件的開口中，使該第一與第二半導(dǎo)體組件定位于該開口中，所以該第一與 第二半導(dǎo)體組件不會(huì)偏位。因此，不論該承載件的尺寸大小，各該第二半導(dǎo)體組件間的位置 公差均不會(huì)隨的變化，所以可精確控制該第二半導(dǎo)體組件的精度，以于制作該重布線路結(jié) 構(gòu)時(shí)，其與該第二半導(dǎo)體組件間的電性連接能有效對(duì)接，而能提高良率及提升產(chǎn)品可靠度。
[0124] 此外，本發(fā)明的承載件為硬質(zhì)材，所以能避免該承載件翹曲過大。
[0125] 另外，于本發(fā)明的制法中，該承載件為半導(dǎo)體基板或玻璃基板，因而極易制作，所 以能大幅降低制造成本。
[0126] 上述實(shí)施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任 何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修改。因此本 發(fā)明的權(quán)利保護(hù)范圍，應(yīng)如權(quán)利要求書所列。
【權(quán)利要求】
1. 一種半導(dǎo)體封裝件，其包括： 承載件，其具有相對(duì)的第一表面與第二表面，且形成有連通至該第一表面并具有底部 的開口； 多個(gè)導(dǎo)電跡線，其形成于該開口的底部、該開口的側(cè)壁與該承載件的第一表面上； 第一半導(dǎo)體組件，其設(shè)于該開口中，該第一半導(dǎo)體組件具有相對(duì)的第一主動(dòng)面與第一 非主動(dòng)面，該主動(dòng)面上具有多個(gè)第一電極墊，且該第一主動(dòng)面朝向該開口的底部，以令該些 第一電極墊電性連接該導(dǎo)電跡線； 第二半導(dǎo)體組件，其設(shè)于該第一半導(dǎo)體組件上，該第二半導(dǎo)體組件具有相對(duì)的第二主 動(dòng)面與第二非主動(dòng)面，該第二主動(dòng)面上具有多個(gè)第二電極墊，且該第二非主動(dòng)面結(jié)合至該 第一半導(dǎo)體組件的第一非主動(dòng)面上，以令該第二主動(dòng)面及第二電極墊外露于該開口；以及 線路重布結(jié)構(gòu)，其形成于該承載件的第一表面與該第二半導(dǎo)體組件的第二主動(dòng)面上， 而藉該線路重布結(jié)構(gòu)電性連接該導(dǎo)電跡線及該第二主動(dòng)面上的第二電極墊。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該承載件為半導(dǎo)體基板或玻璃 基板。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該開口具有連通的第一容置空 間與第二容置空間，該第一容置空間由該底部及與該底部鄰接的開口的側(cè)壁所構(gòu)成，以收 納該第一半導(dǎo)體組件。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝件，其特征在于，該第一容置空間的容積小于或 等于該第二容置空間的容積。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該開口的側(cè)壁呈階梯狀。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該第一半導(dǎo)體組件的寬度小于 或等于該第二半導(dǎo)體組件的寬度。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件，其特征在于，該承載件還具有導(dǎo)電孔部，其由 該承載件的第二表面延伸至該開口的底部，以令該導(dǎo)電孔部電性連接該第一半導(dǎo)體組件。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝件，其特征在于，該導(dǎo)電孔部電性連接該第一電 極墊。
9. 根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝件，其特征在于，該第一半導(dǎo)體組件以導(dǎo)電組件 電性連接該導(dǎo)電孔部。
10. 根據(jù)權(quán)利要求7所述的半導(dǎo)體封裝件，其特征在于，該半導(dǎo)體封裝件還包括電子組 件，其結(jié)合于該承載件的第二表面上且電性連接該導(dǎo)電孔部。
11. 一種半導(dǎo)體封裝件的制法，其包括： 提供一具有相對(duì)的第一表面與第二表面的承載件； 形成連通至該承載件的第一表面的開口，該開口具有底部； 形成多個(gè)導(dǎo)電跡線于該承載件的第一表面、該開口的底部與該開口的側(cè)壁上； 設(shè)置第一半導(dǎo)體組件于該開口中，該第一半導(dǎo)體組件具有相對(duì)的第一主動(dòng)面與第一非 主動(dòng)面，該主動(dòng)面上具有多個(gè)第一電極墊，且該第一主動(dòng)面朝向該開口的底部，并令該些第 一電極墊電性連接該導(dǎo)電跡線； 設(shè)置第二半導(dǎo)體組件于該第一半導(dǎo)體組件上，該第二半導(dǎo)體組件具有相對(duì)的第二主動(dòng) 面與第二非主動(dòng)面，該第二主動(dòng)面上具有多個(gè)第二電極墊，且該第二非主動(dòng)面接合至該第 一半導(dǎo)體組件的第一非主動(dòng)面上，而令該第二主動(dòng)面及第二電極墊外露于該開口；以及 形成線路重布結(jié)構(gòu)于該承載件的第一表面與該第二半導(dǎo)體組件的第二主動(dòng)面上，以藉 該線路重布結(jié)構(gòu)電性連接該導(dǎo)電跡線及該些第二電極墊。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝件的制法，其特征在于，該承載件為半導(dǎo)體基 板或玻璃基板。
13. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝件的制法，其特征在于，該開口具有連通的第 一容置空間與第二容置空間，該第一容置空間由該底部及與該底部鄰接的開口的側(cè)壁所構(gòu) 成，以收納該第一半導(dǎo)體組件。
14. 根據(jù)權(quán)利要求13所述的半導(dǎo)體封裝件的制法，其特征在于，該第一容置空間的容 積小于或等于該第二容置空間的容積。
15. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝件的制法，其特征在于，該開口的側(cè)壁呈階梯 狀。
16. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝件的制法，其特征在于，該第一半導(dǎo)體組件的 寬度小于或等于該第二半導(dǎo)體組件的寬度。
17. 根據(jù)權(quán)利要求11所述的半導(dǎo)體封裝件的制法，其特征在于，該承載件還具有導(dǎo)電 孔部，其由該承載件的第二表面延伸至該開口的底部，以令該導(dǎo)電孔部電性連接該第一半 導(dǎo)體組件。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在于，形成該導(dǎo)電孔部的工 藝包括： 形成通孔于該開口的底部上；以及 于形成該導(dǎo)電跡線時(shí)，形成該導(dǎo)電孔部于該通孔中。
19. 根據(jù)權(quán)利要求18所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括薄化該 承載件的第二表面，使該些導(dǎo)電孔部外露于該承載件的第二表面。
20. 根據(jù)權(quán)利要求18所述的半導(dǎo)體封裝件的制法，其特征在于，該通孔連通該承載件 的第二表面與該開口的底部，使該些導(dǎo)電孔部外露于該承載件的第二表面。
21. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在于，該第一半導(dǎo)體組件以 導(dǎo)電組件電性連接該導(dǎo)電孔部。
22. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件的制法，其特征在于，該制法還包括結(jié)合電 子組件于該承載件的第二表面上，且該電子組件電性連接該導(dǎo)電孔部。
【文檔編號(hào)】H01L23/522GK104143537SQ201310183339
【公開日】2014年11月12日 申請(qǐng)日期:2013年5月17日 優(yōu)先權(quán)日:2013年5月10日
【發(fā)明者】陳彥亨, 林畯棠, 廖宴逸, 劉鴻汶, 紀(jì)杰元, 許習(xí)彰 申請(qǐng)人:矽品精密工業(yè)股份有限公司