蕭特基整流元件的制造方法及形成方法
【專利摘要】一種蕭特基整流元件的制造方法及形成方法，包含于含n-磊晶層/n+基板形成并圖案化一絕緣層以定義主動區(qū)，隨后，施以離子布植，再形成一絕緣層間隙壁，再以其為硬式罩幕，蝕刻該n-磊晶層，以形成溝渠；接著，在去除硬式罩幕后施以熱氧化制造工藝，以全面形成第一氧化層，隨后沈積一多晶硅層以填補該些溝渠，至少溢出該些溝渠，再施以非等向回蝕刻制造工藝。隨后于定義接觸區(qū)后，施以自對準金屬硅化物制造工藝，再形成一頂部金屬層。另一實施例是利用擴散退火制造工藝，替代形成絕緣層間隙壁。其余制造工藝同第一實施例。本發(fā)明也包含同時形成終止區(qū)溝渠的步驟。
【專利說明】蕭特基整流元件的制造方法及形成方法
【技術領域】
[0001]本發(fā)明系有關于半導體制造工藝，特別是指一種新的溝槽型蕭特基二極管結構及其制造方法，特別是在平臺區(qū)和溝渠相接處設有P型布植區(qū)，藉由該P型布植區(qū)的形成可達到在反相電壓時在通道的上方就形成空乏區(qū)以關閉電流以使漏電流降到最低。
【背景技術】
[0002]本發(fā)明系有關于半導體制造工藝，特別是指一種新的溝槽型蕭特基二極管結構，并具有場氧化層形成于溝渠底部以使漏電流降到最低。
[0003]蕭特基二極管系一種重要的功率元件，廣范應用于電源供應器的開關、馬達控制、電信開關、工廠自動化、電子自動化等等及許多高速電力開關應用。這些功率元件通常需要的特性包括可以承載極大的正向電流，及降低正向電流電阻率減少功耗。
[0004]有許多已公開的功率元件都可以達到上述高承載電流與耐高逆向偏壓的特性。例如，Hsu等人于美國專利第2011/0227152號公開案，專利名稱” Trench DMOS Devicewithlmproved termination Structure for High Voltage Applications，，。該兀件的結構如圖1A所示，主動區(qū)設有溝渠MOS結構包含溝渠柵極氧化層21、多晶硅14形成于η-漂移層10Α中，另金屬硅化物16則形成溝渠MOS結構及平臺的上方，平臺指的是溝渠MOS結構與溝渠MOS結構之間η-漂移層10Α的上表面，一終止區(qū)溝渠結構12則相鄰于平臺的一側，包含有多晶硅側壁HS/柵極氧化層21、一終止區(qū)氧化層15覆蓋部分之多晶硅側壁14S并向終止區(qū)溝渠的底部延伸至終止區(qū)溝渠的另一側壁及平臺上，而另一頂部金屬層18則覆蓋主動區(qū)并延伸至覆蓋終止區(qū)溝渠底部的終止區(qū)氧化層15。該公開案為增加耐壓能力，另于終止區(qū)氧化層15下方先植入P-區(qū)22，以提高元件受逆偏壓時的耐壓能力及減少漏電流。該案系延續(xù)其于 IEEE ELECTRON DEVICELETTERS, vol.22，N0.11，p.531 (2001) ; ” A NovelTrench Termination Design For 100VTMBS Diode Application” 中所揭露的一種蕭特基整流結構。當時，并沒有在終止區(qū)氧化層15下方先植入P -區(qū)22。
[0005]事實上，在終止區(qū)溝渠結構下方引入P -區(qū)22可參考吳在美國專利第7，078.780號專利名稱，，Schottky barrier diode and method of making the same”,如圖1B所不即揭示先離子布植P型雜質于終止區(qū)溝渠底部再利用溝渠側壁的氧化層21及氮化層35為罩幕高溫氧化產生場氧化層50而將離子布植之P型雜質往場氧化層下方驅趕，而形成P -區(qū)
22。該專利同時也在主動區(qū)溝渠下方形成場氧化層50及P-區(qū)22。以提高耐高壓的能力，圖1B的38即為逆偏壓時的空乏區(qū)。
[0006]本發(fā)明的一目的是揭露另一種蕭特基整流元件，P-區(qū)是位于平臺的左右兩角落，用以降低逆偏壓時的漏電流。
【發(fā)明內容】
[0007]本發(fā)明揭露一種蕭特基整流元件(Schottky rectifier device)及其制造方法。該方法包含下列步驟:首先，提供一 η+半導體基板具有一 η-磊晶層形成于其上；此處的η-指的是輕摻雜η型導電性雜質，η+指的是重摻雜導電性雜質。接著，形成一絕緣層于η-磊晶層上；隨后，圖案化絕緣層以定義主動區(qū)與終止區(qū)，該主動區(qū)內包含復數個第一溝渠的預定圖案，該終止區(qū)內形成一第二溝渠的預定圖案；接著，施以離子布植于該η-磊晶層形成復數個P+重摻雜區(qū)，隨后，形成絕緣層間隙壁，再施以一快速熱退火工藝，活化離子，絕緣層間隙壁可確保該些P型重摻雜區(qū)都有一部分被絕緣層間隙壁所覆蓋；緊接著，以該絕緣層為硬式罩幕，施以蝕刻制造工藝于該η-磊晶層形成第一溝渠及第二溝渠。隨后移除硬式罩眷。
[0008]再施以熱氧化制造工藝以形成第一氧化層于該些溝渠底部、側壁、該第一溝渠彼此之間的平臺，該第一氧化層作為柵極氧化層；再接著，沈積一導電性雜質摻雜之多晶硅層以填補該些溝渠；施以非等向蝕刻之回蝕刻制造工藝，以該些平臺上的該第一氧化層為蝕刻終止層，而在該第二溝渠的側壁形成多晶硅間硅壁；隨后，以CVD形成一第二氧化層覆蓋主動區(qū)及終止區(qū)。
[0009]定義接觸區(qū)圖案，以裸露該主動區(qū)接觸，及裸露該第二溝渠側壁多晶硅層的上半部;
[0010]施以自對準金屬硅化物制造工藝，以使得裸露的該主動區(qū)接觸及裸露的該第二溝渠側壁多晶硅層的上半部形成金屬硅化物層；再形成頂部金屬層于該主動區(qū)及該終止層；緊接著，定義頂部金屬層以形成陽極，以使該頂部金屬層由主動區(qū)向第二溝渠區(qū)延伸至溝渠底部的部分第二氧化層上；研磨基板背面η+半導體至一定厚度，再接著，形成一金屬層于該η+半導體基板背面，以做為η+半導體基板背面陰極。
[0011]依據本發(fā)明的第二實施例，上述，使每一平臺頂部兩側都有P+重摻雜區(qū)的步驟，也可以如下變化:在離子布植以P+重摻雜區(qū)之后，施以一擴散退火制造工藝，活化離子，并橫向擴大該些P型重摻雜區(qū)，以取代上述形成絕緣層間隙壁覆蓋P型重摻雜區(qū)再快速熱退火步驟；緊接著，以該絕緣層為硬式罩幕，施以蝕刻制造工藝于該η-磊晶層形成第一溝渠及第二溝渠。
[0012]另，依據本發(fā)明的一實施例，終止區(qū)溝渠可以是兩側壁形的水溝型，也可以僅單側的峭壁平臺型或者是數個和主動區(qū)溝渠相同的溝渠，有一様的溝渠氧化層、多晶硅層，而終止區(qū)溝渠及平臺另有加厚的氧化層。
【專利附圖】
【附圖說明】
[0013]圖1A顯示習知溝渠式DMOS結構。
[0014]圖1B顯示另一習知溝渠式整流元件結構。
[0015]圖2Α顯示依據本發(fā)明之第一實施例制造工藝，在硬式罩幕形成后，進行離子布植的橫截面示意圖。
[0016]圖2Β顯示依據本發(fā)明之第一實施例制造工藝，在去除光阻圖案后形成再一氧化層于硬式罩幕上的橫截面示意圖。
[0017]圖2C顯示依據本發(fā)明之第一實施例制造工藝，施以非等向性蝕刻技術以形成間隙壁于硬式罩幕的側壁以保護布植區(qū)的橫截面示意圖。
[0018]圖2D顯示依據本發(fā)明之第一實施例制造工藝，施以非等向性蝕刻技術以形成主動區(qū)溝渠及終止區(qū)溝渠，再去除硬式罩幕的橫截面示意圖。[0019]圖2E顯示依據本發(fā)明之第一實施例制造工藝，先高溫氧化以形成柵極氧化層再回填多晶硅的橫截面示意圖。
[0020]圖2F顯示依據本發(fā)明之第一實施例制造工藝，回蝕多晶硅層后在沉積氧化層，再以光阻圖案定義接觸區(qū)的橫截面示意圖。
[0021]圖2G顯示依據本發(fā)明之第一實施例制造工藝，施以蝕刻技術以光阻圖案為罩幕以裸露接觸區(qū)的橫截面示意圖。
[0022]圖2H顯示依據本發(fā)明之第一實施例制造工藝，施以自對準形成金屬硅化物的橫截面示意圖。
[0023]圖21顯示依據本發(fā)明之第一實施例制造工藝，沈積頂部金屬層，再以光阻圖案定義終止區(qū)的頂部金屬層延伸部的橫截面示意圖。
[0024]圖2J顯示依據本發(fā)明之第一實施例制造工藝，蝕刻未被罩幕的頂部金屬的橫截面示意圖。
[0025]圖3A顯示依據本發(fā)明之第二實施例制造工藝，在硬式罩幕形成后，進行離子布植的橫截面示意圖。
[0026]圖3B顯示依據本發(fā)明之第二實施例制造工藝，施以高溫擴散退火以使布植區(qū)的橫向延伸的橫截面示意圖。
[0027]圖3C顯示依據本發(fā)明之第二實施例制造工藝，施以非等向性蝕刻技術以形成主動區(qū)溝渠及終止區(qū)溝渠 ，再去除硬式罩幕的橫截面示意圖。
[0028]圖3D顯示依據本發(fā)明之第二實施例制造工藝，最后所得到的元件結構圖。
[0029]圖4顯示依據本發(fā)明方法可形成另一種終止區(qū)平臺。
[0030]圖5顯示依據本發(fā)明方法可形成再一種終止區(qū)平臺。
[0031]主要元件符號說明:
[0032]場氧化層50P-區(qū)22
[0033]空乏區(qū)38氮化硅層35
[0034]重摻雜的η+半導體基板100U0B η-磊晶層105、IOA
[0035]主動區(qū)115Α終止區(qū)115Τ、12
[0036]第一氧化層110間隙壁氧化層IlOS
[0037]ρ+型重摻雜區(qū)120P型摻雜的多晶硅140、14
[0038]多晶硅間隙壁140SU4S柵極(或第三)氧化層110G、21
[0039]光阻圖案115、145、185終止區(qū)間(或第四)氧化層110D、40
[0040]金屬娃化物層160、16頂部金屬層180、18
[0041]半導體背面金屬層190
【具體實施方式】
[0042]本發(fā)明之溝渠型蕭特基整流元件結構最特別的是在電流通道的兩個上邊角設有P+型摻雜區(qū)，而逆向偏壓下除主動區(qū)溝渠的P型復晶硅產生空乏區(qū)，P+型摻雜區(qū)也產生空乏區(qū)將平臺下的通道夾止，而達到防止漏電流的目的。以下將詳述制造方法。以下的說明中，跟隨于η或P后的號代表輕摻雜，而“+”表示重摻雜。
[0043]請參考圖2Α所示的橫截面示意圖，首先提供一 η型雜質重摻雜的η+半導體基板100具有一 η型雜質摻雜的η-嘉晶層105、一第一氧化層110形成于其上。該第一氧化層110系藉由熱氧化制造工藝或化學氣相沈積(CVD)形成，厚度約l(Tl000nm。
[0044]接著，定義一光阻圖案115以做為第一氧化層110的蝕刻罩幕及離子布植的罩幕。光阻圖案115包含定義終止區(qū)115T及主動區(qū)115A的圖案。隨后，以該光阻圖案115為罩幕，以η-磊晶層105為蝕刻終止層，施以蝕刻步驟以去除未被光阻圖案115所罩幕的第一氧化層110。緊接著，再進行P型雜質的離子布植，用以在η-磊晶層105的上表面形成ρ+型重摻雜區(qū)120。布植的能量和劑量分別為IO-1OOOkeV及IX IO11-1X 1016/cm2。
[0045]隨后，請參考圖2B，去光阻圖案115之后，再進行快速熱退火(RTA)以回復離子布植損傷。RTA的溫度約為700-1100°C，30秒至120秒。再沉積一厚度約40_1000nm的第二氧化層IlOS利用化學氣相沈積(CVD)形成于其上。
[0046]緊接著，請參考圖2C，施以非等向性氧化層的回蝕步驟，以η-磊晶層105為蝕刻終止層，用以在第一氧化層110的圖案上，形成間隙壁氧化層110S。間隙壁氧化層IlOS可以保護下方的P+型摻雜區(qū)120。
[0047]請參考圖2D，以第一氧化層110及間隙壁氧化層IlOS氧化層為硬式罩幕，施以溝渠蝕刻步驟，以形成主動區(qū)115Α內的溝渠122Α及終止區(qū)115Τ的終止區(qū)溝渠122Τ。在主動區(qū)115Α內，溝渠深寬比約為1:1-10:1。間隙壁氧化層IlOS下的ρ+型重摻雜區(qū)120受到保護而留存。在本步驟后，終止區(qū)溝渠122Τ具有兩側壁。隨后，去除以稀釋的氫氟酸去除第一氧化層110。
[0048]緊接著，請參考圖2Ε，先施以溝渠氧化層的熱氧化制造工藝步驟。例如，在爐管溫度約為800-1200°C下導入氧氣，以成長一厚度約20-1000nm的第三氧化層110G。第三氧化層IlOG可以做為柵極氧化層。另一方面，第三氧化層IlOG的成長過程也可以修復溝渠蝕刻損傷。隨后，一包含P型導電性雜質的氣氛下，以電漿輔助化學氣相沉積法(PECVD)沈積一 P型摻雜多晶硅140。ρ型摻雜多晶硅140至少要溢出主動區(qū)溝渠122A。
[0049]隨后，請參考圖2F，施以非等向性蝕刻技術，并以第三氧化層IlOG為蝕刻終止層的多晶硅回蝕技術，蝕刻P型摻雜的多晶硅140。此步驟后，將在終止區(qū)115T的溝渠122T側壁形成多晶硅間隙壁140S。
[0050]緊接著，再次以化學氣相沉積法沈積第四氧化層110D，第四氧化層IlOD的厚度以預定終止區(qū)氧化層的厚度為準，然后再以光阻圖案145定義接觸區(qū)。接觸區(qū)包括裸露主動區(qū)及多晶硅間隙壁140S的上半部。
[0051]隨后，請參考圖2G，以光阻圖案145為罩幕，去除未被光阻圖案145罩幕的第四氧化層IlOD于形成接觸區(qū)，以ρ型摻雜多晶硅140及通道η-磊晶層105為蝕刻終止層。隨后，去除光阻圖案145。
[0052]請參考圖2Η，于接觸區(qū)再形成自對準金屬硅化物層(self-alignedsilicidelayer) 160。金屬娃化物層160藉由派鍍法沉積于n_嘉晶層105的正表面上。阻障金屬層材料可以選自T1、N1、Cr、Mo、Pt、Zr、W等。于氮氣環(huán)境下實施高溫退火制造工藝以形成金屬硅化物層160，以作為阻障金屬層。未反應之金屬層再以濕蝕刻去除。
[0053]緊接著，在頂部金屬層180沈積及終止區(qū)光阻圖案185兩個步驟下形成了頂部層金屬層180的定義，再移除未被罩幕的頂部金屬層180，如圖21所示。頂部金屬層180的材料可以選自TiNi/Ag或TiW/Al或Al。[0054]如圖2J所不,去除光阻圖案185,研磨基板背面η+半導體至一定厚度,沉積另一金屬層190于基板背表面形成陰極。
[0055]本發(fā)明的結構也可以經由以下的第二實施例的變化來達成。例如，圖3Α的步驟與圖2Α相同。緊接著，參考圖3Β，去光阻圖案115之后，再進行擴散退火，以回復離子布植損傷，同時將P+型重摻雜區(qū)120橫向及縱向擴大深入于第一氧化層110下方。本步驟中，ρ型雜質的橫向擴散寬度與深度與擴散退火的溫度及雜質的種類相關。
[0056]請參考圖3C，以第一氧化層110為蝕刻罩幕，進行干式蝕刻制造工藝，用以在η-磊晶層105形成溝渠，隨后，以稀釋的氫氟酸將氧化層去除。與第一實施例相較，第二實施例并沒有使用氧化層間隙壁增加硬式罩幕的寬度，因此，若定義硬式罩幕的光阻圖案115不變時，將使溝渠的寬度變窄，相對地，平臺寬度變大。若P型導電性雜質橫向擴散深度不足時將使得后續(xù)蝕刻后的平臺上方兩側之兩個P+型摻雜區(qū)120距離變大，這將影響逆向偏壓時是否空乏區(qū)夠大以阻擋漏電流。故，定義硬式罩幕時，這些因素必須一并考慮。
[0057]隨后，一如第一實施例中的圖2Ε至圖2J的描繪，先施以溝渠氧化層的氧化步驟。隨后，沈積一 P型摻雜多晶硅140。
[0058]再施以非等向性蝕刻技術，以去除平臺上方多余的P型摻雜的多晶硅140。此步驟后，將在終止區(qū)115Τ的溝渠側壁形成間隙壁140S。緊接著、沈積第四氧化層110Τ，以光阻圖案145為罩幕以增加終止區(qū)氧化層厚度，及形成主動區(qū)接觸再形成自對準金屬硅化物層160及頂部金屬層180沈積及定義。一如前述，最后的結構如圖3D所不，圖3D相同于圖2J。
[0059]另依據本發(fā)明的方法，終止區(qū)溝渠并不限于上述圖示水溝型的終止區(qū)溝渠，例如終止區(qū)溝渠也可以如圖4所式的終止區(qū)溝渠，在靠近主動區(qū)的一側的峭壁后溝渠底是平臺延伸至晶圓的切割道。
[0060]再一種終止區(qū)溝渠的態(tài)様，如圖5所示，它沒有像第一實施例所示的大水溝，而是和主動區(qū)相同的溝渠，它只是在全面沉積第四氧化層IlOD后，定義接觸區(qū)時，保留切割道旁的數個溝渠作為終止區(qū)(該區(qū)的氧化層IlOD不移除)。其余的阻障金屬層160形成、頂部金屬層180及陰極金屬層190都與第一實施例相同，故不再贅述。
[0061]依據本發(fā)明之方法，本發(fā)明至少可以獲致以下的好處。
[0062]本發(fā)明的制造工藝方法要比傳統(tǒng)方法簡單。
[0063]主動區(qū)的平臺上方兩角落也具有ρ型摻雜區(qū)，于逆向偏壓時，可增強空乏區(qū)夾止效果，而降低漏電流。
[0064]終止區(qū)氧化層既寬且又平坦，因此，空乏區(qū)的彎折區(qū)可預期要比傳統(tǒng)的元件更遠離主動區(qū)。
[0065]以上所述僅為本發(fā)明之較佳實施例而已，并非用以限定本發(fā)明之申請專利范圍；凡其他未脫離本發(fā)明所揭示之精神下所完成之等效改變或修飾，均應包含在本發(fā)明權利要求范圍內。
【權利要求】
1.一種蕭特基整流元件的制造方法，其特征在于，所述的制造方法至少包含以下步驟: 提供一 η+半導體基板由下到上包含一 η-磊晶層及一絕緣層； 形成一光阻圖案于所述的絕緣層/n-磊晶層上以定義主動區(qū)溝渠及終止區(qū)溝渠位置； 蝕刻所述的絕緣層，以所述的η-磊晶層為蝕刻終止層，所述的光阻圖案為罩幕； 施以離子布植，以形成復數個P型重摻雜區(qū)于所述的η-磊晶層，以所述的光阻圖案/絕緣層圖案為罩幕； 去除所述的光阻圖案； 形成間隙壁氧化層于絕緣層之側壁，以覆蓋部分之P型重摻雜區(qū)； 以所述的絕緣層及其間隙壁為硬式罩幕，蝕刻所述的η-磊晶層，以形成所述之主動區(qū)溝渠及終止區(qū)溝渠； 去除所述的硬式罩幕； 施以熱氧化制造工藝以形成第一氧化層于所述的溝渠側壁、底部及平臺上； 沈積一導電性雜質摻雜之多晶硅層以填補所述的溝渠，至少溢出所述的主動區(qū)溝渠；施以非等向回蝕刻制造工藝，以所述的平臺上的所述的第一氧化層為蝕刻終止層，以移除多余之多晶硅層，并于所述的終止區(qū)溝渠側壁形成多晶硅間隙壁； 全面形成第二氧化層以加 厚所述的終止區(qū)底部的氧化層； 定義包含主動區(qū)及部分多晶硅間隙壁的接觸區(qū)； 施以自對準金屬硅化物制造工藝，以形成金屬硅化物層于所述的接觸區(qū)以作為阻障金屬層； 形成頂部金屬層于所述的阻障金屬層，并延伸至所述的終止區(qū)溝渠底一預定長度； 研磨基板背面η+半導體至一定厚度；及 形成一金屬層于所述的η+半導體基板背面，以做為η+半導體基板背面陰極。
2.如權利要求1所述的制造方法，其特征在于，所述的形成間隙壁于絕緣層之側壁，包含先形成一氧化層以覆蓋所述的絕緣層，再施以非等向性蝕刻技術，去除所述的絕緣層上方的氧化層。
3.如權利要求1所述的制造方法，其特征在于，所述的自對準金屬硅化物制造工藝包含濺鍍一金屬層于裸露之表面，再施以退火制造工藝以形成金屬硅化物，再濕蝕刻以移除未反應之金屬層。
4.如權利要求1所述的制造方法，其特征在于，所述的制造方法更包含在離子布植及去光阻圖案后，進行快速熱退火(RTA)以回復離子布植損傷。
5.一種蕭特基整流元件的制造方法，其特征在于，所述的制造方法至少包含以下步驟: 提供一 η+半導體基板由下到上包含一 η-磊晶層及一絕緣層； 形成一光阻圖案于所述的絕緣層/n-磊晶層上以定義主動區(qū)溝渠及終止區(qū)溝渠位置； 蝕刻所述的絕緣層，以所述的η-磊晶層為蝕刻終止層，所述的光阻圖案為罩幕； 施以離子布植，以形成復數個P型重摻雜區(qū)于所述的η-磊晶層，以所述的光阻圖案/絕緣層圖案為罩幕； 去除所述的光阻圖案；施以擴散退火制造工藝，以活化離子，除縱向擴散外并使P型重摻雜區(qū)橫向擴散至所述的絕緣層下方而受到所述的絕緣層保護； 以所述的絕緣層為硬式罩幕，蝕刻所述的Π-磊晶層，以形成所述之主動區(qū)溝渠及終止區(qū)溝渠； 去除所述的硬式罩幕； 施以熱氧化制造工藝以形成第一氧化層于所述的溝渠側壁、底部及平臺上； 沈積一導電性雜質摻雜之多晶硅層以填補所述的溝渠，至少溢出所述的主動區(qū)溝渠；施以非等向回蝕刻制造工藝，以所述的平臺上的所述的第一氧化層為蝕刻終止層，以移除多余之多晶硅層，并于所述的終止區(qū)溝渠側壁形成多晶硅間隙壁； 全面形成第二氧化層以加厚所述的終止區(qū)底部的氧化層； 定義包含主動區(qū)及部分多晶硅間隙壁的接觸區(qū)； 施以自對準金屬硅化物制造工藝，以形成金屬硅化物層于所述的接觸區(qū)以作為阻障金屬層； 形成頂部金屬層于所述的阻障金屬層，并延伸至所述的終止區(qū)溝渠底一預定長度； 研磨基板背面η+半導體至一定厚度； 形成一金屬層于所述的η+半導體基板背面，以做為η+半導體基板背面陰極。
6.如權利要求5所述的制造方法，其特征在于，所述的形成終止區(qū)氧化層步驟包含全面沈積一氧化層至一預定厚 度再以光阻圖案定義接觸區(qū)，再移除未被罩幕之所述的氧化層。
7.一種蕭特基整流元件之主動區(qū)的形成方法，其特征在于，所述的形成方法至少包含以下步驟: 提供一 η+半導體基板由下到上包含一 η-磊晶層及一絕緣層； 形成一光阻圖案于所述的絕緣層/n-磊晶層上以定義主動區(qū)溝渠； 蝕刻所述的絕緣層，以所述的η-磊晶層為蝕刻終止層，所述的光阻圖案為罩幕； 施以離子布植，以形成復數個P型重摻雜區(qū)于所述的η-磊晶層，以所述的光阻圖案/絕緣層圖案為罩幕； 去除所述的光阻圖案； 形成間隙壁氧化層于所述的絕緣層之側壁，以覆蓋部分之P型重摻雜區(qū)； 以所述的絕緣層及其間隙壁為硬式罩幕，蝕刻所述的η-磊晶層，以形成所述之主動區(qū)溝渠； 去除所述的硬式罩幕； 施以熱氧化制造工藝以形成第一氧化層于所述的主動區(qū)些溝渠側壁、底部及平臺上；沈積一導電性雜質摻雜之多晶硅層以填補所述的溝渠，至少溢出所述的主動區(qū)溝渠；施以非等向回蝕刻制造工藝，以 所述的平臺上的所述的第一氧化層為蝕刻終止層，以移除多余之多晶硅層，并于所述的終止區(qū)溝渠側壁形成多晶硅間隙壁； 定義包含主動區(qū)及部分多晶硅間隙壁的接觸區(qū)； 施以自對準金屬硅化物制造工藝，以形成金屬硅化物層于所述的接觸區(qū)以作為阻障金屬層；及 形成頂部金屬層于所述的阻障金屬層上。
【文檔編號】H01L21/329GK103887168SQ201210553498
【公開日】2014年6月25日 申請日期:2012年12月19日 優(yōu)先權日:2012年12月19日
【發(fā)明者】金勤海 申請人:竹懋科技股份有限公司