一種半導(dǎo)體器件的形成方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括：提供半導(dǎo)體襯底；在襯底上依次形成柵極介電層、功函數(shù)金屬層、多晶硅層和硬掩膜層；圖案化硬掩膜層；在圖案化了的硬掩膜層的側(cè)壁上形成第一間隙壁；以硬掩膜層和第一間隙壁為掩膜蝕刻多晶硅層、功函數(shù)金屬層和柵極介電層，形成柵極結(jié)構(gòu)；執(zhí)行形成源極和漏極的步驟；去除硬掩膜層或第一間隙壁；以第一間隙壁或硬掩膜層為掩膜刻蝕多晶硅層和部分功函數(shù)金屬層；去除作為掩膜的硬掩膜層或去除作為掩膜的第一間隙壁；去除多晶硅層以形成溝槽；填充溝槽以形成具有橫向可變功函數(shù)的柵極。由于使用優(yōu)化了的硬掩膜可在所選擇的區(qū)域上形成具有橫向可變的功函數(shù)的柵極的半導(dǎo)體。
【專利說(shuō)明】一種半導(dǎo)體器件的形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明是涉及一種半導(dǎo)體制造【技術(shù)領(lǐng)域】，更確切的說(shuō)，本發(fā)明涉及可包括金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件、金屬柵半導(dǎo)體等的形成方法。
【背景技術(shù)】
[0002]隨著包括MOSFET器件在內(nèi)的半導(dǎo)體器件尺寸的減小，尤其隨著MOSFET柵電極尺寸的減小，短溝道效應(yīng)等新效應(yīng)在MOSFET器件中更為突出，短溝道效應(yīng)源于MOSFET中溝道區(qū)上的柵電極的不充分電控電平，有害的短溝道效應(yīng)會(huì)導(dǎo)致MOSFET中大的MOSFET關(guān)態(tài)電流、高的備用功耗和有害的電參數(shù)變化?，F(xiàn)有技術(shù)中也有一些嘗試來(lái)解決上述問(wèn)題，例如將MOSFET器件制成具有不摻雜且很薄的體區(qū)域，其包括不摻雜且很薄的溝道區(qū)域；但是這樣的結(jié)構(gòu)會(huì)對(duì)其他的電參數(shù)造成損害。所以需要一種半導(dǎo)體器件的形成方法來(lái)解決以上問(wèn)題。此外現(xiàn)有技術(shù)中的金屬柵半導(dǎo)體，例如高k金屬柵半導(dǎo)體制造領(lǐng)域也需要一種新的方法用以解決以上問(wèn)題。

【發(fā)明內(nèi)容】

[0003]鑒于以上問(wèn)題，本發(fā)明提供一種半導(dǎo)體的形成方法，包括以下步驟:a)提供半導(dǎo)體襯底；b)在所述襯底上依次形成柵極介電層、功函數(shù)金屬層、多晶硅層和硬掩膜層；c)圖案化所述硬掩膜層；d)在所述圖案化了的硬掩膜層的側(cè)壁上形成第一間隙壁；e)以所述硬掩膜層和所述第一間隙壁為掩膜蝕刻所述多晶硅層、功函數(shù)金屬層和所述柵極介電層，形成柵極結(jié)構(gòu)；f)執(zhí)行形成源極和漏極的步驟；g)去除所述硬掩膜層或所述第一間隙壁；h)以所述第一間隙壁或硬掩膜層為掩膜刻蝕所述多晶硅層和部分所述功函數(shù)金屬層；i)去除所述作為掩膜的硬掩膜層或去除所述作為掩膜的第一間隙壁；j)去除所述多晶硅層以形成溝槽；k)填充所述溝槽以形成具有橫向可變功函數(shù)的柵極。
[0004]進(jìn)一步，還包括在步驟f)之后在所述柵極結(jié)構(gòu)和所述襯底上形成第二間隙壁。
[0005]進(jìn)一步，其中所述第二間隙壁高于、矮于或等于所述多晶硅層。
[0006]進(jìn)一步，還包括在所述第二間隙壁形成之后形成層間介電層于所述襯底上。
[0007]進(jìn)一步，還包括對(duì)所述層間介電層進(jìn)行CMP和回蝕刻以露出所述第一間隙壁的步驟。
[0008]進(jìn)一步，還包括在步驟e)之后，在所述柵極結(jié)構(gòu)的側(cè)壁上形成偏移側(cè)墻以及進(jìn)行LDD注入的步驟。
[0009]進(jìn)一步，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其組合形成所述硬掩膜層。
[0010]進(jìn)一步，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其組合形成所述第一間隙壁。
[0011]進(jìn)一步，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其組合形成所述第二間隙壁。
[0012]進(jìn)一步，其中步驟c)中所述形成的硬掩膜層具有大于100埃的厚度。[0013]進(jìn)一步，其中使用ALD、PVD或CVD形成所述功函數(shù)金屬層。
[0014]進(jìn)一步，其中所述形成的功函數(shù)金屬層具有15-100埃的厚度。
[0015]進(jìn)一步，其中所述柵極介電層為高K柵極介電層。
[0016]進(jìn)一步，其中步驟k)填充所述溝槽形成的具有橫向可變功函數(shù)的柵極是金屬柵極。
[0017]進(jìn)一步，其中所述金屬柵極包括在所述功函數(shù)金屬層上依次形成的阻擋層和導(dǎo)電層。
[0018]進(jìn)一步,其中所述金屬為Al或?yàn)閃。
[0019]進(jìn)一步，其中使用TiN、TaN、Ta或其組合來(lái)形成所述功函數(shù)金屬層。
[0020]利用本發(fā)明的方法形成的半導(dǎo)體器件便具有橫向可變的功函數(shù)。且可以控制使柵極的邊緣區(qū)域的功函數(shù)高于或低于柵極的中間位置的功函數(shù)。由于在本發(fā)明的半導(dǎo)體的形成方法中還使用了優(yōu)化了的硬掩膜，可以容易地通過(guò)移動(dòng)本發(fā)明的掩膜來(lái)在所選擇的區(qū)域上形成具有橫向可變的功函數(shù)的柵極的半導(dǎo)體。所以解決了現(xiàn)有技術(shù)中溝道區(qū)上的柵電極的不充分電控電平的問(wèn)題可以有效提高半導(dǎo)體器件的性能。
【專利附圖】

【附圖說(shuō)明】
[0021]圖1-12是本發(fā)明各個(gè)工藝步驟的器件剖面圖。
【具體實(shí)施方式】
[0022]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見(jiàn)的是，本發(fā)明可以無(wú)需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0023]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出半導(dǎo)體器件的形成方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0024]應(yīng)當(dāng)理解的是，當(dāng)在本說(shuō)明書中使用術(shù)語(yǔ)“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合接下來(lái)，將結(jié)合附圖更加完整地描述本發(fā)明。
[0025]參見(jiàn)圖1。提供半導(dǎo)體襯底200。所述襯底可以為以下所提到的材料中的至少一種:硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)以及絕緣體上鍺化硅(SiGeOI)等。在所述襯底中可以形成有摻雜區(qū)域和/或隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)，圖中未示出。在本發(fā)明的實(shí)施例中，所述襯底可以為Si襯底。
[0026]然后在其上形成柵極介電層201，所述柵極介電層可以是通過(guò)快速熱氧化工藝(RTO)或原子層沉積工藝(ALD)來(lái)形成的Si02柵極介電層也可以是高K材料形成的柵極介電層。例如用在Hf02中引入S1、Al、N、La、Ta等元素并優(yōu)化各元素的比率來(lái)得到的高K材料等，形成的方法可以是物理氣相沉積工藝或原子層沉積工藝，其厚度可以是15到60埃。[0027]然后在所述柵極介電層201上形成功函數(shù)金屬層300。形成的方法可以是原子層沉積法(ALD)，物理氣相沉積法(PVD)，化學(xué)氣相沉積法(CVD)等方法。所形成的功函數(shù)金屬層可以具有厚度15-100埃。然后在該功函數(shù)金屬層上形成多晶硅層202。形成方法包括化學(xué)氣相沉積法(CVD)等。可以使用TiN、TaN、Ta或其組合來(lái)形成該功函數(shù)金屬層，其具有15-100 埃。
[0028]然后在多晶硅層上形成硬掩膜層203。其可以使用氧化物、氮化物、氮氧化物、A-C、BN或其組合來(lái)形成。形成方法可以是低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法。
[0029]然后進(jìn)行硬掩膜圖案化的步驟?？梢允褂霉饪坦に噥?lái)執(zhí)行該步驟。該步驟進(jìn)行后留下的硬掩膜層具有大于100埃的厚度。參見(jiàn)圖2。
[0030]參見(jiàn)圖3。然后在硬掩膜層的側(cè)壁上形成第一間隙壁210，可以使用氧化物、氮化物、氮氧化物、A-C、BN或其組合通過(guò)沉積和刻蝕的方法來(lái)形成該間隙壁。
[0031]參見(jiàn)圖4。對(duì)所暴露的多晶娃層202以及其下方的功函數(shù)金屬層300和柵極介電層201執(zhí)行刻蝕去除的步驟，例如使用干法蝕刻或濕法蝕刻等方法。在襯底的柵極區(qū)域形成所多晶硅層、功函數(shù)金屬層和柵極介電層位于硬掩膜層203和第一間隙壁210下方。
[0032]參見(jiàn)圖5。還可以進(jìn)行形成偏移側(cè)墻(offset spacer)的步驟，圖中未示出。偏移側(cè)墻的材料可以是氮化硅，氧化硅或者氮氧化硅等絕緣材料。偏移側(cè)墻可以提高形成的晶體管的溝道長(zhǎng)度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。形成偏移側(cè)墻的工藝可以是化學(xué)氣相沉積。
[0033]然后還可以進(jìn)行形成輕摻雜源極/漏極(LDD)于柵極結(jié)構(gòu)的襯底中的步驟，圖中未示出。所述形成LDD的方法可以是離子注入工藝或擴(kuò)散工藝。所述LDD注入的離子類型根據(jù)將要形成的半導(dǎo)體器件的電性決定，即形成的器件為NMOS器件，則LDD注入工藝中摻入的雜質(zhì)離子為磷、砷、銻、鉍中的一種或組合；若形成的器件為PMOS器件，則注入的雜質(zhì)離子為硼。根據(jù)所需的雜質(zhì)離子的濃度，離子注入工藝可以一步或多步完成。
[0034]然后，在襯底200和上述步驟所形成的偏移側(cè)墻上形成間隙壁(Spacer)，圖中未示出?？梢允褂玫?、碳化硅、氮氧化硅或其組合的材料?？梢栽谝r底上沉積第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁，所述間隙壁可以具有10-30NM的厚度。
[0035]然后，還可以用離子注入工藝或擴(kuò)散工藝重?fù)诫s源極和漏極(S/D)形成于柵極間隙壁任一側(cè)的襯底中，圖中為示出。
[0036]然后形成第二間隙壁220于襯底200和多晶硅層、功函數(shù)金屬層和柵極介電層的側(cè)壁上，該間隙壁的高度可以低于、高于或等于多晶硅層?？梢允褂玫牟牧习?氧化物、氮化物、氮氧化物、A-C、BN或其組合。形成的方法包括沉積和刻蝕。
[0037]參照?qǐng)D6。然后沉積層間介電層(ILD) 400于襯底上?？梢圆捎脽峄瘜W(xué)氣相沉積(thermal CVD)制造工藝或高密度等離子體(HDP)制造工藝形成的有摻雜或未摻雜的氧化硅的層間介電層，例如未經(jīng)摻雜的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此夕卜，層間介電層也可以是摻雜硼或摻雜磷的自旋涂布式玻璃(spin-on-glass, S0G)、摻雜磷的四乙氧基硅烷(PTEOS)或摻雜硼的四乙氧基硅烷(BTEOS)。[0038]然后對(duì)層間介電層220進(jìn)行平坦化以及回刻蝕處理。所述平坦化處理的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法(CMP)。可以使用氟化硫(SF6)、氮及氯作為蝕刻劑且對(duì)氧化物具有高選擇性的選擇性反應(yīng)性離子蝕刻(RIE)工藝來(lái)進(jìn)行回刻蝕。從而可以暴露第一間隙壁210。
[0039]參見(jiàn)圖7。然后進(jìn)行去除第一間隙壁210的步驟，僅留下硬掩膜層203于多晶硅層
202上。
[0040]參見(jiàn)圖8。然后以留下的硬掩膜層203為掩膜刻蝕邊緣位置的多晶硅層和部分功函數(shù)金屬層。可以使用蝕刻的方法。在蝕刻過(guò)程中所用的氣體包括HBr，其作為主要蝕刻氣體；還包括作為刻蝕補(bǔ)充氣體的02或Ar，其可以提高刻蝕的品質(zhì)。最終刻蝕將去除邊緣位置的全部多晶硅層以及邊緣位置的部分功函數(shù)金屬層。
[0041]參見(jiàn)圖9。然后進(jìn)行去除硬掩膜層203的步驟，去除多晶硅層202的步驟以形成溝槽。
[0042]然后還可以繼續(xù)進(jìn)行后續(xù)工藝，還可以在所形成的具有中間位置突起，邊緣位置凹陷的功函數(shù)金屬層上繼續(xù)進(jìn)行金屬柵的形成，例如在該功函數(shù)金屬層上形成阻擋層和導(dǎo)電層，形成的方法可以是如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)等。所述導(dǎo)電層可以是鋁層，也可以是銅或鎢層。在本發(fā)明的一個(gè)實(shí)施例中使用Al形成所述導(dǎo)電層，可以用CVD或PVD的方法進(jìn)行沉積。在該導(dǎo)電層形成之后，在300-500攝氏度溫度下進(jìn)行退火。在環(huán)境氮中反應(yīng)的時(shí)間為10-60分鐘。最后執(zhí)行導(dǎo)電層的平坦化，以除去溝槽以外的導(dǎo)電層的步驟等而形成金屬柵極(圖中未示出)。
[0043]參見(jiàn)圖10。其示出了本發(fā)明另外的實(shí)施例，其中不同于以上所描述的實(shí)施例的是:不對(duì)第一間隙壁210執(zhí)行去除的步驟，而對(duì)硬掩膜層203執(zhí)行去除的步驟，即僅留下第一間隙壁于多晶娃層202上。
[0044]參見(jiàn)圖11。然后以留下的第一間隙壁210為掩膜刻蝕中間位置的多晶硅層和部分功函數(shù)金屬層?？梢允褂梦g刻的方法。在蝕刻過(guò)程中所用的氣體包括HBr，其作為主要蝕刻氣體；還包括作為刻蝕補(bǔ)充氣體的02或Ar，其可以提高刻蝕的品質(zhì)。最終刻蝕將去除中間位置的全部多晶硅層以及中間位置的部分功函數(shù)金屬層。
[0045]參見(jiàn)圖12。然后進(jìn)行去除第一間隙壁210的步驟，去除多晶硅層202的步驟以形成溝槽10。
[0046]然后還可以繼續(xù)進(jìn)行后續(xù)工藝，例如還可以在所形成的具有中間位置凹陷，邊緣位置突起的功函數(shù)金屬層上繼續(xù)進(jìn)行金屬柵的形成，例如在該功函數(shù)金屬層上形成阻擋層和導(dǎo)電層，形成的方法可以是如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(LTCVD)、等離子體化學(xué)氣相沉積(PECVD)等。所述導(dǎo)電層可以是鋁層，也可以是銅或鎢層。在本發(fā)明的一個(gè)實(shí)施例中使用Al形成所述導(dǎo)電層，可以用CVD或PVD的方法進(jìn)行沉積。在該導(dǎo)電層形成之后，在300-500攝氏度溫度下進(jìn)行退火。在環(huán)境氮中反應(yīng)的時(shí)間為10-60分鐘。最后執(zhí)行導(dǎo)電層的平坦化，以除去溝槽以外的導(dǎo)電層的步驟等而形成金屬柵極(圖中未示出)。
[0047]利用本發(fā)明的方法形成的半導(dǎo)體器件便具有橫向可變的功函數(shù)。且可以控制使柵極的邊緣區(qū)域的功函數(shù)高于或低于柵極的中間位置的功函數(shù)。由于在本發(fā)明的半導(dǎo)體的形成方法中還使用了優(yōu)化了的硬掩膜，可以容易地通過(guò)移動(dòng)本發(fā)明的三層結(jié)構(gòu)的掩膜來(lái)在所選擇的區(qū)域上形成具有橫向可變的功函數(shù)的柵極的半導(dǎo)體。
[0048]此外，還可以用本發(fā)明的方法來(lái)制造具有橫向可變的功函數(shù)的高k金屬柵半導(dǎo)體等，可以在上述實(shí)施例工藝步驟的基礎(chǔ)上作出進(jìn)一步改進(jìn)來(lái)實(shí)現(xiàn)。
[0049]還可以進(jìn)行后續(xù)工藝以完成半導(dǎo)體元件的制造。
[0050]為了說(shuō)明和描述的目的，給出了本發(fā)明各個(gè)方面的以上描述。其并不旨在窮盡列舉或?qū)⒈景l(fā)明限制為所公開(kāi)的精確形式，且明顯地，可以進(jìn)行多種修改和變化。本發(fā)明旨在將對(duì)本領(lǐng)域技術(shù)人員是顯而易見(jiàn)的這些修改和變化包括在由所附權(quán)利要求限定的本發(fā)明的范圍內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體器件的形成方法，包括步驟: a)提供半導(dǎo)體襯底； b)在所述襯底上依次形成柵極介電層、功函數(shù)金屬層、多晶硅層和硬掩膜層； c)圖案化所述硬掩膜層； d)在所述圖案化了的硬掩膜層的側(cè)壁上形成第一間隙壁； e)以所述硬掩膜層和所述第一間隙壁為掩膜蝕刻所述多晶硅層、功函數(shù)金屬層和所述柵極介電層，形成柵極結(jié)構(gòu)； f)執(zhí)行形成源極和漏極的步驟； g)去除所述硬掩膜層或所述第一間隙壁； h)以所述第一間隙壁或硬掩膜層為掩膜刻蝕所述多晶硅層和部分所述功函數(shù)金屬層； i)去除所述作為掩膜的硬掩膜層或去除所述作為掩膜的第一間隙壁； j)去除所述多晶硅層以形成溝槽； k)填充所述溝槽以形成具有橫向可變功函數(shù)的柵極。
2.根據(jù)權(quán)利要求1所述的方法，還包括在步驟f)之后在所述柵極結(jié)構(gòu)和所述襯底上形成第二間隙壁。
3.根據(jù)權(quán)利要求2所述的方法，其中所述第二間隙壁高于、矮于或等于所述多晶硅層。
4.根據(jù)權(quán)利要求2所述的方法，還包括在所述第二間隙壁形成之后形成層間介電層于所述襯底上。
5.根據(jù)權(quán)利要求4所述的方法，還包括對(duì)所述層間介電層進(jìn)行CMP和回蝕刻以露出所述第一間隙壁的步驟。
6.根據(jù)權(quán)利要求1所述的方法，還包括在步驟e)之后，在所述柵極結(jié)構(gòu)的側(cè)壁上形成偏移側(cè)墻以及進(jìn)行LDD注入的步驟。
7.根據(jù)權(quán)利要求1所述的方法，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其組合形成所述硬掩膜層。
8.根據(jù)權(quán)利要求1所述的方法，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其組合形成所述第一間隙壁。
9.根據(jù)權(quán)利要求2所述的方法，其中使用氧化物、氮化物、氮氧化物、A-C、BN或其組合形成所述第二間隙壁。
10.根據(jù)權(quán)利要求1所述的方法，其中步驟C)中所述形成的硬掩膜層具有大于100埃的厚度。
11.根據(jù)權(quán)利要求1所述的方法，其中使用ALD、PVD或CVD形成所述功函數(shù)金屬層。
12.根據(jù)權(quán)利要求1所述的方法，其中所述形成的功函數(shù)金屬層具有15-100埃的厚度。
13.根據(jù)權(quán)利要求1所述的方法，其中所述柵極介電層為高K柵極介電層。
14.根據(jù)權(quán)利要求1所述的方法，其中步驟k)填充所述溝槽形成的具有橫向可變功函數(shù)的柵極是金屬柵極。
15.根據(jù)權(quán)利要求14所述的方法，其中所述金屬柵極包括在所述功函數(shù)金屬層上依次形成的阻擋層和導(dǎo)電層。
16.根據(jù)權(quán)利要求14所述的方法，其中所述金屬為Al或?yàn)閃。
17.根據(jù)權(quán)利要求1所述的方法，其中使用TiN、TaN、Ta或其組合來(lái)形成所述功函數(shù)金屬層。
【文檔編號(hào)】H01L21/28GK103578946SQ201210261980
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2012年7月26日 優(yōu)先權(quán)日:2012年7月26日
【發(fā)明者】平延磊, 鮑宇 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司