專利名稱：SOI BJT應變SiGe回型溝道BiCMOS集成器件及制備方法
技術領域：
本發(fā)明屬于半導體集成電路技術領域，尤其涉及一種SOI BJT、應變SiGe回型溝道BiCMOS集成器件及制備方法。
背景技術：
半導體集成電路是電子工業(yè)的基礎，人們對電子工業(yè)的巨大需求，促使該領域的發(fā)展十分迅速；在過去的幾十年中，電子工業(yè)的迅猛發(fā)展對社會發(fā)展及國民經濟產生了巨大的影響；目前，電子工業(yè)已成為世界上規(guī)模最大的工業(yè)，在全球市場中占據著很大的份額，產值已經超過了 10000億美元。Si CMOS集成電路具有低功耗、高集成度、低噪聲和高可靠性等優(yōu)點，在半導體集 成電路產業(yè)中占據了支配地位；然而隨著集成電路規(guī)模的進一步增大、器件特征尺寸的減小、集成度和復雜性的增加，尤其是器件特征尺寸進入納米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步顯現了出來，限制了 Si集成電路及其制造工藝的進一步發(fā)展；盡管微電子學在化合物半導體和其它新材料方面的研究及在某些領域的應用取得了很大進展，但遠不具備替代硅基工藝的條件；而且根據科學技術的發(fā)展規(guī)律，一種新的技術從誕生到成為主力技術一般需要二三十年的時間；所以，為了滿足傳統性能提高的需要，增強SiCMOS的性能被認為是微電子工業(yè)的發(fā)展方向。采用應變Si/SiGe技術是通過在傳統的體Si器件中引入應力來改善遷移率，提高器件性能；可使硅片生產的產品性能提高30% 60%，而工藝復雜度和成本卻只增加1% 3% ;對現有的許多集成電路生產線而言，如果采用應變SiGe材料不但可以在基本不增加投資的情況下使生產出來的Si CMOS集成電路芯片性能明顯改善，而且還可以大大延長花費巨額投資建成的集成電路生產線的使用年限。隨著器件特征尺寸進入亞50納米階段，在對應變Si/SiGe CMOS平面結構的研究過程中也遇到了諸多難題短溝道效應、熱載流子效應等使得器件尺寸無法進一步縮小；柵氧化層厚度的減薄導致氧化層擊穿，遂穿電流使閾值電壓漂移；多晶硅耗盡效應和多晶硅的電阻對閾值電壓的影響也越來越大等，這些都使器件及電路性能無法繼續(xù)按照摩爾定律的發(fā)展規(guī)律發(fā)展下去，研究新結構的器件就變的尤為重要。

發(fā)明內容
本發(fā)明提供了一種制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路制備方法，實現了 SiGe材料應用應力的各向異性提高電子和空穴遷移率，本發(fā)明制備出導電溝道為22 45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路，提高了器件與集成電路的性能。本發(fā)明的目的在于提供一種SOI BJT、應變SiGe回型溝道BiCMOS集成器件，NMOS器件為應變SiGe垂直溝道，PMOS器件為應變SiGe平面溝道，采用SOI普通Si雙極晶體管。
進一步，所述的SOI BJT、應變SiGe回型溝道BiCMOS集成器件，所述NMOS器件溝道區(qū)為應變SiGe材料，所述NMOS器件在溝道方向上為張應變，所述NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。進一步，所述的SOI BJT、應變SiGe回型溝道BiCMOS集成器件，所述PMOS器件溝道區(qū)為應變SiGe材料，所述PMOS器件在溝道方向為壓應變。進一步，所述的SOI BJT、應變SiGe回型溝道BiCMOS集成器件，在同一個SOI襯底上雙極器件采用體Si材料制備。本發(fā)明實施例的另一目的在于提供一種SOI BJT、應變SiGe回型溝道BiCMOS集成器件的制備方法，該制備方法包括如下步驟第一步、選取氧化層厚度為150 400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17CnT3的SOI襯底片；
第二步、在SOI襯底上，外延生長一層摻雜濃度為I X IO16 I X IO17CnT3的Si層，厚度為0. 4 0. 6 ii m，作為集電區(qū)；第三步、在襯底表面熱氧化一層厚度為200 300nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 5 的深槽；利用化學汽相淀積(CVD)的方法，在600 800°C，在深槽內填充SiO2，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；第四步、光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在800 950°C，退火30 90min激活雜質,形成摻雜濃度為I X IO19 I X 102°cnT3的重摻雜集電極；第五步、在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在800 950°C，退火30 90min激活雜質，形成摻雜濃度為I X IO18 5X IO18CnT3的基區(qū)；第六步、在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在800 950°C，退火30 90min激活雜質，形成摻雜濃度為5 X IO19 5 X 102°cnT3的重摻雜發(fā)射區(qū)，在襯底表面利用化學汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；第七步、光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為400 600nm的淺槽，再利用化學汽相淀積(CVD)的方法，在600 750°C，在淺槽中連續(xù)生長五層材料第一層是厚度為200 300nm的N型Si外延層，摻雜濃度為5X IO19 I X 102°cm_3，作為NMOS器件漏區(qū)；第二層是厚度為3 5nm的N型應變SiGe層，摻雜濃度為I 5X1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層 ’第三層是厚度為22 45nm的P型應變SiGe層，摻雜濃度為5 X IO16 5X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS器件溝道區(qū)；第四層是厚度為3 5nm的N型應變SiGe層，摻雜濃度為I 5X 1018cnT3，Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；第五層是厚度為200 300nm的N型Si層，摻雜濃度為5X1019 lX102°cm_3，作為NMOS器件源區(qū)；第八步、利用化學汽相淀積(CVD)的方法，在600 780°C，在襯底表面淀積一層SiO2，光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為400 600nm的深槽；利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X 1017cm_3，厚度為400 600nm，再生長一 N型應變SiGe層，摻雜濃度為5X IO16 5X 1017cnT3，Ge組分為10 30%，厚度為10 20nm，最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ；第九步、光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0. 3 0. 5 ii m的淺槽；利用化學汽相淀積(CVD)方法，在600 780V，在淺槽內填充SiO2 ;用化學機械拋光(CMP)方法除去多余的氧化層，形成淺槽隔離；第十步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4
0.6iim的漏溝槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2,保留漏溝槽側壁的SiO2,
利用化學汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5X102°cm_3的N型Ploy-Si，將溝槽填滿，化學機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；第^^一步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4 0. 6 ii m的柵溝槽；利用原子層化學汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質層，然后利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積摻雜濃度為I 5X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；第十二步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2，光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2，形成PMOS器件虛柵JtPMOS器件進行P型離子注入，形成摻雜濃度為I 5X IO18CnT3的P型輕摻雜源漏結構(P-LDD)；第十三步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2，形成PMOS器件柵電極側墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19 I X IO20Cm-3 ；第十四步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiON，厚度為I. 5 5nm ;用物理氣相沉積(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面金屬，以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；第十五步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻引線，構成導電溝道為22 45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件。進一步、所述NMOS器件溝道長度根據第七步淀積的P型應變SiGe層厚度確定，取22 45nm，所述PMOS器件溝道長度由光刻工藝控制；進一步、該制備方法中所涉及的化學汽相淀積(CVD)工藝溫度決定，最高溫度小于等于780°C。本發(fā)明實施例的另一目的在于提供一種SOI BJT、應變SiGe回型溝道BiCMOS集成電路的制備方法，包括如下步驟步驟I，外延生長的實現方法為(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層；步驟2，隔離區(qū)制備的實現方法為 (2a)在SOI襯底上外延生長一層摻雜濃度為I X IO16CnT3的Si層，厚度為0. 3 y m，作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為200nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 u m的深槽；(2d)利用化學汽相淀積(CVD)方法，在600°C，在深槽內填充SiO2 ；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；步驟3，雙極器件制備的實現方法為(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在800°C，退火90min激活雜質，形成摻雜濃度為IXlO19Cnr3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在8000C，退火90min激活雜質，形成摻雜濃度為I X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在800°C，退火90min激活雜質，成摻雜濃度為5 X IO19CnT3的重摻雜發(fā)射區(qū)，構成雙極晶體管；步驟4，NMOS器件外延材料制備。的實現方法為(4a)光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為400nm的淺槽；(4b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為200nm的N型Si外延層，摻雜濃度為5X 1019cm-3，作為NMOS器件漏區(qū)；(4c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為5nm的N型應變SiGe層，摻雜濃度為5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層；(4d)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為45nm的P型應變SiGe層，摻雜濃度為5 X 1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；(4e)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為5nm的N型應變SiGe層，摻雜濃度為5X 1018cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；
(4f)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為200nm的N型Si層，摻雜濃度為5X 1019cm_3，作為NMOS器件源區(qū)；(4g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ； (4h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為400nm的深槽；(4i)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1016cm_3，厚度為400nm ；(4j)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ；(4k)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇 性生長一本征弛豫Si帽層，厚度為5nm，形成N阱；(41)利用濕法腐蝕，刻蝕掉表面的層SiO2 ；步驟5，淺槽隔離制備的實現方法為(5a)光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0.5 iim的淺槽；(5b)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2 ;(5c)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離；步驟6，NMOS器件漏連接制備的實現方法為(6a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(6b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 y m的漏溝槽；(6c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側壁的SiO2 ；(6d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Ploy-SiJf NMOS器件漏溝槽填滿；(6e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(6f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；步驟7，NMOS器件形成的實現方法為(7a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(7b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6iim的柵溝槽；(7c)利用原子層化學汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質層；(7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Poly-SiJf NMOS器件柵溝槽填滿；(7e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(7f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層；
步驟8，PMOS器件虛柵和源漏制備的實現方法為(8a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(8b)光刻PMOS器件 有源區(qū)，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ；(8c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的 Poly-Si ；(8d)光刻Poly-Si和SiO2,形成PMOS器件虛柵；(8e)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結構(P-LDD)；(8f)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為5nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2，形成PMOS器件柵電極側
工回;(Sg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19CnT3 ；步驟9，PMOS器件形成的實現方法為(9a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(9b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(9c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ；(9d)用(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面金屬；(9e)以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；步驟10，構成BiCMOS集成電路的實現方法為(IOa)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓丨線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構成導電溝道為45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點I.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路中，充分利用了應變SiGe材料應力的各向異性的特性，在水平方向弓I入壓應變，提高了 PMOS器件空穴遷移率；在垂直方向引入張應變，提高了 NMOS器件電子遷移率，因此，該器件頻率與電流驅動能力等性能高于同尺寸的弛豫SiCMOS器件；2.本發(fā)明在制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路過程中，采用選擇性外延技術，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應變SiGe材料，提高了器件設計的靈活性，增強了 CMOS器件與集成電路電學性能；3.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中，NMOS器件的溝道方向為垂直方向，溝道為化學汽相淀積(CVD)方法制備的應變SiGe層，SiGe層的厚度即為NMOS器件的溝道長度，因此，在NMOS器件的制備中避開了小尺寸柵極的光刻，減少了工藝復雜度，降低了成本；4.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路中NMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內增加了溝道的寬度，從而提高了器件的電流驅動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；5.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中NMOS器件溝道Ge組分呈梯度變化，因此可在溝道方向產生一個加速電子輸運的自建電場，增強 了溝道的載流子輸運能力，從而提高了應變SiGeNMOS器件的頻率特性與電流驅動能力；6.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中NMOS器件采用了高K值的HfO2作為柵介質，提高了 NMOS器件的柵控能力，增強了 NMOS器件的電學性能；7.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中PMOS器件為量子阱器件，即應變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學特性；同時，量子阱可以使熱電子注入柵介質中的問題得到改善，增加了器件和電路的可靠性；8.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中，PMOS器件采用SiON代替?zhèn)鹘y的純SiO2做柵介質，不僅增強了器件的可靠性，而且利用柵介質介電常數的變化，提高了器件的柵控能力；9.本發(fā)明在制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路過程中涉及的最高溫度為780°C，低于引起應變SiGe溝道應力弛豫的工藝溫度，因此該制備方法能有效地保持應變SiGe溝道應力，提高集成電路的性能；10.本發(fā)明制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路過程中，PMOS器件采用了金屬柵鑲嵌工藝制備柵電極，該柵電極為金屬W-TiN復合結構，由于下層的TiN與應變Si和應變SiGe材料功函數差較小，改善了器件的電學特性，上層的W則可以降低柵電極的電阻，實現了柵電極的優(yōu)化；11.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件中，雙極器件采用SOI襯底的集電區(qū)厚度較傳統器件薄，因此，該器件存在集電區(qū)橫向擴展效應，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統器件更優(yōu)異的特征頻率。


圖I是用本發(fā)明提供的制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件制備方法的實現流程圖。
具體實施方式
為了使本發(fā)明的目的、技術方案及優(yōu)點更加清楚明白，以下結合附圖及實施例，對本發(fā)明進行進一步詳細說明。應當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種基于自對準工藝的應變Si BiCMOS集成器件，所述雙應變平面BiCMOS集成器件采用雙多晶SiGe HBT、應變Si平面溝道NMOS器件和應變Si垂直溝道PMOS器件。作為本發(fā)明實施例的一優(yōu)化方案，該SOI BJT、應變SiGe回型溝道BiCMOS集成器件，所述NMOS器件溝道區(qū)為應變SiGe材料，所述NMOS器件在溝道方向上為張應變，所述NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。作為本發(fā)明實施例的一優(yōu)化方案，該SOI BJT、應變SiGe回型溝道BiCMOS集成器件，所述PMOS器件溝道區(qū)為應變SiGe材料，所述PMOS器件在溝道方向為壓應變。
所述的作為本發(fā)明實施例的一優(yōu)化方案，該SOI BJT、應變SiGe回型溝道BiCMOS集成器件，在同一個SOI襯底上雙極器件采用體Si材料制備。以下參照附圖1，對本發(fā)明SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路制備的工藝流程作進一步詳細描述。實施例I :制備導電溝道為45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層。步驟2，隔離區(qū)制備。(2a)在SOI襯底上外延生長一層摻雜濃度為lX1016cm_3的Si層，厚度為0. 3 y m，作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為200nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為的深槽；(2d)利用化學汽相淀積(CVD)方法，在600°C，在深槽內填充SiO2 ；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，雙極器件制備。(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在800°C，退火90min激活雜質，形成摻雜濃度為IXlO19Cnr3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在8000C，退火90min激活雜質，形成摻雜濃度為I X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在800°C，退火90min激活雜質，成摻雜濃度為5X IO19CnT3的重摻雜發(fā)射區(qū)，構成雙極晶體管。步驟4，NMOS器件外延材料制備。(4a)光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為400nm的淺槽；(4b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為200nm的N型Si外延層，摻雜濃度為5X 1019cm-3，作為NMOS器件漏區(qū)；(4c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為5nm的N型應變SiGe層，摻雜濃度為5X 1018cm_3，Ge組分為10 %，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層；(4d)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為45nm的P型應變SiGe層，摻雜濃度為5 X 1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；(4e)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為5nm的N型應變SiGe層，摻雜濃度為5X 1018cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；(4f)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為200nm的N型Si層，摻雜濃度為5X 1019cm_3，作為NMOS器件源區(qū)；(4g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(4h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為400nm的深槽；(4i)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1016cm_3，厚度為400nm ；(4j )利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ；(4k)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱；(41)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟5，淺槽隔離制備。(5a)光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0.5 iim的淺槽；(5b)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2 ；(5c)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離。步驟6，NMOS器件漏連接制備。(6a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(6b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的漏溝槽；(6c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側壁的SiO2 ；(6d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Ploy-SiJf NMOS器件漏溝槽填滿；(6e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；
(6f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟7，NMOS器件形成。(7a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(7b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6iim的柵溝槽；(7c)利用原子層化學汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質層；(7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Poly-SiJf NMOS器件柵溝槽填滿；(Ie)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、 源區(qū)，最終形成NMOS器件；(7f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟8，PMOS器件虛柵和源漏制備。(8a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(8b)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ；(8c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的 Poly-Si ；(8d)光刻Poly-Si和SiO2，形成PMOS器件虛柵；(8e)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結構(P-LDD)；(8f)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為5nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2，形成PMOS器件柵電極側
工回;(Sg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19CnT3。步驟9，PMOS器件形成。(9a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(9b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(9c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ；(9d)用物理氣相沉積(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面
金屬；(9e)以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟10，構成BiCMOS集成電路。(IOa)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；
(IOb)光刻引線孔；(IOc)金屬化；(IOd)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓丨線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構成導電溝道為45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路。實施例2 :制備導電溝道為30nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。
(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為300nm，上層材料為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)在襯底表面熱氧化一層厚度為400nm的SiO2層。步驟2，隔離區(qū)制備。(2a)在SOI襯底上外延生長摻雜濃度為5 X IO16CnT3的Si層，厚度為0. 5iim，作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為250nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為m的深槽；(2d)利用化學汽相淀積(CVD)方法，在700°C，在深槽內填充SiO2 ；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，雙極器件制備。(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在900°C，退火90min激活雜質，形成摻雜濃度為5X1019cnT3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在900°C，退火45min激活雜質，形成摻雜濃度為3 X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在9000C，退火45min激活雜質，成摻雜濃度為I X 102°cm_3的重摻雜發(fā)射區(qū)，構成雙極晶體管。步驟4，NMOS器件外延材料制備。 (4a)光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為500nm的淺槽；(4b)利用化學汽相淀積化學汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為250nm的N型Si外延層，摻雜濃度為8 X IO19CnT3，作為NMOS器件漏區(qū)；(4c)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為4nm的N型應變SiGe層，摻雜濃度為3X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層；(4d)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為30nm的P型應變SiGe層，摻雜濃度為lX1017Cm_3，Ge組分為梯度分布，下層為10%，上層為20%，作為NMOS器件溝道區(qū)；(4e)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為4nm的N型應變SiGe層，摻雜濃度為3X 1018cm_3，Ge組分為20%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；(4f)利用化學汽相淀積(CVD)的方法，在700°C，在襯底上生長厚度為250nm的N型Si層，摻雜濃度為8X 1019cm_3，作為NMOS器件源區(qū)；(4g)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層SiO2 ；(4h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為500nm的深槽；(4i)利用化學汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為I X 1017cm_3，厚度為500nm ；(4j)利用化學汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇 性生長一 N型應變SiGe層，摻雜濃度為I X 1017cm^3, Ge組分為20%，厚度為15nm ；(4k)利用化學汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為4nm，形成N阱；(41)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟5，淺槽隔離制備。(5a)光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0.4 iim的淺槽；(5b)利用化學汽相淀積(CVD)方法，在700°C，在淺槽內填充SiO2 ;(5c)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離。步驟6，NMOS器件漏連接制備。(6a)利用化學汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(6b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 5 y m的漏溝槽；(6c)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2,形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側壁的SiO2 ；(6d)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3 X IO20C m_3的N型Ploy-Si，將NMOS器件漏溝槽填滿；(6e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(6f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟7，NMOS器件形成。(7a)利用化學汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(7b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 5iim的柵溝槽；(7c)利用原子層化學汽相淀積(ALCVD)方法，在350°C，在襯底表面淀積一層厚度為6nm的HfO2,形成NMOS器件柵介質層；(7d)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿；(Ie)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(7f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟8，PMOS器件虛柵和源漏制備。(8a)利用化學汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ； (8b)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為12nm的SiO2 ；(8c)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為240nm的 Poly-Si ；(8d)光刻Poly-Si和SiO2,形成PMOS器件虛柵；(8e)對PMOS器件進行P型離子注入，形成摻雜濃度為3X IO18CnT3的P型輕摻雜源漏結構(P-LDD)；(8f)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面上淀積一層厚度為4nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2，形成PMOS器件柵電極側
工回;(Sg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到8 X IO19CnT3。步驟9，PMOS器件形成。(9a)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(9b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(9c)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiON，厚度為3nm ；(9d)用物理氣相沉積(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面
金屬；(9e)以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟10，構成BiCMOS集成電路。(IOa)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓丨線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構成導電溝道為30nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路。實施例3 :制備導電溝道為22nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)在襯底表面熱氧化一層厚度為500nm的SiO2層。步驟2，隔離區(qū)制備。(2a)在SOI襯底上外延生長摻雜濃度為I X IO17CnT3的Si層，厚度為0. 8 y m，作為集電區(qū)；(2b)在襯底表面熱氧化一層厚度為300nm的SiO2層；(2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為5 U m的深槽；
(2d)利用化學汽相淀積(CVD)方法，在800°C，在深槽內填充SiO2 ；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，雙極器件制備。(3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在950°C，退火30min激活雜質，形成摻雜濃度為IXlO2ciCnT3的重摻雜集電極；(3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在950°C，退火30min激活雜質，形成摻雜濃度為5 X IO18CnT3的基區(qū)；(3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在950°C，退火30min激活雜質，成摻雜濃度為5 X 102°cm_3的重摻雜發(fā)射區(qū)，構成雙極晶體管。步驟4，NMOS器件外延材料制備。(4a)光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為600nm的淺槽；(4b)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為300nm的N型Si外延層，摻雜濃度為I X 102°cm_3，作為NMOS器件漏區(qū)；(4c)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為3nm的N型應變SiGe層，摻雜濃度為I X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層；(4d)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為22nm的P型應變SiGe層，摻雜濃度為5 X 1017cm_3，Ge組分為梯度分布，下層為10%，上層為25%，作為NMOS器件溝道區(qū)；(4e)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為3nm的N型應變SiGe層，摻雜濃度為I X 1018cm_3，Ge組分為25%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；(4f)利用化學汽相淀積(CVD)的方法，在750°C，在襯底上生長厚度為300nm的N型Si層，摻雜濃度為I X 102°cm_3，作為NMOS器件源區(qū)；(4g)利用化學汽相淀積(CVD)的方法，在780°C，在襯底表面淀積一層SiO2 ；(4h)光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為600nm的深槽；(4i)利用化學汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X 1017cm_3，厚度為600nm ；
(4j)利用化學汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應變SiGe層，摻雜濃度為5 X 1017cnT3，Ge組分為30%，厚度為IOnm ；(4k)利用化學汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為3nm，形成N阱；(41)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟5，淺槽隔離制備。 (5a)光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0.3 iim的淺槽；(5b)利用化學汽相淀積(CVD)方法，在780°C，在淺槽內填充SiO2 ;(5c)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離。步驟6，NMOS器件漏連接制備。(6a)利用化學汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(6b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 y m的漏溝槽；(6c)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側壁的SiO2 ；(6d)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積摻雜濃度為5 X 102°cm_3的N型Ploy-Si，將NMOS器件漏溝槽填滿；(6e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(6f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟7，NMOS器件形成。(7a)利用化學汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(7b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4 y m的柵溝槽；(7c)利用原子層化學汽相淀積(ALCVD)方法，在400°C，在襯底表面淀積一層厚度為8nm的HfO2,形成NMOS器件柵介質層；(7d)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積摻雜濃度為5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿；(Ie )再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(7f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟8，PMOS器件虛柵和源漏制備。(8a)利用化學汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(8b)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層厚度為15nm的SiO2 ；(8c)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層厚度為300nm的 Poly-Si ；
(8d)光刻Poly-Si和SiO2,形成PMOS器件虛柵；(8e)對PMOS器件進行P型離子注入，形成摻雜濃度為5X IO18CnT3的P型輕摻雜源漏結構(P-LDD)；(8f)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2，形成PMOS器件柵電極側
工回;
(Sg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到IXlO2tlc m_3。步驟9，PMOS器件形成。(9a)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(9b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(9c)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層SiON，厚度為
I.5nm ；(9d)用物理氣相沉積(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面
金屬；(9e)以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟10，構成BiCMOS集成電路。(IOa)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積SiO2層；(IOb)光刻引線孔；(IOc)金屬化；(IOd)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓丨線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構成導電溝道為22nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路。本發(fā)明實施例提供的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及制備方法具有如下優(yōu)點I.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路中，充分利用了應變SiGe材料應力的各向異性的特性，在水平方向弓I入壓應變，提高了 PMOS器件空穴遷移率；在垂直方向引入張應變，提高了 NMOS器件電子遷移率，因此，該器件頻率與電流驅動能力等性能高于同尺寸的弛豫SiCMOS器件；2.本發(fā)明在制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路過程中，采用選擇性外延技術，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應變SiGe材料，提高了器件設計的靈活性，增強了 CMOS器件與集成電路電學性能；3.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中，NMOS器器件的溝道方向為垂直方向，溝道為化學汽相淀積(CVD)方法制備的應變SiGe層，SiGe層的厚度即為NMOS器件的溝道長度，因此，在NMOS器件的制備中避開了小尺寸柵極的光刻，減少了工藝復雜度，降低了成本；
4.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路中NMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內增加了溝道的寬度，從而提高了器件的電流驅動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；5.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中NMOS器件溝道Ge組分呈梯度變化，因此可在溝道方向產生一個加速電子輸運的自建電場，增強了溝道的載流子輸運能力，從而提高了應變SiGeNMOS器件的頻率特性與電流驅動能力；6.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中NMOS器件采用了高K值的HfO2作為柵介質，提高了 NMOS器件的柵控能力，增強了 NMOS器件的電學性能；7.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中PMOS 器件為量子阱器件，即應變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學特性；同時，量子阱可以使熱電子注入柵介質中的問題得到改善，增加了器件和電路的可靠性；8.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路結構中，PMOS器件采用SiON代替?zhèn)鹘y的純SiO2做柵介質，不僅增強了器件的可靠性，而且利用柵介質介電常數的變化，提高了器件的柵控能力；9.本發(fā)明在制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路過程中涉及的最高溫度為780°C，低于引起應變SiGe溝道應力弛豫的工藝溫度，因此該制備方法能有效地保持應變SiGe溝道應力，提高集成電路的性能；10.本發(fā)明制備SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路過程中，PMOS器件采用了金屬柵鑲嵌工藝(damascene process)制備柵電極,該柵電極為金屬W-TiN復合結構，由于下層的TiN與應變Si和應變SiGe材料功函數差較小，改善了器件的電學特性，上層的W則可以降低柵電極的電阻，實現了柵電極的優(yōu)化；11.本發(fā)明制備的SOI BJT、應變SiGe回型溝道BiCMOS集成器件中，雙極器件采用SOI襯底的集電區(qū)厚度較傳統器件薄，因此，該器件存在集電區(qū)橫向擴展效應，并能夠在集電區(qū)形成二維電場，從而提高了該器件的反向擊穿電壓和Early電壓，在相同的擊穿特性下，具有比傳統器件更優(yōu)異的特征頻率。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內所作的任何修改、等同替換和改進等，均應包含在本發(fā)明的保護范圍之內。
權利要求
1.一種SOI BJT應變SiGe回型溝道BiCMOS集成器件，其特征在于，NMOS器件為應變SiGe垂直溝道，PMOS器件為應變SiGe平面溝道，雙極器件采用SOI普通Si雙極晶體管。
2.根據權利要求I所述的SOIBJT應變SiGe回型溝道BiCMOS集成器件，其特征在于，所述NMOS器件溝道區(qū)為應變SiGe材料，所述NMOS器件在溝道方向上為張應變，所述NMOS器件導電溝道為回型，且溝道方向與襯底表面垂直。
3.根據權利要求I所述的SOIBJT應變SiGe回型溝道BiCMOS集成器件，其特征在于，所述PMOS器件溝道區(qū)為應變SiGe材料，所述PMOS器件在溝道方向為壓應變。
4.根據權利要求I所述的SOIBJT應變SiGe回型溝道BiCMOS集成器件，其特征在于，在同一個SOI襯底上雙極器件采用體Si材料制備。
5.—種SOI BJT應變SiGe回型溝道BiCMOS集成器件的制備方法，其特征在于，該制備方法包括如下步驟 第一步、選取氧化層厚度為150 400nm，上層Si厚度為100 150nm，N型摻雜濃度為 I X IO16 I X IO17CnT3 的 SOI 襯底片； 第二步、在SOI襯底上，外延生長一層摻雜濃度為I X IO16 I X IO17CnT3的Si層，厚度為0.4 0.6 iim，作為集電區(qū)； 第三步、在襯底表面熱氧化一層厚度為200 300nm的SiO2層，光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為3 5iim的深槽；利用化學汽相淀積(CVD)的方法，在600 8000C，在深槽內填充SiO2，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第四步、光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在800 950°C，退火30 90min激活雜質,形成摻雜濃度為I X IO19 I X 102°cnT3的重摻雜集電極； 第五步、在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在800 950°C，退火30 90min激活雜質，形成摻雜濃度為I X IO18 5 X IO18CnT3的基區(qū)；第六步、在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在800 950°C，退火30 90min激活雜質，形成摻雜濃度為5 X IO19 5 X 102°cnT3的重摻雜發(fā)射區(qū)，在襯底表面利用化學汽相淀積(CVD)的方法，在600 800°C，淀積一 SiO2層；第七步、光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為400 600nm的淺槽，再利用化學汽相淀積(CVD)的方法，在600 750°C，在淺槽中連續(xù)生長五層材料第一層是厚度為200 300nm的N型Si外延層，摻雜濃度為5 X IO19 lXlO'nT3，作為NMOS器件漏區(qū)；第二層是厚度為3 5nm的N型應變SiGe層，摻雜濃度為I SXlO1W3, Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層；第三層是厚度為22 45nm的P型應變SiGe層，摻雜濃度為5 X IO16 5 X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS器件溝道區(qū)；第四層是厚度為3 5nm的N型應變SiGe層，摻雜濃度為I 5 X IO18Cm-3, Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層；第五層是厚度為200 300nm的N型Si層，摻雜濃度為5 X IO19 I X IO20Cm^3,作為NMOS器件源區(qū)； 第八步、利用化學汽相淀積(CVD)的方法，在600 780°C，在襯底表面淀積一層SiO2,光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為400 600nm的深槽；利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X IO1W,厚度為400 600nm，再生長一 N型應變SiGe層，摻雜濃度為5X IO16 5X 1017cnT3，Ge組分為10 30%，厚度為10 20nm，最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第九步、光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0. 3 0. 5 ii m的淺槽；利用化學汽相淀積(CVD)方法，在600 780V，在淺槽內填充SiO2 ;用化學機械拋光(CMP)方法除去多余的氧化層，形成淺槽隔離； 第十步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 0.6um的漏溝槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2,保留漏溝槽側壁的SiO2,利用化學汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5 X IO20C m_3的N型Ploy-Si，將溝槽填滿，化學機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第i^一步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0.4 0. 6 ii m的柵溝槽；利用原子層化學汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質層，然后利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積摻雜濃度為I 5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十二步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2,形成PMOS器件虛柵；對PMOS器件進行P型離子注入，形成摻雜濃度為I 5 X IO18cnT3的P型輕摻雜源漏結構(P-LDD)； 第十三步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2,干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2,形成PMOS器件柵電極側墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19 I X IO20Cm-3 ； 第十四步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積(CVD)方法，在600 7800C，在襯底表面淀積一層SiON，厚度為I. 5 5nm ;用物理氣相沉積(PVD)淀積W-TiN復合柵，用化 學機械拋光(CMP)去掉表面金屬，以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件； 第十五步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻引線，構成導電溝道為22 45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件。
6.根據權利要求5所述的方法，其特征在于，所述NMOS器件溝道長度根據第七步淀積的P型應變SiGe層厚度確定，取22 45nm，所述PMOS器件溝道長度由光刻工藝控制。
7.根據權利要求5所述的方法，其特征在于，該制備方法中所涉及的化學汽相淀積(CVD)工藝溫度決定，最高溫度小于等于780°C。
8.一種SOI BJT應變SiGe回型溝道BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 第一步，外延生長的實現方法為 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2,厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ； (Ib)在襯底表面熱氧化一層厚度為300nm的SiO2層； 第二步，隔離區(qū)制備的實現方法為 (2a)在SOI襯底上外延生長一層摻雜濃度為I X IO16CnT3的Si層，厚度為0. 3 y m，作為集電區(qū)； (2b)在襯底表面熱氧化一層厚度為200nm的SiO2層； (2c)光刻隔離區(qū)域，利用干法刻蝕工藝，在深槽隔離區(qū)域刻蝕出深度為的深槽； (2d)利用化學汽相淀積(CVD)方法，在600°C，在深槽內填充SiO2 ； (2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第三步，雙極器件制備的實現方法為 (3a)光刻集電區(qū)接觸區(qū)，對集電區(qū)進行N型雜質的注入，并在800°C，退火90min激活雜質，形成摻雜濃度為IXlO19Cnr3的重摻雜集電極； (3b)在襯底表面熱氧化一 SiO2層，光刻基區(qū)，對基區(qū)進行P型雜質的注入，并在800°C，退火90min激活雜質，形成摻雜濃度為I X IO18CnT3的基區(qū)； (3c)在襯底表面熱氧化一 SiO2層，光刻發(fā)射區(qū)，對襯底進行N型雜質的注入，并在800°C，退火90min激活雜質，成摻雜濃度為5 X IO19CnT3的重摻雜發(fā)射區(qū)，構成雙極晶體管；第四步，NMOS器件外延材料制備。的實現方法為 (4a)光刻NMOS器件有源區(qū)，利用干法刻蝕在NMOS器件有源區(qū)刻蝕出深度為400nm的淺槽； (4b)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為200nm的N型Si外延層，摻雜濃度為5X1019cm-3，作為NMOS器件漏區(qū)； (4c)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為5nm的N型應變SiGe層，摻雜濃度為5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結構(N-LDD)層； (4d)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為45nm的P型應變SiGe層，摻雜濃度為5X 1016Cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)； (4e)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為5nm的N型應變SiGe層，摻雜濃度為5X 1018cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結構(N-LDD)層； (4f)利用化學汽相淀積(CVD)的方法，在600°C，在襯底上生長厚度為200nm的N型Si層，摻雜濃度為5X 1019cm_3，作為NMOS器件源區(qū)； (4g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ； (4h )光刻PMOS器件有源區(qū)，利用干法刻蝕工藝，在PMOS器件有源區(qū)刻蝕出深度為.400nm的深槽； (4i)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X IO16CnT3,厚度為400nm ； (4j)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ； (4k)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱； (41)利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第五步，淺槽隔離制備的實現方法為 (5a)光刻NMOS器件源漏淺槽隔離，利用干法刻蝕工藝，在NMOS器件源漏隔離區(qū)刻蝕出深度為0.5 iim的淺槽； (5b)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內填充SiO2 ; (5c)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離； 第六步，NMOS器件漏連接制備的實現方法為 (6a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層； (6b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的漏溝槽； (6c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側壁的SiO2 ； (6d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO20C m—3的N型Ploy-SiJf NMOS器件漏溝槽填滿； (6e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)； (6f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第七步，NMOS器件形成的實現方法為 (7a)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層； (7b)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的柵溝槽； (7c)利用原子層化學汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為.5nm的HfO2,形成NMOS器件柵介質層； (7d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO20C m—3的N型Poly-SiJf NMOS器件柵溝槽填滿； (7e)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件； (7f)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層； 第八步，PMOS器件虛柵和源漏制備的實現方法為(8a)利用化學汽相淀積(CVD)方法，在600°C，在匪OS器件有源區(qū)表面淀積一層SiO2 ；(8b)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ； (8c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的Poly-Si ； (8d)光刻Poly-Si和SiO2,形成PMOS器件虛柵； (Se)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18cnT3的P型輕摻雜源漏結構(P-LDD)； (8f)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為5nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側壁的SiO2，形成PMOS器件柵電極側工回； (Sg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19CnT3 ； 第九步，PMOS器件形成的實現方法為 (9a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵； (9b)濕法 刻蝕虛柵，在柵電極處形成一個凹槽； (9c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ；(9d)用物理氣相沉積(PVD)淀積W-TiN復合柵，用化學機械拋光(CMP)去掉表面金屬；(9e)以W-TiN復合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件； 第十步，構成BiCMOS集成電路的實現方法為 (IOa)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層； (IOb)光刻引線孔； (IOc)金屬化； (IOd)濺射金屬，光刻引線，形成NMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構成導電溝道為45nm的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種SOI BJT應變SiGe回型溝道BiCMOS集成器件及電路制備方法，在SOI襯底片上制備埋層，生長N型Si外延，制備深槽隔離，在雙極器件區(qū)域制造常規(guī)的Si雙極晶體管；在600～780℃，在襯底NMOS器件和PMOS器件有源區(qū)上分別連續(xù)生長N型Si外延層、N型應變SiGe層等，在NMOS器件有源區(qū)分別制備漏極、柵極和源區(qū)，完成NMOS器件制備；在PMOS器件有源區(qū)淀積SiO2和Poly-Si，制備虛柵極，淀積介質層形成柵側墻，注入形成PMOS器件源、漏；刻蝕虛柵，淀積SiON和W-TiN分別做為柵介質和復合金屬柵，完成PMOS器件制備，形成BiCMOS電路。本發(fā)明充分利用了應變SiGe材料在垂直方向電子遷移率和水平方向空穴遷移率高于弛豫Si的特點，在低溫工藝下，制造出性能增強的SOI BJT、應變SiGe回型溝道BiCMOS集成器件及電路。
文檔編號H01L27/12GK102723339SQ20121024442
公開日2012年10月10日 申請日期2012年7月16日 優(yōu)先權日2012年7月16日
發(fā)明者呂懿, 宋建軍, 宣榮喜, 張鶴鳴, 李妤晨, 胡輝勇, 舒斌, 郝躍 申請人:西安電子科技大學