專利名稱：一種應(yīng)變SiGe回型溝道BiCMOS集成器件及制備方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種應(yīng)變SiGe回型溝道BiCMOS集成器件及制備方法。
背景技術(shù)：
半導(dǎo)體集成電路是電子工業(yè)的基礎(chǔ)，人們對電子工業(yè)的巨大需求，促使該領(lǐng)域的發(fā)展十分迅速。在過去的幾十年中，電子工業(yè)的迅猛發(fā)展對社會發(fā)展及國民經(jīng)濟產(chǎn)生了巨大的影響。目前，電子工業(yè)已成為世界上規(guī)模最大的工業(yè)，在全球市場中占據(jù)著很大的份額，產(chǎn)值已經(jīng)超過了 10000億美元。Si CMOS集成電路具有低功耗、高集成度、低噪聲和高可靠性等優(yōu)點，在半導(dǎo)體集成電路產(chǎn)業(yè)中占據(jù)了支配地位。然而隨著集成電路規(guī)模的進一步增大、器件特征尺寸的減小、集成度和復(fù)雜性的增加，尤其是器件特征尺寸進入納米尺度以后，Si CMOS器件的材料、物理特征的局限性逐步顯現(xiàn)了出來，限制了 Si集成電路及其制造工藝的進一步發(fā)展。盡管微電子學在化合物半導(dǎo)體和其它新材料方面的研究及在某些領(lǐng)域的應(yīng)用取得了很大進展，但遠不具備替代硅基工藝的條件。而且根據(jù)科學技術(shù)的發(fā)展規(guī)律，一種新的技術(shù)從誕生到成為主力技術(shù)一般需要二三十年的時間。所以，為了滿足傳統(tǒng)性能提高的需要，增強SiCMOS的性能被認為是微電子工業(yè)的發(fā)展方向。采用應(yīng)變Si/SiGe技術(shù)是通過在傳統(tǒng)的體Si器件中引入應(yīng)力來改善遷移率，提高器件性能?？墒构杵a(chǎn)的產(chǎn)品性能提高30% 60%，而工藝復(fù)雜度和成本卻只增加1% 3%。對現(xiàn)有的許多集成電路生產(chǎn)線而言，如果采用應(yīng)變SiGe材料不但可以在基本不增加投資的情況下使生產(chǎn)出來的Si CMOS集成電路芯片性能明顯改善，而且還可以大大延長花費巨額投資建成的集成電路生產(chǎn)線的使用年限。

發(fā)明內(nèi)容
本發(fā)明的目的在于利用在一個襯底片上制備應(yīng)變SiGe平面溝道PMOS器件、應(yīng)變SiGe垂直溝道NMOS器件和SOI三多晶SiGe HBT器件，構(gòu)成應(yīng)變SiGe回型溝道BiCMOS集成器件及電路，以實現(xiàn)器件與集成電路性能的最優(yōu)化。本發(fā)明的目的在于提供一種應(yīng)變SiGe回型溝道BiCMOS集成器件，所述應(yīng)變SiGe回型溝道Si基BiCMOS集成器件采用SOI三多晶SiGe HBT器件，應(yīng)變SiGe垂直溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。進一步、NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。進一步、PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。進一步、所述SiGe HBT器件的發(fā)射極、基極和集電極都采用多晶硅接觸。進一步、所述應(yīng)變SiGe回型溝道Si基BiCMOS集成器件為全平面結(jié)構(gòu)。進一步、NMOS器件導(dǎo)電溝道為回型，且溝道方向與襯底表面垂直。本發(fā)明的另一目的在于提供一種應(yīng)變SiGe回型溝道BiCMOS集成器件的制備方法，包括如下步驟第一步、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17cm-3的SOI襯底片；第二步、利用化學汽相淀積化學汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為IXlO16 I X IO17Cm 3 ；第三步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為30(T500nm的SiO2層，光刻深槽隔離，在深槽隔離區(qū)域干法刻蝕出深度為
2.5^3. 5 u m的深槽，再利用化學汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ；最后，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第四步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面淀積一層厚度為20(T300nm的SiO2層，光刻集電極接觸區(qū)窗口，對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為IX IO19 IX 102°cnT3，形成集電極接觸區(qū)域，再將襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活；第五步、刻蝕掉襯底表面的氧化層，利用化學汽相淀積(CVD)方法，在600 800 °C,在襯底表面淀積二層材料第一層為SiO2層，厚度為2(T40nm;第二層為P型Poly-Si 層，厚度為 20(T400nm，摻雜濃度為 I XlO2ci I X IO21CnT3 ；第六步、光刻Poly-Si，形成外基區(qū)，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，厚度為20(T400nm，利用化學機械拋光(CMP)的方法去除Poly-Si 表面的 SiO2 ；第七步、利用化學汽相淀積(CVD)方法，在600 800°C，淀積一層SiN層，厚度為50 lOOnm，光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；再利用化學汽相淀積(CVD)方法，在600 80(TC，在襯底表面淀積一層SiN層，厚度為l(T20nm，干法刻蝕掉發(fā)射窗SiN，形成側(cè)墻；第八步、利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域，利用化學汽相淀積(CVD)方法，在600 750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15 25%，摻雜濃度為5 X IO18 5 X 1019cnT3，厚度為2(T60nm ；第九步、光刻集電極窗口，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積Poly-Si，厚度為20(T400nm，再對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極；第十步、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，光刻集電極，并對該接觸孔進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到1\1019 1父102°011-3，最后去除表面的SiO2層；第^^一步、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活；第十二步、光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為I. 5 2. 0 ii m的深槽，利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中連續(xù)生長五層材料第一層是厚度為I. 3 I. 6 ii m的N型Si外延層，摻雜濃度為5 X IO19 I X 102°cm_3，作為NMOS器件漏區(qū)；第二層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第三層是厚度為22 45nm的P型應(yīng)變SiGe層，摻雜濃度為5 X IO16 5X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS器件溝道區(qū)；第四層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5 X 1018cnT3，Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第五層是厚度為200 400nm的N型Si層，摻雜濃度為5 X IO19 I X IO2tlCnT3，作為NMOS器件源區(qū)；第十三步、利用化學汽相淀積(CVD)的方法，在600 780V，在襯底表面淀積一層SiO2,光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X 1017cnT3，厚度為30 50 y m，再生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X IO16 5 X 1017cnT3，Ge組分為10 30%，厚度為10 20nm，最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ；第十四步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面 生長一層厚度為20(T300nm的SiO2層，光刻淺槽隔離，在淺槽隔離區(qū)域干法刻蝕出深度為30(T500nm的淺槽，再利用化學汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ；最后，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離；第十五步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 0. 6 ii m的漏溝槽；利用化學汽相淀積(CVD)方法，在600 780V，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2,利用化學汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5X102°cm_3的N型Ploy-Si，將溝槽填滿，化學機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；第十六步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4 0. 6 ii m的柵溝槽；利用原子層化學汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質(zhì)層，然后利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積摻雜濃度為I 5X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；第十七步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2，光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2，形成PMOS器件虛柵JtPMOS器件進行P型離子注入，形成摻雜濃度為I 5X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；第十八步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19 I X IO20Cm-3 ；
第十九步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiON，厚度為I. 5^5nm ;用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面金屬，以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；第二十步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻引線，構(gòu)成MOS器件導(dǎo)電溝道為22 45nm的應(yīng)變SiGe回型溝道BiCMOS集成器件。
進一步、NMOS器件溝道長度根據(jù)第十二步淀積的P型應(yīng)變SiGe層厚度確定，取22 45nm。進一步、該制備方法中所涉及的化學汽相淀積(CVD)工藝溫度決定，最高溫度小于等于800°C。進一步、其中，基區(qū)厚度根據(jù)第八步SiGe的外延層厚度來決定，取20 60nm。本發(fā)明的另一目的在于提供一種應(yīng)變SiGe回型溝道BiCMOS集成電路的制備方法，包括如下步驟步驟I，外延生長的實現(xiàn)方法為(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)利用化學汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為IOOnm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO17CnT3 ；步驟2，深槽隔離制備的實現(xiàn)方法為(2a)利用化學汽相淀積(CVD)的方法，在800°C，在外延Si層表面生長一層厚度為 500nm 的 SiO2 層；(2b)光刻深槽隔離區(qū)域；(2c)在深槽隔離區(qū)域干法刻蝕出深度為2. 5 ii m的深槽；(2d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2,并將深槽內(nèi)填滿；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離；步驟3，集電極接觸區(qū)制備的實現(xiàn)方法為(3a)利用化學汽相淀積(CVD)的方法，在800°C，在外延Si層表面應(yīng)淀積一層厚度為300nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為lX102°cnT3，形成集電極接觸區(qū)域；(3d)將襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活；步驟4，基區(qū)接觸制備的實現(xiàn)方法為(4a)刻蝕掉襯底表面氧化層，利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層厚度為40nm的SiO2層；
(4b)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為400nm，摻雜濃度為IXlO21cnT3 ；(4c)光刻Poly-Si，形成外基區(qū)，在800°C，在襯底表面淀積SiO2層，厚度為400nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一 SiN層，厚度為IOOnm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學汽相淀積(CVD)方法，在80(TC，在襯底表面淀積一層SiN層，厚度為 20nm ；步驟5，基區(qū)材料制備的實現(xiàn)方法為 (5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學汽相淀積(CVD)方法，在750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為25%，摻雜濃度為5 X 1019cnT3，厚度為60nm ；步驟6，發(fā)射區(qū)制備的實現(xiàn)方法為(6a)光刻集電極窗口，利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積Poly-Si，厚度為 400nm ；(6b)對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極；(6c)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層；(6d)光刻集電極，并對該區(qū)域再次進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到1父102°(^_3，最后去除表面的3102層；(6e)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層，在1100°C溫度下退火15s，激活雜質(zhì)；步驟7，NMOS和PMOS器件有源區(qū)制備的實現(xiàn)方法為(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為2um的深槽；(7b)利用化學汽相淀積化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 6 ii m的N型Si外延層，摻雜濃度為5X 1019cm_3，作為NMOS器件漏區(qū)；(7c)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為45nm的P型應(yīng)變SiGe層，摻雜濃度為5X1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；(7e)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；
(7f)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為400nm的N型Si層，摻雜濃度為5 X 1019CnT3，作為NMOS器件源區(qū)；(7g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5X 1016cm_3，厚度為50nm ；(7i)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 101 6cnT3，Ge組分為10%，厚度為20nm ；(7j)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱；(7k)利用濕法腐蝕，刻蝕掉表面的層SiO2 ；步驟8，淺槽隔離制備的實現(xiàn)方法為(8a)利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為300nm的SiO2層；(Sb)光刻淺槽隔離，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為500nm的淺槽；(8c)利用化學汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2 ；(8d)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離；步驟9，NMOS器件漏連接制備的實現(xiàn)方法為(9a)利用化學汽相淀積(CVD)方法，在800°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(9b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 y m的漏溝槽；(9c)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(9d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Ploy-SiJf NMOS器件漏溝槽填滿；(9e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(9f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ；步驟10，NMOS器件形成的實現(xiàn)方法為(IOa)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(IOb)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的柵溝槽；(IOc)利用原子層化學汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質(zhì)層；(IOd)利用化學汽相淀積(CVD)方法，在600 °C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Poly-SiJf NMOS器件柵溝槽填滿；(IOe)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(IOf)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層；
步驟11，PMOS器件虛柵和源漏制備的實現(xiàn)方法為(Ila)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(Ilb)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ；(Ilc)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的 Poly-Si ；(Ild)光刻 Poly-Si 和 SiO2，形成 PMOS 器件虛柵；(lie)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；
(Ilf)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;(Hg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5X IO19cnT3 ；步驟12，PMOS器件形成的實現(xiàn)方法為(12a)利用化學汽相淀積(CVD方法，在600°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(12b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(12c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ；(12d)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面
金屬；(12e)以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件；步驟13，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為(13a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(13b)光刻引線孔;(13c)金屬化；(13d)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓丨線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成MOS器件導(dǎo)電溝道為45nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路。本發(fā)明具有如下優(yōu)點:I.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件中，充分利用了應(yīng)變SiGe材料應(yīng)力的各向異性的特性，在水平方向引入壓應(yīng)變，提高了 PMOS器件空穴遷移率；在垂直方向引入張應(yīng)變，提高了 NMOS器件電子遷移率，因此，該器件頻率與電流驅(qū)動能力等性能高于同尺寸的弛豫Si CMOS器件；2.本發(fā)明在制備應(yīng)變SiGe回型溝道BiCMOS集成器件過程中，采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應(yīng)變SiGe材料，提高了器件設(shè)計的靈活性，增強了 CMOS器件與集成電路電學性能；3.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中，NMOS器件的溝道方向為垂直方向，溝道為化學汽相淀積(CVD)方法制備的應(yīng)變SiGe層，SiGe層的厚度即為NMOS器件的溝道長度，因此，在NMOS器件的制備中避開了小尺寸柵極的光刻，減少了工藝復(fù)雜度，降低了成本；4.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中NMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；5.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中NMOS器件溝道Ge組分呈梯度變化，因此可在溝道方向產(chǎn)生一個加速電子輸運的自建電場，增強了溝道的載 流子輸運能力，從而提高了應(yīng)變SiGe NMOS器件的頻率特性與電流驅(qū)動能力；6.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中NMOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 NMOS器件的柵控能力，增強了 NMOS器件的電學性能；7.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中PMOS器件為量子阱器件，即應(yīng)變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學特性；同時，量子阱可以使熱電子注入柵介質(zhì)中的問題得到改善，增加了器件和電路的可靠性；8.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中，PMOS器件采用SiON代替?zhèn)鹘y(tǒng)的純SiO2做柵介質(zhì)，不僅增強了器件的可靠性，而且利用柵介質(zhì)介電常數(shù)的變化，提高了器件的柵控能力；9.本發(fā)明在制備應(yīng)變SiGe回型溝道BiCMOS過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提聞集成電路的性能；10.本發(fā)明制備應(yīng)變SiGe回型溝道BiCMOS集成器件過程中，PMOS器件采用了金屬柵鑲嵌工藝(damascene process)制備柵電極,該柵電極為金屬W-TiN復(fù)合結(jié)構(gòu)，由于下層的TiN與應(yīng)變Si和應(yīng)變SiGe材料功函數(shù)差較小，改善了器件的電學特性，上層的W則可以降低柵電極的電阻，實現(xiàn)了柵電極的優(yōu)化；11.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件，在制備過程中，采用全自對準工藝，有效地減小了寄生電阻與電容，提高了器件的電流與頻率特性；12.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件中SiGe HBT器件的發(fā)射極、基極和集電極全部采用多晶，多晶可以部分制作在氧化層上面，減小了器件有源區(qū)的面積，從而減小器件尺寸，提聞電路的集成度。


圖I是本發(fā)明應(yīng)變SiGe回型溝道BiCMOS集成器件及電路制備方法的實現(xiàn)流程圖。
具體實施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。應(yīng)當理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明實施例提供了一種應(yīng)變SiGe回型溝道BiCMOS集成器件，所述應(yīng)變SiGe回型溝道Si基BiCMOS集成器件采用SOI三多晶/自對準SiGe HBT器件，應(yīng)變SiGe垂直溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。作為本發(fā)明實施例的一優(yōu)化方案，NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。作為本發(fā)明實施例的一優(yōu)化方案，PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。作為本發(fā)明實施例的一優(yōu)化方案，所述SiGe HBT器件的發(fā)射極、基極和集電極都采用多晶硅接觸。作為本發(fā)明實施例的一優(yōu)化方案，所述應(yīng)變SiGe回型溝道Si基BiCMOS集成器件為全平面結(jié)構(gòu)。以下參照附圖1，對本發(fā)明應(yīng)變SiGe回型溝道BiCMOS集成器件及電路制備的工藝流程作進一步詳細描述。實施例I :制備導(dǎo)電溝道為45nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路，具體步驟如下步驟1，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ；(Ib)利用化學汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為IOOnm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為lX1017cm_3。步驟2，深槽隔離制備。(2a)利用化學汽相淀積(CVD)的方法，在800°C，在外延Si層表面生長一層厚度為 500nm 的 SiO2 層；(2b)光刻深槽隔離區(qū)域；(2c)在深槽隔離區(qū)域干法刻蝕出深度為2. 5 ii m的深槽；(2d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2,并將深槽內(nèi)填滿；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，集電極接觸區(qū)制備。(3a)利用化學汽相淀積(CVD)的方法，在800°C，在外延Si層表面應(yīng)淀積一層厚度為300nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為lX102°cnT3，形成集電極接觸區(qū)域；(3d)將襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活。
步驟4,基區(qū)接觸制備。(4a)刻蝕掉襯底表面氧化層，利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層厚度為40nm的SiO2層；(4b)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為400nm，摻雜濃度為IXlO21cnT3 ；(4c)光刻Poly-Si，形成外基區(qū)，在800°C，在襯底表面淀積SiO2層，厚度為400nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一 SiN層，厚度為IOOnm ；
(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiN層，厚度為 20nm。步驟5，基區(qū)材料制備。(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學汽相淀積(CVD)方法，在750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為25%，摻雜濃度為5 X 1019cnT3，厚度為60nm。步驟6，發(fā)射區(qū)制備。(6a)光刻集電極窗口，利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積Poly-Si，厚度為 400nm ；(6b)對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極；(6c)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層；(6d)光刻集電極，并對該區(qū)域再次進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到1父102°(^_3，最后去除表面的3102層；(6e)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層，在1100°C溫度下退火15s，激活雜質(zhì)。步驟7，NMOS和PMOS器件有源區(qū)制備。(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為2um的深槽；(7b)利用化學汽相淀積化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 6 ii m的N型Si外延層，摻雜濃度為5X 1019cm_3，作為NMOS器件漏區(qū)；(7c)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為45nm的P型應(yīng)變SiGe層，摻雜濃度為5 X 1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)；
(7e)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；
(7f)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為400nm的N型Si層，摻雜濃度為5 X 1019CnT3，作為NMOS器件源區(qū)；(7g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5X 1016cm_3，厚度為50nm ；(7i)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ；(7 j )利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱；(7k)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，淺槽隔離制備。(8a)利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為300nm的SiO2層；(Sb)光刻淺槽隔離，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為500nm的淺槽；(8c)利用化學汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2 ；(8d)用化學機械拋光(CMP )方法，除去多余的氧化層，形成淺槽隔離。步驟9，NMOS器件漏連接制備。(9a)利用化學汽相淀積(CVD)方法，在800°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(9b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的漏溝槽；(9c)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(5d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Ploy-SiJf NMOS器件漏溝槽填滿；(9e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(9f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟10，NMOS器件形成。(IOa)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(IOb)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的柵溝槽；(IOc)利用原子層化學汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質(zhì)層；(IOd)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X 102°cm_3的N型Poly-SiJf NMOS器件柵溝槽填滿；
(IOe)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(IOf)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟11，PMOS器件虛柵和源漏制備。(Ila)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(Ilb)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ；(Ilc)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的 Poly-Si ；
(Ild)光刻 Poly-Si 和 SiO2，形成 PMOS 器件虛柵；(lie)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(Ilf)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;(Hg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5X 1019cm_3。步驟12，PMOS器件形成。(12a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(12b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(12c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ；(12d)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面
金屬；(12e)以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟13，構(gòu)成BiCMOS集成電路。(13a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(13b)光刻引線孔；(13c)金屬化；(13d)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓I線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成MOS器件導(dǎo)電溝道為45nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路。實施例2 :制備導(dǎo)電溝道為30nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。
(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為300nm，上層材料為摻雜濃度為5X IO16CnT3的N型Si，厚度為120nm ；(Ib)利用化學汽相淀積(CVD)的方法，在700°C，在上層Si材料上生長一層厚度為80nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為5X1016cm_3。步驟2，深槽隔離制備。(2a)利用化學汽相淀積(CVD)的方法，在700°C，在外延Si層表面生長一層厚度為 400nm 的 SiO2 層；(2b)光刻深槽隔離區(qū)域；(2c)在深槽隔離區(qū)域干法刻蝕出深度為3 ii m的深槽； (2d)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2,并將深槽內(nèi)填滿；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，集電極接觸區(qū)制備。(3a)利用化學汽相淀積(CVD)的方法，在700°C，在外延Si層表面應(yīng)淀積一層厚度為240nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為5X IO19CnT3,形成集電極接觸區(qū)域；(3d)將襯底在1000°C溫度下，退火60s，進行雜質(zhì)激活。步驟4，基區(qū)接觸制備。(4a)刻蝕掉襯底表面氧化層，利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為30nm的SiO2層；(4b)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為300nm，摻雜濃度為5X102°cm_3 ；(4c)光刻Poly-Si，形成外基區(qū)，在700°C，在襯底表面淀積SiO2層，厚度為300nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一 SiN層，厚度為80nm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiN層，厚度為 15nm。步驟5，基區(qū)材料制備。(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學汽相淀積(CVD)方法，在700°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為20%，摻雜濃度為I X 1019cnT3，厚度為40nm。步驟6，發(fā)射區(qū)制備。(6a)光刻集電極窗口，利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積Poly-Si，厚度為 300nm ；
(6b)對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極；(6c)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層；(6d)光刻集電極，并對該區(qū)域再次進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到5X1019cm_3，最后去除表面的SiO2層；(6e)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層，在1000°C溫度下退火60s，激活雜質(zhì)。步驟7，NMOS和PMOS器件外延材料制備。(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為I. 8iim的深槽；
(7b)利用化學汽相淀積化學汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 5 ii m的N型Si外延層，摻雜濃度為8 X 1019cm_3，作為NMOS器件漏區(qū)；(7c)利用化學汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為4nm的N型應(yīng)變SiGe層，摻雜濃度為3X 1018cnT3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為30nm的P型應(yīng)變SiGe層4，摻雜濃度為I X IO1W, Ge組分為梯度分布，下層為10%，上層為20%，作為NMOS器件溝道區(qū)；(7e)利用化學汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為4nm的N型應(yīng)變SiGe層，摻雜濃度為3 X 1018cm_3，Ge組分為20%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7f)利用化學汽相淀積(CVD)的方法，在700°C，在NMOS器件有源區(qū)選擇性生長厚度為300nm的N型Si層，摻雜濃度為8 X IO19CnT3，作為NMOS器件源區(qū)；(7g)利用化學汽相淀積(CVD)的方法，在700°C，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為I X 1017cm_3，厚度為40nm ；(7i)利用化學汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為I X 1017cm^3, Ge組分為20%，厚度為15nm ；(7j)利用化學汽相淀積(CVD)的方法，在700°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為4nm，形成N阱；(7k)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，淺槽隔離制備。(8a)利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為240nm的SiO2層；(Sb)光刻淺槽隔離，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為400nm的淺槽；(8c)利用化學汽相淀積(CVD)方法，在700°C，在淺槽內(nèi)填充SiO2 ；(8d)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離。步驟9，NMOS器件漏連接制備。
(9a)利用化學汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(9b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 5 y m的漏溝槽；(9c)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(9d)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3 X 102°cm_3的N型Ploy-Si，將NMOS器件漏溝槽填滿； (9e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(9f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟10，NMOS器件形成。(IOa)利用化學汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(IOb)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 5iim的柵溝槽；(IOc)利用原子層化學汽相淀積(ALCVD)方法，在350°C，在襯底表面淀積一層厚度為6nm的HfO2,形成NMOS器件柵介質(zhì)層；(IOd)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積摻雜濃度為3 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿；(IOe)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；(IOf)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟11，PMOS器件虛柵和源漏制備。(Ila)利用化學汽相淀積(CVD)方法，在700°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(Ilb)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為12nm的SiO2 ；(Ilc)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層厚度為240nm的 Poly-Si ；(Ild)光刻 Poly-Si 和 SiO2，形成 PMOS 器件虛柵；(lie)對PMOS器件進行P型離子注入，形成摻雜濃度為3X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(Ilf)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面上淀積一層厚度為4nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;(Hg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到8X 1019cm_3。步驟12，PMOS器件形成。(12a)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(12b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(12c)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積一層SiON，厚度為3nm ；(12d)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面
金屬；(12e)以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟13，構(gòu)成BiCMOS集成電路。 (13a)利用化學汽相淀積(CVD)方法，在700°C，在襯底表面淀積SiO2層；(13b)光刻引線孔；(13c)金屬化；(13d)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓丨線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成MOS器件導(dǎo)電溝道為30nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路。實施例3 :制備導(dǎo)電溝道為22nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路，具體步驟如下步驟I，外延生長。(Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2，厚度為150nm，上層材料為摻雜濃度為I X IO16CnT3的N型Si，厚度為IOOnm ；(Ib)利用化學汽相淀積(CVD)的方法，在600°C，在上層Si材料上生長一層厚度為50nm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為lX1016cm_3。步驟2，深槽隔離制備。(2a)利用化學汽相淀積(CVD)的方法，在600°C，在外延Si層表面生長一層厚度為 300nm 的 SiO2 層；(2b)光刻深槽隔離區(qū)域；(2c)在深槽隔離區(qū)域干法刻蝕出深度為3. 5 ii m的深槽；(2d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2，并將深槽內(nèi)填滿；(2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離。步驟3，集電極接觸區(qū)制備。(3a)利用化學汽相淀積(CVD)的方法，在600°C，在外延Si層表面應(yīng)淀積一層厚度為200nm的SiO2層；(3b)光刻集電極接觸區(qū)窗口；(3c)對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19CnT3,形成集電極接觸區(qū)域；(3d)將襯底在950°C溫度下，退火120s，進行雜質(zhì)激活。步驟4，基區(qū)接觸制備。
(4a)刻蝕掉襯底表面氧化層，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為20nm的SiO2層；(4b)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為200nm，摻雜濃度為lX102°cm_3 ；(4c)光刻Poly-Si，形成外基區(qū)，在600°C，在襯底表面淀積SiO2層，厚度為200nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ；(4d)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一 SiN層，厚度為50nm ；(4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；(4f)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiN層，厚度為 10nm。步驟5，基區(qū)材料制備。(5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻；(5b)利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域；(5c)利用化學汽相淀積(CVD)方法，在600°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15%，摻雜濃度為5 X 1018cnT3，厚度為20nm。步驟6，發(fā)射區(qū)制備。(6a)光刻集電極窗口，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積Poly-Si，厚度為 200nm ；(6b)對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極；(6c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層；(6d)光刻集電極，并對該區(qū)域再次進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到lX1019cm_3，最后去除表面的SiO2層；(6e)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，在950°C溫度下退火120s，激活雜質(zhì)。步驟7，NMOS和PMOS器件外延材料制備。(7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為I. 5iim的深槽；(7b)利用化學汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 3iim的N型Si外延層，摻雜濃度為I X102°cm_3JtSNM0S器件漏區(qū)；(7c)利用化學汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為3nm的N型應(yīng)變SiGe層，摻雜濃度為I X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7d)利用化學汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為22nm的P型應(yīng)變SiGe層，摻雜濃度為5X 1017cm_3，Ge組分為梯度分布，下層為10%，上層為25%，作為NMOS器件溝道區(qū)；(7e)利用化學汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為3nm的N型應(yīng)變SiGe層，摻雜濃度為I X 1018cm_3，Ge組分為25%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；(7f)利用化學汽相淀積(CVD)的方法，在750°C，在NMOS器件有源區(qū)選擇性生長厚度為200nm的N型Si層，摻雜濃度為I X 102°cm_3，作為NMOS器件源區(qū)；(7g)利用化學汽相淀積(CVD)的方法，在780V，在襯底表面淀積一層SiO2 ；(7h)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5 X IO17Cm-3,厚度為30nm ；(7i)利用化學汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1017cnT3，Ge組分為30%，厚度為IOnm ；(7j)利用化學汽相淀積(CVD)的方法，在750°C，在PMOS器件有源區(qū)深槽中選擇 性生長一本征弛豫Si帽層，厚度為3nm，形成N阱；(7k)利用濕法腐蝕，刻蝕掉表面的層SiO2。步驟8，淺槽隔離制備。(8a)利用化學汽相淀積(CVD)的方法，在600°C，在外延Si層表面生長一層厚度為 200nm 的 SiO2 層；(Sb)光刻淺槽隔離，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為300nm的淺槽；(8c)利用化學汽相淀積(CVD)方法，在600°C，在淺槽內(nèi)填充SiO2 ；(8d)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離。步驟9，NMOS器件漏連接制備。(9a)利用化學汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層；(9b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 y m的漏溝槽；(9c)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ；(9d)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積摻雜濃度為5 X 102°cm_3的N型Ploy-Si，將NMOS器件漏溝槽填滿；(9e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；(9f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN。步驟10，NMOS器件形成。(IOa)利用化學汽相淀積(CVD)方法，在780°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層；(IOb)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4iim的柵溝槽；(IOc)利用原子層化學汽相淀積(ALCVD)方法，在400°C，在襯底表面淀積一層厚度為8nm的HfO2,形成NMOS器件柵介質(zhì)層；(IOd)利用化學汽相淀積(CVD)方法，在780 °C，在襯底表面淀積摻雜濃度為5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿；(IOe)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件；
(IOf)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層。步驟11，PMOS器件虛柵和源漏制備。(Ila)利用化學汽相淀積(CVD)方法，在780 V，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(Ilb)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層厚度為15nm的SiO2 ；(Ilc)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層厚度為300nm的 Poly-Si ；(Ild)光刻 Poly-Si 和 SiO2,形成 PMOS 器件虛柵；
(lie)對PMOS器件進行P型離子注入，形成摻雜濃度為5X IO18CnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)；(Ilf)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)
工回;(Hg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到I X 102°cm_3。步驟12，PMOS器件形成。(12a)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；(12b)濕法刻蝕虛柵，在柵電極處形成一個凹槽；(12c)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積一層SiON，厚度為
I.5nm ；(12d)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面
金屬；(12e)以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件。步驟13，構(gòu)成BiCMOS集成電路。(13a)利用化學汽相淀積(CVD)方法，在780°C，在襯底表面淀積SiO2層；(13b)光刻引線孔；(13c)金屬化；(13d)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓I線、源極金屬引線和柵極金屬引線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成MOS器件導(dǎo)電溝道為22nm的應(yīng)變SiGe回型溝道BiCMOS集成器件電路。本發(fā)明實施例提供的應(yīng)變SiGe回型溝道BiCMOS集成器件及制備方法具有如下優(yōu)
占-
/ \\\ I.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件中，充分利用了應(yīng)變SiGe材料應(yīng)力的各向異性的特性，在水平方向引入壓應(yīng)變，提高了 PMOS器件空穴遷移率；在垂直方向引入張應(yīng)變，提高了 NMOS器件電子遷移率，因此，該器件頻率與電流驅(qū)動能力等性能高于同尺寸的弛豫Si CMOS器件；2.本發(fā)明在制備應(yīng)變SiGe回型溝道BiCMOS集成器件過程中，采用選擇性外延技術(shù)，分別在NMOS器件和PMOS器件有源區(qū)選擇性生長應(yīng)變SiGe材料，提高了器件設(shè)計的靈活性，增強了 CMOS器件與集成電路電學性能；3.本發(fā)明制備的應(yīng)變 SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中，NMOS器件的溝道方向為垂直方向，溝道為化學汽相淀積(CVD)方法制備的應(yīng)變SiGe層，SiGe層的厚度即為NMOS器件的溝道長度，因此，在NMOS器件的制備中避開了小尺寸柵極的光刻，減少了工藝復(fù)雜度，降低了成本；4.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中NMOS器件的溝道為回型，即一個柵在溝槽中能夠控制四面的溝道，因此，該器件在有限的區(qū)域內(nèi)增加了溝道的寬度，從而提高了器件的電流驅(qū)動能力，增加了集成電路的集成度，降低了集成電路單位面積的制造成本；5.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中NMOS器件溝道Ge組分呈梯度變化，因此可在溝道方向產(chǎn)生一個加速電子輸運的自建電場，增強了溝道的載流子輸運能力，從而提高了應(yīng)變SiGe NMOS器件的頻率特性與電流驅(qū)動能力；6.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中NMOS器件采用了高K值的HfO2作為柵介質(zhì)，提高了 NMOS器件的柵控能力，增強了 NMOS器件的電學性能；7.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中PMOS器件為量子阱器件，即應(yīng)變SiGe溝道層處于Si帽層和體Si層之間，與表面溝道器件相比，該器件能有效地降低溝道界面散射，提高了器件電學特性；同時，量子阱可以使熱電子注入柵介質(zhì)中的問題得到改善，增加了器件和電路的可靠性；8.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件結(jié)構(gòu)中，PMOS器件采用SiON代替?zhèn)鹘y(tǒng)的純SiO2做柵介質(zhì)，不僅增強了器件的可靠性，而且利用柵介質(zhì)介電常數(shù)的變化，提高了器件的柵控能力；9.本發(fā)明在制備應(yīng)變SiGe回型溝道BiCMOS過程中涉及的最高溫度為800°C，低于引起應(yīng)變SiGe溝道應(yīng)力弛豫的工藝溫度，因此該制備方法能有效地保持應(yīng)變SiGe溝道應(yīng)力，提聞集成電路的性能；10.本發(fā)明制備應(yīng)變SiGe回型溝道BiCMOS集成器件過程中，PMOS器件采用了金屬柵鑲嵌工藝(damascene process)制備柵電極,該柵電極為金屬W-TiN復(fù)合結(jié)構(gòu)，由于下層的TiN與應(yīng)變Si和應(yīng)變SiGe材料功函數(shù)差較小，改善了器件的電學特性，上層的W則可以降低柵電極的電阻，實現(xiàn)了柵電極的優(yōu)化；11.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件，在制備過程中，采用全自對準工藝，有效地減小了寄生電阻與電容，提高了器件的電流與頻率特性；12.本發(fā)明制備的應(yīng)變SiGe回型溝道BiCMOS集成器件中SiGe HBT器件的發(fā)射極、基極和集電極全部采用多晶，多晶可以部分制作在氧化層上面，減小了器件有源區(qū)的面積，從而減小器件尺寸，提聞電路的集成度。以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
權(quán)利要求
1.一種應(yīng)變SiGe回型溝道BiCMOS集成器件，其特征在于，所述應(yīng)變SiGe回型溝道Si基BiCMOS集成器件采用SOI三多晶SiGe HBT器件，應(yīng)變SiGe垂直溝道NMOS器件和應(yīng)變SiGe平面溝道PMOS器件。
2.根據(jù)權(quán)利要求I所述的應(yīng)變SiGe回型溝道BiCMOS集成器件，其特征在于，NMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為張應(yīng)變。
3.根據(jù)權(quán)利要求I所述的應(yīng)變SiGe回型溝道BiCMOS集成器件，其特征在于，PMOS器件導(dǎo)電溝道為應(yīng)變SiGe材料，沿溝道方向為壓應(yīng)變。
4.根據(jù)權(quán)利要求I所述的應(yīng)變SiGe回型溝道BiCMOS集成器件，其特征在于，所述SiGeHBT器件的發(fā)射極、基極和集電極都采用多晶硅接觸。
5.根據(jù)權(quán)利要求I所述的應(yīng)變SiGe回型溝道BiCMOS集成器件，其特征在于，所述應(yīng)變SiGe回型溝道Si基BiCMOS集成器件為全平面結(jié)構(gòu)。
6.根據(jù)權(quán)利要求I所述的應(yīng)變SiGe回型溝道BiCMOS集成器件，其特征在于，NMOS器件導(dǎo)電溝道為回型，且溝道方向與襯底表面垂直。
7.一種應(yīng)變SiGe回型溝道BiCMOS集成器件的制備方法，其特征在于，包括如下步驟 第一步、選取氧化層厚度為15(T400nm，上層Si厚度為100 150nm，N型摻雜濃度為I X IO16 I X IO17CnT3 的 SOI 襯底片； 第二步、利用化學汽相淀積(CVD)的方法，在600 750°C，在襯底上生長一層厚度為50 IOOnm的N型Si外延層，作為集電區(qū)，該層摻雜濃度為I X IO16 I X IO17CnT3 ； 第三步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為30(T500nm的5102層，光刻深槽隔離，在深槽隔離區(qū)域干法刻蝕出深度為、2.5 3. 5 iim的深槽，再利用化學汽相淀積(CVD)方法，在600 800°C，在深槽內(nèi)填充SiO2 ；最后，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 第四步、利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面淀積一層厚度為20(T300nm的SiO2層，光刻集電極接觸區(qū)窗口，對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO19 I X 102°cm_3，形成集電極接觸區(qū)域，再將襯底在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活； 第五步、刻蝕掉襯底表面的氧化層，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積二層材料第一層為SiO2層，厚度為2(T40nm ;第二層為P型Poly-Si層，厚度為200 400nm，摻雜濃度為I X IO20 I X IO21CnT3 ； 第六步、光刻Po I y-Si，形成外基區(qū)，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，厚度為20(T400nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ； 第七步、利用化學汽相淀積(CVD)方法，在600 800 °C，淀積一層SiN層，厚度為5(Tl00nm，光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層；再利用化學汽相淀積(CVD)方法，在600 80(TC，在襯底表面淀積一層SiN層，厚度為l(T20nm，干法刻蝕掉發(fā)射窗SiN，形成側(cè)墻； 第八步、利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域，利用化學汽相淀積(CVD)方法，在600 750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為15 25%，摻雜濃度為5 X IO18 5 X 1019cnT3，厚度為20 60nm ；第九步、光刻集電極窗口，利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積Poly-Si，厚度為20(T400nm，再對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si，形成發(fā)射極和集電極； 第十步、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，光刻集電極，并對該接觸孔進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到1\1019 1父102°011-3，最后去除表面的SiO2層； 第i^一步、利用化學汽相淀積(CVD)方法，在600 800°C，在襯底表面淀積SiO2層，在950 1100°C溫度下，退火15 120s，進行雜質(zhì)激活； 第十二步、光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為I. 5 2. Oiim的深槽，利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中連續(xù)生長五層材料第一層是厚度為I. 3 I. 6 ii m的N型Si外延層，摻雜濃度為5X IO19 I X 102°cm_3，作為NMOS器件漏區(qū)；第二層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5X 1018cm_3，Ge組分為10%，作為NMOS器件的第一 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第三層是厚度為22 45nm的P型應(yīng)變SiGe層，摻雜濃度為5 X IO16 5X 1017cnT3，Ge組分為梯度分布，下層為10%，上層為20 30%的梯度分布，作為NMOS器件溝道區(qū)；第四層是厚度為3 5nm的N型應(yīng)變SiGe層，摻雜濃度為I 5 X 1018cnT3，Ge組分為為20 30%，作為NMOS器件的第二 N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層；第五層是厚度為200 400nm的N型Si層，摻雜濃度為5 X IO19 I X IO2tlCnT3，作為NMOS器件源區(qū)； 第十三步、利用化學汽相淀積(CVD)的方法，在600 780°C，在襯底表面淀積一層SiO2,光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在600 750°C，在深槽中選擇性外延生長一層N型弛豫Si層，摻雜濃度為5 X IO16 5 X 1017cnT3，厚度為30 50 y m，再生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X IO16 5 X 1017cnT3，Ge組分為10 30%，厚度為10 20nm，最后生長一本征弛豫Si帽層，厚度為3 5nm，將溝槽填滿，形成PMOS器件有源區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 第十四步、利用化學汽相淀積(CVD)的方法，在600 800 °C，在外延Si層表面生長一層厚度為20(T300nm的SiO2層，光刻淺槽隔離，在淺槽隔離區(qū)域干法刻蝕出深度為30(T500nm的淺槽，再利用化學汽相淀積(CVD)方法，在600 800°C，在淺槽內(nèi)填充SiO2 ；最后，用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成淺槽隔離； 第十五步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，形成阻擋層；光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 4 0. 6iim的漏溝槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2,保留漏溝槽側(cè)壁的SiO2,利用化學汽相淀積(CVD)方法，在600 780°C，淀積摻雜濃度為I 5X102°cm_3的N型Ploy-Si，將溝槽填滿，化學機械拋光(CMP)方法去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十六步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2和一層SiN，再次形成阻擋層；光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 4 0. 6 ii m的柵溝槽；利用原子層化學汽相淀積(ALCVD)方法，在300 400°C，在襯底表面淀積一層厚度為5 Snm的HfO2,形成NMOS器件柵介質(zhì)層，然后利用化學汽相淀積(CVD)方法，在600 780 V，在襯底表面淀積摻雜濃度為I 5 X 102°cm_3的N型Poly-Si，將NMOS器件柵溝槽填滿，再去除掉NMOS器件柵溝槽以外表面部分Poly-Si和HfO2,形成NMOS器件柵、源區(qū)，最終形成NMOS器件；利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 第十七步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiO2,光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層厚度為10 15nm的SiO2和一層厚度為200 300nm的Poly-Si，光刻Poly-Si和SiO2,形成PMOS器件虛柵；對PMOS器件進行P型離子注入，形成摻雜濃度為I 5 X IO18cnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)； 第十八步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面上淀積一層厚度為3 5nm的SiO2,干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2,形成PMOS器 件柵電極側(cè)墻；再對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19 I X IO20Cm-3 ； 第十九步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵；濕法刻蝕虛柵，在柵電極處形成一個凹槽；利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積一層SiON，厚度為I. 5^5nm ;用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面金屬，以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件； 第二十步、利用化學汽相淀積(CVD)方法，在600 780°C，在襯底表面淀積SiO2層，光刻引線孔，金屬化，濺射金屬，光刻引線，構(gòu)成MOS器件導(dǎo)電溝道為22 45nm的應(yīng)變SiGe回型溝道BiCMOS集成器件。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，NMOS器件溝道長度根據(jù)第十二步淀積的P型應(yīng)變SiGe層厚度確定，取22 45nm。
9.根據(jù)權(quán)利要求7所述的制備方法，該制備方法中所涉及的化學汽相淀積(CVD)工藝溫度決定，取聞溫度小于等于800 C。
10.根據(jù)權(quán)利要求7所述的制備方法，其中，基區(qū)厚度根據(jù)第八步SiGe的外延層厚度來決定，取20 60nm。
11.一種應(yīng)變SiGe回型溝道BiCMOS集成電路的制備方法，其特征在于，包括如下步驟 步驟I，外延生長的實現(xiàn)方法為 (Ia)選取SOI襯底片，該襯底下層支撐材料為Si，中間層為SiO2,厚度為400nm，上層材料為摻雜濃度為I X IO17CnT3的N型Si，厚度為150nm ； (Ib)利用化學汽相淀積化學汽相淀積(CVD)的方法，在750°C，在上層Si材料上生長一層厚度為IOOnm的N型外延Si層，作為集電區(qū)，該層摻雜濃度為I X IO17CnT3 ； 步驟2，深槽隔離制備的實現(xiàn)方法為 (2a)利用化學汽相淀積(CVD)的方法，在800°C，在外延Si層表面生長一層厚度為500nm 的 SiO2 層； (2b)光刻深槽隔離區(qū)域； (2c)在深槽隔離區(qū)域干法刻蝕出深度為2. 5 ii m的深槽；(2d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2,并將深槽內(nèi)填滿； (2e)用化學機械拋光(CMP)方法，去除表面多余的氧化層，形成深槽隔離； 步驟3，集電極接觸區(qū)制備的實現(xiàn)方法為 (3a)利用化學汽相淀積(CVD)的方法，在800°C，在外延Si層表面應(yīng)淀積一層厚度為300nm 的 SiO2 層； (3b)光刻集電極接觸區(qū)窗口 ； (3c)對襯底進行磷注入，使集電極接觸區(qū)摻雜濃度為I X IO2tlCnT3，形成集電極接觸區(qū)域； (3d)將襯底在1100°C溫度下，退火15s，進行雜質(zhì)激活； 步驟4，基區(qū)接觸制備的實現(xiàn)方法為 (4a)刻蝕掉襯底表面氧化層，利用化學汽相淀積(CVD)方法，在80(TC，在襯底表面淀積一層厚度為40nm的SiO2層； (4b)利用化學汽相淀積(CVD)方法，在80(TC，在襯底表面淀積一層P型Poly-Si層，作為基區(qū)接觸區(qū)，該層厚度為400nm，摻雜濃度為IXlO21cnT3 ； (4c)光刻Poly-Si，形成外基區(qū)，在800°C，在襯底表面淀積SiO2層，厚度為400nm，利用化學機械拋光(CMP)的方法去除Poly-Si表面的SiO2 ； (4d)利用化學汽相淀積(CVD)方法，在800 °C，在襯底表面淀積一 SiN層，厚度為IOOnm ； (4e)光刻發(fā)射區(qū)窗口，刻蝕掉發(fā)射區(qū)窗口內(nèi)的SiN層和Poly-Si層； (4f)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiN層，厚度為20nm ； 步驟5，基區(qū)材料制備的實現(xiàn)方法為 (5a)利用干法，刻蝕掉發(fā)射窗SiN，形成側(cè)墻； (5b)利用濕法刻蝕，對窗口內(nèi)SiO2層進行過腐蝕，形成基區(qū)區(qū)域； (5c)利用化學汽相淀積(CVD)方法，在750°C，在基區(qū)區(qū)域選擇性生長SiGe基區(qū)，Ge組分為25 %，摻雜濃度為5 X IO19CnT3,厚度為60nm ； 步驟6，發(fā)射區(qū)制備的實現(xiàn)方法為 (6a)光刻集電極窗口，利用化學汽相淀積(CVD)方法，在800 °C，在襯底表面淀積Poly-Si，厚度為 400nm ； (6b)對襯底進行磷注入，并利用化學機械拋光(CMP)去除發(fā)射極和集電極區(qū)域以外表面的Poly-Si,形成發(fā)射極和集電極； (6c)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層； (6d)光刻集電極，并對該區(qū)域再次進行磷注入，以提高集電極的Poly-Si的摻雜濃度，使其達到1父102°(^_3，最后去除表面的5102層； (6e)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積SiO2層，在1100°C溫度下退火15s，激活雜質(zhì)； 步驟7，NMOS和PMOS器件有源區(qū)制備的實現(xiàn)方法為 (7a)光刻NMOS器件有源區(qū)，利用干法刻蝕工藝，在NMOS器件有源區(qū)刻蝕出深度為2 y m的深槽；(7b)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為I. 6 ii m的N型Si外延層，摻雜濃度為5 X 1019cm_3，作為NMOS器件漏區(qū)； (7c)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5X1017cm_3，Ge組分為10%，作為NMOS器件的第一N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層； (7d)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為45nm的P型應(yīng)變SiGe層，摻雜濃度為5 X 1016cm_3，Ge組分為梯度分布，下層為10%，上層為30%，作為NMOS器件溝道區(qū)； (7e)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為5nm的N型應(yīng)變SiGe層，摻雜濃度為5 X IO1W, Ge組分為30%，作為NMO S器件的第二N型輕摻雜源漏結(jié)構(gòu)(N-LDD)層； (7f)利用化學汽相淀積(CVD)的方法，在600°C，在NMOS器件有源區(qū)選擇性生長厚度為400nm的N型Si層，摻雜濃度為5 X IO19CnT3，作為NMOS器件源區(qū)； (7g)利用化學汽相淀積(CVD)的方法，在600°C，在襯底表面淀積一層SiO2 ； (7h)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型弛豫Si層，摻雜濃度為5X 1016cm_3，厚度為50nm ； (7i)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一 N型應(yīng)變SiGe層，摻雜濃度為5 X 1016cnT3，Ge組分為10%，厚度為20nm ； (7j)利用化學汽相淀積(CVD)的方法，在600°C，在PMOS器件有源區(qū)深槽中選擇性生長一本征弛豫Si帽層，厚度為5nm，形成N阱； (7k)利用濕法腐蝕，刻蝕掉表面的層SiO2 ； 步驟8，淺槽隔離制備的實現(xiàn)方法為 (8a)利用化學汽相淀積(CVD)的方法，在600 800°C，在外延Si層表面生長一層厚度為300nm的SiO2層； (Sb)光刻淺槽隔離，利用干法刻蝕工藝，在隔離區(qū)刻蝕出深度為500nm的淺槽； (8c)利用化學汽相淀積(CVD)方法，在800°C，在淺槽內(nèi)填充SiO2 ； (Sd)用化學機械拋光(CMP)方法，除去多余的氧化層，形成淺槽隔離； 步驟9，NMOS器件漏連接制備的實現(xiàn)方法為 (9a)利用化學汽相淀積(CVD)方法，在800°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，形成阻擋層； (9b)光刻NMOS器件漏溝槽，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的漏溝槽； (9c)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積一層SiO2，形成NMOS器件漏溝槽側(cè)壁隔離，干法刻蝕掉表面的SiO2，保留漏溝槽側(cè)壁的SiO2 ； (9d)利用化學汽相淀積(CVD)方法，在800°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的N型Ploy-SiJf NMOS器件漏溝槽填滿； (9e)利用化學機械拋光(CMP)方法，去除襯底表面多余Ploy-Si，形成NMOS器件漏連接區(qū)； (9f)利用濕法腐蝕，刻蝕掉表面的層SiO2和SiN ； 步驟10，NMOS器件形成的實現(xiàn)方法為(IOa)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2和一層SiN，再次形成阻擋層； (IOb)光刻NMOS器件柵窗口，利用干法刻蝕工藝，刻蝕出深度為0. 6 ii m的柵溝槽；(IOc)利用原子層化學汽相淀積(ALCVD)方法，在300°C，在襯底表面淀積一層厚度為5nm的HfO2,形成NMOS器件柵介質(zhì)層；(IOd)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積摻雜濃度為I X IO2tlCnT3的N型Poly-SiJf NMOS器件柵溝槽填滿； (IOe)再去除掉NMOS器件柵溝槽表面的部分Poly-Si和HfO2層，形成NMOS器件柵、源區(qū)，最終形成NMOS器件； (IOf)利用濕法腐蝕，刻蝕掉表面的SiO2和SiN層； 步驟11，PMOS器件虛柵和源漏制備的實現(xiàn)方法為 (Ila)利用化學汽相淀積(CVD)方法，在600°C，在NMOS器件有源區(qū)表面淀積一層SiO2 ；(Ilb)光刻PMOS器件有源區(qū)，利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為IOnm的SiO2 ； (He)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層厚度為200nm的Poly-Si ； (lid)光刻Poly-Si和SiO2，形成PMOS器件虛柵； (lie)對PMOS器件進行P型離子注入，形成摻雜濃度為I X IO18cnT3的P型輕摻雜源漏結(jié)構(gòu)(P-LDD)； (Ilf)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面上淀積一層厚度為3nm的SiO2，干法刻蝕掉襯底表面上的SiO2，保留Ploy-Si側(cè)壁的SiO2，形成PMOS器件柵電極側(cè)工回； (Hg)對PMOS器件有源區(qū)進行P型離子注入，自對準生成PMOS器件的源區(qū)和漏區(qū)，使源漏區(qū)摻雜濃度達到5 X IO19CnT3 ； 步驟12，PMOS器件形成的實現(xiàn)方法為 (12a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層，用化學機械拋光(CMP)方法平整表面，再用干法刻蝕工藝刻蝕表面SiO2至虛柵上表面，露出虛柵； (12b)濕法刻蝕虛柵，在柵電極處形成一個凹槽； (12c)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積一層SiON，厚度為5nm ； (12d)用物理氣相沉積(PVD)淀積W-TiN復(fù)合柵，用化學機械拋光(CMP)去掉表面金屬； (12e)以W-TiN復(fù)合柵作為化學機械拋光(CMP)的終止層，從而形成柵極，最終形成PMOS器件； 步驟13，構(gòu)成BiCMOS集成電路的實現(xiàn)方法為 (13a)利用化學汽相淀積(CVD)方法，在600°C，在襯底表面淀積SiO2層； (13b)光刻引線孔； (13c)金屬化； (13d)濺射金屬，光刻引線，形成NMOS器件漏極金屬弓I線、源極金屬弓I線和柵極金屬弓I線，PMOS器件漏極金屬引線、源極金屬引線和柵極金屬引線，雙極晶體管發(fā)射極金屬引線、基極金屬引線、集電極金屬引線，構(gòu)成MOS器 件導(dǎo)電溝道為45nm的應(yīng)變SiGe回型溝道BiCMOS集成器件及電路。
全文摘要
本發(fā)明公開了一種應(yīng)變SiGe回型溝道BiCMOS集成器件及制備方法，其過程為在SOI襯底上生長N型Si外延層作為雙極器件集電區(qū)，制備深槽隔離，然后依次制備基極多晶、基區(qū)、發(fā)射區(qū)以及集電極，形成SiGe HBT器件；在襯底NMOS器件有源區(qū)生長五層材料，制備漏極、柵極和源區(qū)，完成NMOS器件制備；在PMOS器件有源區(qū)生長三層材料，制備虛柵極，利用自對準工藝注入形成PMOS器件源、漏；刻蝕虛柵，完成PMOS器件制備，形成應(yīng)變SiGe回型溝道BiCMOS集成器件及電路；本發(fā)明在制備過程中，采用全自對準工藝，有效地減小了寄生電阻與電容，提高了器件的電流與頻率特性，而且SiGe HBT發(fā)射極、基極和集電極全部采用多晶，減小了器件有源區(qū)的面積以及器件尺寸，提高了電路的集成度。
文檔編號H01L27/06GK102751280SQ201210243598
公開日2012年10月24日 申請日期2012年7月16日 優(yōu)先權(quán)日2012年7月16日
發(fā)明者呂懿, 宋建軍, 宣榮喜, 張鶴鳴, 李妤晨, 胡輝勇, 舒斌, 郝躍 申請人:西安電子科技大學