專利名稱：用于形成細(xì)間距銅凸塊結(jié)構(gòu)的機(jī)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造，更具體而言，涉及形成銅凸塊結(jié)構(gòu)的機(jī)構(gòu)。
背景技術(shù)：
現(xiàn)代集成電路由成千上萬(wàn)諸如晶體管、電容器、電感器等有源和/或無源器件逐個(gè)排列制成。這些器件最初相互孤立，但是隨后互連在一起形成功能電路。典型的互連結(jié)構(gòu)包括諸如金屬線(布線)的橫向互連件，以及諸如通孔和接觸件的垂直互連件。互連對(duì)現(xiàn)代集成電路的性能限制和密度的決定作用日益增大。在互連結(jié)構(gòu)的頂部上，在相應(yīng)芯片的表面上形成并且暴露出接合焊盤。通過接合焊盤形成電連接，以將芯片連接至封裝基板或另一個(gè)管芯。接合焊盤可以用于引線接合或倒裝芯片接合。倒裝芯片封裝利用凸塊來建立芯片的輸入/輸出(I/O)焊盤和封裝件的基板或引線框架之間的電接觸。在結(jié)構(gòu)上，凸塊可以包含凸塊本身和位于凸塊和I/o焊盤之間的所謂凸塊下金屬(UBM)。UBM可以包含粘著層、阻擋層和/或潤(rùn)濕層。基于所使用的材料，凸塊本身可以被分類為焊料凸塊、 金凸塊、銅柱(pillar或post)凸塊、具有混合金屬的凸塊等。然而，關(guān)于銅凸塊結(jié)構(gòu)的形成和利用仍存在挑戰(zhàn)。

發(fā)明內(nèi)容
為了解決上述技術(shù)問題，一方面，本發(fā)明提供了一種位于半導(dǎo)體襯底上的半導(dǎo)體器件結(jié)構(gòu)，包括:凸塊下金屬(UBM)層，位于所述半導(dǎo)體襯底上方；導(dǎo)電層，形成在所述UBM層上方；銅柱，直接形成在所述導(dǎo)電層上方；以及模塑層，圍繞所述銅柱的側(cè)壁并且覆蓋所述銅柱下方的所述導(dǎo)電層，其中，所述模塑層的楊氏模量處于約5GPa到約25GPa的范圍內(nèi)。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述模塑層由熱固性塑料制成。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述銅柱的寬度處于約IOiim到約105iim的范圍內(nèi)。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述半導(dǎo)體器件包括多于一個(gè)銅柱，并且所述多于一個(gè)銅柱之間的間距處于約40 ii m到約180 u m的范圍內(nèi)。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述導(dǎo)電層是頂部金屬層或再分布層。在所述的半導(dǎo)體器件結(jié)構(gòu)中，在所述導(dǎo)電層上方，圍繞所述銅柱側(cè)壁的所述模塑層的高度處于約5 ilm至約60iim的范圍內(nèi)。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述銅柱下方的所述導(dǎo)電層的寬度等于或?qū)捰谒鲢~柱的寬度。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述模塑層的熱膨脹系數(shù)處于約20ppm/°C至約60ppm/ °C的范圍內(nèi)。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述模塑層具有彎曲表面。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述模塑層與鈍化層接觸。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述銅柱完全接合在所述導(dǎo)電層上。在所述的半導(dǎo)體器件結(jié)構(gòu)中，所述模塑層的表面基本平行于所述半導(dǎo)體襯底的表面。另一方面，本發(fā)明還提供了一種位于半導(dǎo)體襯底上的半導(dǎo)體器件結(jié)構(gòu)，包括:凸塊下金屬(UBM)層，位于所述半導(dǎo)體襯底上方；導(dǎo)電層，形成在所述UBM層上方；銅柱，直接形成在所述導(dǎo)電層上方；以及模塑層，圍繞所述銅柱的側(cè)壁并且覆蓋所述銅柱下方的所述導(dǎo)電層，其中，所述模塑層的楊氏模量處于約5GPa至約25GPa的范圍內(nèi)，其中，所述半導(dǎo)體器件結(jié)構(gòu)包括多于一個(gè)銅柱，并且所述多于一個(gè)銅柱的間距處于約40 m至約180 u m的范圍內(nèi)。又一方面，本發(fā)明提供了一種在襯底上形成銅柱結(jié)構(gòu)的方法，包括:在所述襯底上方形成鈍化層；在所述鈍化層上方形成UBM層，其中，所述鈍化層具有暴露出導(dǎo)電區(qū)的開口 ；在所述UBM層上方形成導(dǎo)電層；在所述導(dǎo)電層上方形成銅柱結(jié)構(gòu)；以及形成模塑層以圍繞所述銅柱并且覆蓋所述銅柱下面的所述導(dǎo)電層，其中，所述模塑層的楊氏模量處于約5GPa至約20GPa的范圍內(nèi)。在所述的方法中，形成所述模塑層包括:在所述襯底上沉積流體模塑料；通過使用彈性膜以及通過將所述彈性膜按壓 到所述銅柱結(jié)構(gòu)，使所述流體模塑料成形；以及固化所述流體模塑料以形成所述模塑層。所述的方法進(jìn)一步包括:從所述銅柱結(jié)構(gòu)去除薄模塑層。在所述的方法中，所述流體模塑料由熱固性塑料制成。在所述的方法中，所述模塑層的熱膨脹系數(shù)處于約20ppm/°C至約60ppm/°C的范圍內(nèi)。在所述的方法中，形成所述模塑層包括:在所述襯底上沉積流體模塑料；固化所述流體模塑料以形成所述模塑層；以及蝕刻一部分所述模塑層以暴露出所述銅柱結(jié)構(gòu)。在所述的方法中，所述銅柱結(jié)構(gòu)包括銅柱和保護(hù)層。


通過參照附圖閱讀優(yōu)選實(shí)施例的以下詳細(xì)說明，本發(fā)明的上述目的、部件和優(yōu)點(diǎn)將變得明顯，其中:圖1示出根據(jù)一些實(shí)施例的封裝組件。圖2A示出根據(jù)一些實(shí)施例的具有銅柱結(jié)構(gòu)的半導(dǎo)體芯片。圖2B示出根據(jù)一些實(shí)施例的具有銅柱結(jié)構(gòu)的半導(dǎo)體芯片。圖3A-圖3J描述根據(jù)一些實(shí)施例的經(jīng)過循序操作形成圖2A和圖2B中所示的結(jié)構(gòu)的襯底的橫截面圖。
具體實(shí)施例方式本發(fā)明提供形成銅柱(或凸塊)結(jié)構(gòu)的機(jī)構(gòu)，其可以在半導(dǎo)體器件封裝中使用，應(yīng)用于倒裝芯片組件、晶圓級(jí)芯片尺寸封裝件(WLCSP)、三維集成電路(3D-1C)堆疊件、和/或任何先進(jìn)的封裝技術(shù)領(lǐng)域。在以下說明中，闡述大量具體細(xì)節(jié)，以徹底理解本發(fā)明。然而，本領(lǐng)域普通技術(shù)人員將認(rèn)識(shí)到，本發(fā)明可以在沒有這些具體細(xì)節(jié)的情況下實(shí)現(xiàn)。在一些情況中，為避免不必要地模糊本發(fā)明，對(duì)眾所周知的結(jié)構(gòu)和工藝不再作詳細(xì)地描述。貫穿本說明書提及的“一個(gè)實(shí)施例”或“實(shí)施例”意味著關(guān)于該實(shí)施例所描述的特定部件、結(jié)構(gòu)或特性包括在至少一個(gè)實(shí)施例中。因此，在貫穿本說明書的各個(gè)位置中出現(xiàn)的短語(yǔ)“在一個(gè)實(shí)施例中”或“在實(shí)施例中”不一定全都是指同一個(gè)實(shí)施例。而且，在一個(gè)或多個(gè)實(shí)施例中，特定部件、結(jié)構(gòu)或特性可以以任何合適的方式進(jìn)行組合。應(yīng)該理解，對(duì)以下附圖不按比例進(jìn)行繪制；而且，這些附圖預(yù)期僅用于說明。最近創(chuàng)建了使用銅柱(或銅柱凸塊)的銅互連柱技術(shù)。代替使用焊料凸塊，將電子元件通過銅柱連接至襯底。銅互連柱技術(shù)使具有凸塊橋接最小可能性的細(xì)間距成為可能，減小電路的電容負(fù)載并且允許電子元件在較高的頻率下運(yùn)行。焊料合金可能仍是用于保護(hù)凸塊結(jié)構(gòu)以及接合電子元件所必需的。圖1示出根據(jù)一些實(shí)施例的封裝組件100。封裝組件100包括接合至工件80的芯片50。芯片50包括如在半導(dǎo)體集成電路制造中采用的襯底10，并且集成電路可以在其中和/或其上形成。將半導(dǎo)體襯底定義為是指包括半導(dǎo)體材料的任何結(jié)構(gòu)，包括但不限于體硅、半導(dǎo)體晶圓、絕緣體上硅(SOI)襯底、或硅鍺襯底。還可以使用包括III族、IV族和V族元素的其他半導(dǎo)體材料。襯底10可以進(jìn)一步包括多個(gè)隔離部件(未示出)，諸如，淺溝槽隔離(STI)部件或硅的局部氧化(LOCOS)部件。隔離部件可以限定并且隔離各種微電子元件，諸如，元件11?？梢栽谝r底10中形成的各種微電子元件的實(shí)例包括晶體管(例如，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET))、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、雙極結(jié)型晶體管(BJT)、高電壓晶體管、高頻晶體管、P-溝道和/或n-溝道場(chǎng)效應(yīng)晶體管(PFET/NFET)等)；電阻器；二極管；電容器；電感器；熔絲；和其他合適的元件。實(shí)施各種工藝來形成各種微電子元件，所述工藝包括沉積、蝕刻、注入、光刻、退火和其他合適的工藝。將微電子元件互連起來以形成集成電路器件，諸如邏輯器件、存儲(chǔ)器器件(例如，SRAM)、RF器件、輸入/輸出(I/O)器件、芯片上系統(tǒng)(SoC)器件、它們的組合、以及其他合適類型的器件。芯片50(或襯底10)包括層間介電層(未示出)和連接微電子元件的互連結(jié)構(gòu)(未不出)。根據(jù)一些實(shí)施例，層間介電層和互連結(jié)構(gòu)位于各種微電子兀件諸如兀件11的上方。層間介電層可以包括低-k介電材料、未摻雜的娃酸鹽玻璃(USG)、氮化娃、氮氧化娃、或其他常用的材料。低k介電材料的介電常數(shù)(k值)可以小于約3.9或小于約2.5。互連結(jié)構(gòu)中的金屬線和通孔/接觸件可以由銅或銅合金形成或者包括銅或銅合金。本領(lǐng)域技術(shù)人員將了解互連結(jié)構(gòu)和層間介電層的形成細(xì)節(jié)。圖1示出了導(dǎo)電區(qū)12，其可以是互連結(jié)構(gòu)的頂部金屬層或沉積在頂部金屬層上方的再分布層(RDL)。用于導(dǎo)電區(qū)12的合適的材料可以包括但不限于例如銅(Cu)、鋁(Al)、AlCu、銅合金、或其他合適的導(dǎo)電材料。導(dǎo)電區(qū)12還可以被稱作金屬焊盤區(qū)(或金屬焊盤)，其在接合工藝中用于將芯片50中的集成電路連接至外部部件，在該情況下所述外部部件是工件80。圖1還示出在襯底10上方形成鈍化層14并且對(duì)其進(jìn)行圖案化以形成暴露出一部分導(dǎo)電區(qū)12的開口，用于允許后續(xù)凸塊形成。在一個(gè)實(shí)施例中，鈍化層14由選自未摻雜的硅酸鹽玻璃(USG)、氮化硅、氮氧化硅、氧化硅、以及它們的組合中的非有機(jī)材料形成。在另一個(gè)實(shí)施例中，鈍化層14由諸如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等的聚合物層形成，但是也可以使用其他相對(duì)軟的通常為有機(jī)的介電材料。在一些實(shí)施例中，如果導(dǎo)電區(qū)12是RDL，則在導(dǎo)電區(qū)12下方形成另一個(gè)鈍化層?？梢允褂昧硪粋€(gè)鈍化層來保護(hù)下面的互連結(jié)構(gòu)免于受潮。圖1進(jìn)一步示出在鈍化層14上方形成聚合物層16并且對(duì)其進(jìn)行圖案化以形成暴露出一部分導(dǎo)電區(qū)12的另一個(gè)開口，用于允許后續(xù)凸塊形成。另一個(gè)開口可以小于、等于或大于以上描述的鈍化層14的開口。在一個(gè)實(shí)施例中，另一個(gè)開口設(shè)置在鈍化層14的開口內(nèi)，如圖1中所示。聚合物層16由諸如環(huán)氧樹脂、聚酰亞胺、苯并環(huán)丁烯(BCB)、聚苯并惡唑(PBO)等的聚合物形成，但是也可以使用其他相對(duì)軟的通常為有機(jī)的介電材料。在一個(gè)實(shí)施例中，聚合物層16是聚酰亞胺層。在另一個(gè)實(shí)施例中，聚合物層16是聚苯并惡唑(PBO)層。聚合物層16是軟的，并因此具有減小襯底上的固有應(yīng)力的功能。另外，可以容易地形成具有數(shù)十微米厚度的聚合物層16。圖1還示出根據(jù)一些實(shí)施例在聚合物層16上方形成的凸塊下金屬(UBM)層20。UBM層20可以包括在聚合物層16和金屬焊盤區(qū)12的暴露部分上形成的第一 UBM層18。第一 UBM層18還作為聚合物層16中另一個(gè)開口的側(cè)壁和底部的襯層(line)。第一 UBM層18也被稱為擴(kuò)散阻擋層，可以由鈦(Ti)、氮化鈦(TiN)、氮化鉭(TaN)AI (Ta)等形成。根據(jù)一些實(shí)施例，將第一 UBM層18沉積至厚度在約500埃至約2000埃的范圍內(nèi)?？梢栽诘谝?UBM層18上形成第二 UBM 22。第二 UBM層22也被稱為銅晶種層，可以具有的厚度為約
0.1 ym至約Iii m，例如約0.5 iim，但是厚度可以更大或更小。在一些實(shí)施例中，第二 UBM層22是含鈀(Pd)元素的銅層。圖1示出形成銅層34以與下面的第二 UBM層22接觸。銅層34旨在基本上包括一層，該層包括純?cè)劂~；包含不可避免的雜質(zhì)的銅；以及包含少量諸如鉭、銦、錫、鋅、錳、鉻、鈦、鍺、鍶、鉬、鎂、鋁或鋯的元素的銅合金。在一些實(shí)施例中，銅層34的厚度大于約30 Um0在一些其他實(shí)施例中，銅層34的厚度大于約40 iim。例如，銅層34厚約40 y m至約50iim，或厚約40iim至約70 y m，但是厚度可以更大或更小。銅層34在下文中被稱為銅柱34。圖1還示出在一些實(shí)施例中在銅柱34的頂面上形成的保護(hù)層40。保護(hù)層40可以包括子層36，其可以用作阻擋層以防止銅柱34中的銅擴(kuò)散至諸如焊料合金的接合材料中，該接合材料用于將襯底10接合到外部部件。防止銅擴(kuò)散增加了封裝件的可靠性和接合強(qiáng)度。保護(hù)層40還可以包括子層38，其可以包括鎳、錫、錫-鉛(SnPb)、金(Au)、銀(Ag)、鈀(Pd)、銦(In)、鎳-鈀-金(NiPdAu)、鎳-金(NiAu)、其他類似的材料、或合金。子層38可以是多層結(jié)構(gòu)或單層結(jié)構(gòu)。在一些實(shí)施例中，第一保護(hù)層36是厚度在約I y m至約5 ii m范圍內(nèi)的鎳層。在一些實(shí)施例中，第二保護(hù)層38是焊料層或金(Au)層。在一些實(shí)施例中，保護(hù)層40僅包括層36。在一些實(shí)施例中，保護(hù)層40被省略掉。在一些實(shí)施例中，完整的凸塊結(jié)構(gòu)42包括第一 UBM層18、第二 UBM層22、銅柱34、以及保護(hù)層40。圖1示出芯片50接合至工件80。工件80包括基板70，其可以是封裝基板、印刷電路板(PCB)、晶圓、管芯、中介層基板、電介質(zhì)基板、或其他合適的基板?；?0可以包括電連接至下面的金屬互連件72的多條導(dǎo)電跡線。導(dǎo)電跡線可以由基本純的銅(Cu)、鋁-銅合金(AlCu)或諸如鎢(W)、鎳(Ni)、鈀(Pd)、金(Au)和它們的合金的其他金屬材料形成。導(dǎo)電跡線的一些區(qū)域被定義為用于電連接至銅柱凸塊結(jié)構(gòu)42的接合焊盤區(qū)76P。在實(shí)施例中，在基板70上形成并且圖案化掩模層78，以覆蓋部分導(dǎo)電跡線，而不覆蓋導(dǎo)電跡線的其他部分，諸如，區(qū)域(或掩模開口)75。掩模層78可以由阻焊材料層、介電層、聚合物層、或耐焊接材料的任何其他材料形成。具有掩模開口 75的掩模層78提供用于在其他基板上焊接凸塊結(jié)構(gòu)的窗口。例如，在接合焊盤區(qū)76P的開口 75上方提供焊料層73，其可以包括錫(Sn)、鉛(Pb)、銀(Ag)、銅(Cu)、鎳(Ni)、秘(Bi)或其組合的合金。以上描述的金屬焊盤區(qū)12、鈍化層(14和16)以及銅凸塊(或銅柱)結(jié)構(gòu)42使芯片50能夠接合到工件80。然而，這種接合方案具有在導(dǎo)電區(qū)12的角部12*附近的鈍化層14碎裂以及在介電層和接近銅柱結(jié)構(gòu)42的互連結(jié)構(gòu)的上金屬層之間的界面分層的風(fēng)險(xiǎn)。碎裂和分層由接合結(jié)構(gòu)和它們周圍的材料的高應(yīng)力導(dǎo)致。高應(yīng)力的主要原因之一是接合結(jié)構(gòu)中的不同材料的熱膨脹系數(shù)(CTE)失配。例如，硅襯底的CTE為約3ppm/°C，用于隔離互連結(jié)構(gòu)的低k介電材料的CTE可以為約20ppm/°C,而封裝基板的CTE可以為約17ppm/°C。CTE的明顯差異導(dǎo)致應(yīng)力被施加至接合結(jié)構(gòu)和它們周圍的材料。銅柱的使用進(jìn)一步惡化了碎裂和分層問題，這是因?yàn)殂~是剛性材料。由熱膨脹失配導(dǎo)致的應(yīng)力被直接轉(zhuǎn)化為銅柱結(jié)構(gòu)42附近的結(jié)構(gòu)。圖2A示出根據(jù)一些實(shí)施例的具有凸塊結(jié)構(gòu)47的半導(dǎo)體芯片50'。半導(dǎo)體芯片50'包括襯底10'，其類似于上述襯底10。襯底10'包括元件11'和導(dǎo)電層13，導(dǎo)電層13可以包括Al、Al合金、Cu、Cu合金或其他合適的導(dǎo)電材料。導(dǎo)電層13可以是金屬層或RDL0在襯底10'上形成鈍化層14'以覆蓋導(dǎo)電層13的一部分并且使導(dǎo)電層13的其余部分暴露(open)。圖2A示出根據(jù)一些實(shí)施例鈍化層14'覆蓋導(dǎo)電層13的邊緣并且使導(dǎo)電層13的中心部分暴露(open)。鈍化層14'可以由類似于上述鈍化層14的材料制成。在一些實(shí)施例中，鈍化層14'的厚度處于約0.5 iim至約2.5 iim的范圍內(nèi)。根據(jù)一些實(shí)施例，在鈍化層14'上方形成UBM層20'。UBM層20'類似于上述UBM層20。在UBM層20'上方形成導(dǎo)電層45。導(dǎo)電層45可以是頂部金屬層或RDL。導(dǎo)電層45可以由Cu、Cu合金、或它們的組合制成。在一些實(shí)施例中，導(dǎo)電層45的厚度處于約2pm至約15i!m的范圍內(nèi)。在導(dǎo)電層45上方形成銅柱34'。銅柱34'通過類似于上述銅柱34的工藝形成。在一些實(shí)施例中，銅柱34'的厚度處于約IOiim至約80 iim的范圍內(nèi)。如上所述，第一保護(hù)層36可以是厚度在約0.5 iim至約5 iim范圍內(nèi)的鎳層。在一些實(shí)施例中，第二保護(hù)層38可以是厚度在約5 y m至約35 y m范圍內(nèi)的焊料層或金(Au)層。在一些實(shí)施例中，保護(hù)層40僅包括層36。在一些其他實(shí)施例中，不存在保護(hù)層40。在一些實(shí)施例中，銅柱結(jié)構(gòu)47包括銅柱34'和保護(hù)層40。形成模塑層26以圍繞銅柱34'并且覆蓋導(dǎo)電層45。在一些實(shí)施例中，暴露出導(dǎo)電層45的一部分，諸如，不在銅柱34'下方的導(dǎo)電層區(qū)域45'。根據(jù)一些實(shí)施例，模塑層26由流體模塑料制成。將流體模塑料分配在襯底上并且干燥以形成圖2A中所示的模塑層26。模塑層26由楊氏模量高于圖1中所示的聚合物層16的材料制成。如上所述，圖1的聚合物層16可以由聚酰亞胺制成，聚酰亞胺的楊氏模量為約3.2GPa。上述聚合物層16需要是相對(duì)軟的，以緩沖施加在凸塊結(jié) 構(gòu)42上的作用力。然而，銅柱結(jié)構(gòu)47不同于銅柱結(jié)構(gòu)42。銅柱34具有窄基部，其具有寬度Wa，寬度Wa比其余的銅柱34的寬度Wb更窄。相反，銅柱結(jié)構(gòu)47的銅柱34'具有寬度W2，寬度W2也是銅柱34'的基部的寬度。結(jié)果，銅柱34'耐受的應(yīng)力被分布在銅柱34'的寬度W2上方。結(jié)果，在銅柱結(jié)構(gòu)47的基部附近經(jīng)受的應(yīng)力低于在銅柱結(jié)構(gòu)42的基部附近經(jīng)受的應(yīng)力。另外，通過圖2A中所示的設(shè)計(jì)，銅柱結(jié)構(gòu)47不需要聚合物層的緩沖。作為代替，使用模塑層26。較高楊氏模量的模塑層26 (硬膜)對(duì)銅柱結(jié)構(gòu)47提供結(jié)構(gòu)支持并且減小凸塊結(jié)構(gòu)經(jīng)受的應(yīng)力。在一些實(shí)施例中，模塑層26的楊氏模量處于約5GPa至約25GPa的范圍內(nèi)。雖然模塑層26的楊氏模量高于聚合物層16,但是模塑層26的楊氏模量反映了硬度,不能太高。根據(jù)一些實(shí)施例，模塑層26的熱膨脹系數(shù)(CTE)處于約20ppm/°C至約60ppm/°C的范圍內(nèi)。模塑層26可以由熱固性塑料制成，其在形成之后不改變形狀。模塑層26的示例性材料是環(huán)氧樹脂。然而，也可以使用非熱固性塑料。在形成模塑層26之后，可以對(duì)芯片封裝件實(shí)施其他熱處理。這些熱處理的溫度可以處于約200°C至約260°C的范圍內(nèi)。只要模塑層26不變形并且在后續(xù)熱處理期間保持楊氏模量，可以使用任何熱固性塑料或熱塑料來形成模塑層26。銅柱34'被設(shè)置在導(dǎo)電層45的一部分45*上方，該部分45*具有寬度I。在一些實(shí)施例中，寬度W2比寬度W1更窄。在一些其他實(shí)施例中，寬度W2等于寬度W1，如圖2B中所示。模塑層26可以具有圍繞銅柱結(jié)構(gòu)47的各種輪廓。圖2A和圖2B示出兩種不同的輪廓。其他形狀和輪廓也是可能的。在一些實(shí)施例中，寬度W2處于約IOiim至約105 iim的范圍內(nèi)。在沒有諸如圖1的Wa的較窄基部的情況下，相對(duì)于銅柱34的基部，減小了銅柱34'基部處的集中應(yīng)力的風(fēng)險(xiǎn)。結(jié)果，寬度胃2可以比圖1的％更窄。類似地，凸塊結(jié)構(gòu)的間距，即相鄰?fù)箟K結(jié)構(gòu)之間的最短距離可以比圖1中所示的結(jié)構(gòu)更窄。在一些實(shí)施例中，間距處于約40iim至約180iim的范圍內(nèi)。在一些實(shí)施例中，寬度W1在約10 y m至約105iim的范圍內(nèi)。銅柱34'的高度H1處于約30 iim至約60 iim的范圍內(nèi)。在鈍化層14'上方圍繞銅柱34'的區(qū)域中的模塑層26的高度H2處于約5 iim至約eoym的范圍內(nèi)。在遠(yuǎn)離銅柱34'的區(qū)域(諸如上述區(qū)域45')中在鈍化層14'上方的模塑層26的高度H3處于約15 ii m至約55 y m的范圍內(nèi)。圖3A至圖3J示出根據(jù)一些實(shí)施例的經(jīng)過循序操作形成圖2A和圖2B中所示的結(jié)構(gòu)的襯底10'的橫截面圖。圖3A示出在襯底10'上形成鈍化層14'并且對(duì)其進(jìn)行圖案化以形成暴露出一部分導(dǎo)電層13的第一開口。鈍化層14'可以通過諸如等離子體增強(qiáng)CVD(PECVD)工藝的化學(xué)汽相沉積(CVD)工藝沉積。通過光刻膠層圖案化襯底10'，然后蝕刻鈍化層14'以形成開口。此后，沉積(一個(gè)或多個(gè))UBM層20'。(一個(gè)或多個(gè))UBM層20'的沉積可以通過物理汽相沉積(PVD)或其他適用的方法實(shí)現(xiàn)。在沉積UBM層20'之后沉積并圖案化光刻膠層46。然后,根據(jù)一些實(shí)施例,如圖3B中所不,在通過光刻膠層46形成的開口中沉積導(dǎo)電層45。例如，導(dǎo)電層45可以通過電鍍工藝沉積。根據(jù)一些實(shí)施例，在沉積導(dǎo)電層45之后，去除光刻膠層46，沉積并圖案化另一光刻膠層48，如圖3C中所示。通過光刻膠層48形成的開口 49限定用于形成銅柱34'的空間。圖3D示出根據(jù)一些實(shí)施例在開口 49中諸如通過電鍍形成銅柱34'和保 護(hù)層40。如果導(dǎo)電層45由銅制成，則可以直接在導(dǎo)電層45上方對(duì)銅柱34'進(jìn)行電鍍。圖3D還示出凸塊結(jié)構(gòu)47的間距P。在形成銅柱34'和保護(hù)層40之后，去除光刻膠層48。然后，根據(jù)一些實(shí)施例，通過蝕刻去除暴露的(一個(gè)或多個(gè))UBM層20'，如圖3E中所示。此后，根據(jù)一些實(shí)施例，在襯底10'上分配流體模塑料51以覆蓋銅柱34'，如圖3F中所示。如上所述，流體模塑料51是化合物，其在干燥之后，楊氏模量高于3.2GPa。例如，流體模塑料51可以由熱固性塑料制成。然后，根據(jù)一些實(shí)施例，在流體模塑料51的表面上對(duì)著襯底10'按壓彈性膜52，如圖3G中所示。在一些實(shí)施例中，彈性膜52由特氟綸(Teflon)制成，其是柔性的并且不會(huì)粘住流體模塑料51。從而，彈性膜52與流體模塑料51分開以形成模塑層26。對(duì)彈性膜52施加力P，直到彈性膜52被按壓到銅柱34'上方的保護(hù)層40為止。在一些實(shí)施例中，力的范圍為約200kN(千牛頓)至約400kN。按壓流體模塑料51直到在銅柱結(jié)構(gòu)47上僅留下流體模塑料51的薄層51*為止，銅柱結(jié)構(gòu)47包括銅柱34'和保護(hù)層40。在一些實(shí)施例中，流體模塑料的薄層51*的厚度處于約20埃至約2000埃的范圍內(nèi)。圖3G示出根據(jù)一些實(shí)施例被按壓的流體模塑料51保留在銅凸塊(或柱)結(jié)構(gòu)47的側(cè)壁上并且覆蓋在其上不具有銅柱34'的導(dǎo)電層45。然而，在一些實(shí)施例中，彈性膜52可以按壓到導(dǎo)電層45'，并且在導(dǎo)電層45'上方留下流體模塑料的薄層。在對(duì)彈性膜52施加壓力之后，去除彈性膜52并且固化襯底10'以逐出流體模塑料51中的揮發(fā)性化合物，諸如，濕氣或具有低蒸發(fā)溫度的其他有機(jī)化合物，并且將流體模塑料51轉(zhuǎn)換成固體支持性模塑層26。在一些實(shí)施例中，在約100°C至約250°C的溫度下進(jìn)行固化操作。在一些其他實(shí)施例中，固化溫度處于約130°C至約180°C的范圍內(nèi)。根據(jù)一些實(shí)施例，固化工藝的持續(xù)時(shí)間為約I分鐘至約10分鐘。固化操作幫助設(shè)置模塑層26的形狀/輪廓。在固化操作之后，通過蝕刻去除位于銅凸塊結(jié)構(gòu)47上方的由薄層51*轉(zhuǎn)換的薄模塑層26*?？梢允褂酶晌g刻或濕蝕刻去除薄模塑層26*。在一些實(shí)施例中，通過等離子體蝕刻工藝去除銅凸塊結(jié)構(gòu)47上方的薄模塑層26*。圖31示出在去除薄模塑層26*之后襯底10'上的封裝的銅凸塊結(jié)構(gòu)47的橫截面圖。在一些實(shí)施例中，模塑層26*覆蓋導(dǎo)電層45。以上關(guān)于圖3A-圖31描述的工藝順序僅是實(shí)施例。其他工藝順序也是可能的。例如，在襯底10'上分配流體模塑料51之后，可以首先固化襯底10'以將流體模塑料51轉(zhuǎn)變成模塑層26。此后，可以實(shí)施蝕刻從保護(hù)層40的表面去除模塑層26。根據(jù)一些實(shí)施例，如圖3J中所示，蝕刻還可以在銅柱結(jié)構(gòu)47之間重建相對(duì)平坦的表面27。上述形成銅柱結(jié)構(gòu)的機(jī)構(gòu)使在平坦導(dǎo)電表面上形成銅柱結(jié)構(gòu)成為可能。另外，銅柱結(jié)構(gòu)通過楊氏模量比聚酰亞胺更高(或更硬的材料)的模塑層支持，聚酰亞胺通常用于支持銅柱。所形成的銅柱結(jié)構(gòu)大大減小了鈍化層碎裂和圍繞銅柱結(jié)構(gòu)的電介質(zhì)界面處分層的風(fēng)險(xiǎn)。在一些實(shí)施例，提供位于半導(dǎo)體襯底上的半導(dǎo)體器件結(jié)構(gòu)。該半導(dǎo)體器件結(jié)構(gòu)包括:位于半導(dǎo)體襯底上方的凸塊下金屬(UBM)層和在UBM層上方形成的導(dǎo)電層。半導(dǎo)體器件結(jié)構(gòu)還包括:直接形成在導(dǎo)電層上方的銅柱和圍繞銅柱的側(cè)壁并且覆蓋銅柱下方的導(dǎo)電層的模塑層。模塑層的楊氏模量處于約5GPa至約25GPa的范圍內(nèi)。在一些其他實(shí)施例中，提供位于半導(dǎo)體襯底上的半導(dǎo)體器件結(jié)構(gòu)。半導(dǎo)體器件結(jié)構(gòu)包括:位于半導(dǎo)體襯底上方的凸塊下金屬(UBM)層、以及在UBM層上方形成的導(dǎo)電層。半導(dǎo)體器件結(jié)構(gòu)還包括:直接形成在導(dǎo)電層上方的銅柱、以及圍繞銅柱的側(cè)壁并且覆蓋銅柱下方的導(dǎo)電層的模塑層。模塑層的楊氏模量處于約5GPa至約25GPa的范圍內(nèi)。在半導(dǎo)體襯底上具有多于一個(gè)銅柱，并且銅柱的間距處于約40 y m至約180 y m的范圍內(nèi)。在又一些實(shí)施例中，提供在襯底上形成銅柱結(jié)構(gòu)的方法。該方法包括:在襯底上方形成鈍化層，以及在鈍化層上方形成UBM層。鈍化層具有暴露出導(dǎo)電區(qū)的開口，以及在UBM層上方形成導(dǎo)電層。該方法還包括:在導(dǎo)電層上方形成銅柱結(jié)構(gòu)，以及形成模塑層以圍繞銅柱并且覆蓋銅柱下面的導(dǎo)電層。模塑層的楊氏模量處于約5GPa至約20GPa的范圍內(nèi)。在以上詳細(xì)說明中，參考其具體示例性實(shí)施例描述本發(fā)明。然而，很明顯在不背離如權(quán)利要求中闡述的本發(fā)明的較寬泛精神和范圍的情況下可以對(duì)其作各種修改、結(jié)構(gòu)、工藝和改變。因此，說明書和附圖被視為是說明性的而不是限制性的?？梢岳斫?，本發(fā)明能夠使用多種其他組合和環(huán)境并且能夠在本文所表達(dá)的發(fā)明構(gòu)思的范圍內(nèi)進(jìn)行改變或修改。
權(quán)利要求
1.一種位于半導(dǎo)體襯底上的半導(dǎo)體器件結(jié)構(gòu)，包括: 凸塊下金屬(UBM)層，位于所述半導(dǎo)體襯底上方； 導(dǎo)電層，形成在所述UBM層上方； 銅柱，直接形成在所述導(dǎo)電層上方；以及 模塑層，圍繞所述銅柱的側(cè)壁并且覆蓋所述銅柱下方的所述導(dǎo)電層，其中，所述模塑層的楊氏模量處于約5GPa到約25GPa的范圍內(nèi)。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述銅柱的寬度處于約ΙΟμπι到約105 μ m的范圍內(nèi)。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述半導(dǎo)體器件包括多于一個(gè)銅柱，并且所述多于一個(gè)銅柱之間的間距處于約40 μ m到約180 μ m的范圍內(nèi)。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，在所述導(dǎo)電層上方，圍繞所述銅柱側(cè)壁的所述模塑層的高度處于約5 μ m至約60 μ m的范圍內(nèi)。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述銅柱下方的所述導(dǎo)電層的寬度等于或?qū)捰谒鲢~柱的寬度。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述模塑層的熱膨脹系數(shù)處于約20ppm/°C至約60ppm/°C的范圍內(nèi)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo) 體器件結(jié)構(gòu)，其中，所述模塑層具有彎曲表面。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述模塑層與鈍化層接觸。
9.一種位于半導(dǎo)體襯底上的半導(dǎo)體器件結(jié)構(gòu)，包括: 凸塊下金屬(UBM)層，位于所述半導(dǎo)體襯底上方； 導(dǎo)電層，形成在所述UBM層上方； 銅柱，直接形成在所述導(dǎo)電層上方；以及 模塑層，圍繞所述銅柱的側(cè)壁并且覆蓋所述銅柱下方的所述導(dǎo)電層，其中，所述模塑層的楊氏模量處于約5GPa至約25GPa的范圍內(nèi)，其中，所述半導(dǎo)體器件結(jié)構(gòu)包括多于一個(gè)銅柱，并且所述多于一個(gè)銅柱的間距處于約40 μ m至約180 μ m的范圍內(nèi)。
10.一種在襯底上形成銅柱結(jié)構(gòu)的方法，包括: 在所述襯底上方形成鈍化層； 在所述鈍化層上方形成UBM層，其中，所述鈍化層具有暴露出導(dǎo)電區(qū)的開口 ； 在所述UBM層上方形成導(dǎo)電層； 在所述導(dǎo)電層上方形成銅柱結(jié)構(gòu)；以及 形成模塑層以圍繞所述銅柱并且覆蓋所述銅柱下面的所述導(dǎo)電層，其中，所述模塑層的楊氏模量處于約5GPa至約20GPa的范圍內(nèi)。
全文摘要
本發(fā)明提供了用于形成細(xì)間距銅凸塊結(jié)構(gòu)的機(jī)構(gòu)。所描述的形成銅柱結(jié)構(gòu)的機(jī)構(gòu)使在平坦導(dǎo)電表面上形成銅柱結(jié)構(gòu)成為可能。另外，銅柱結(jié)構(gòu)由楊氏模量比聚酰亞胺更高(或更硬的材料)的模塑層支持。所形成的銅柱結(jié)構(gòu)大大減小了鈍化層碎裂和圍繞銅柱結(jié)構(gòu)的電介質(zhì)界面處分層的風(fēng)險(xiǎn)。
文檔編號(hào)H01L21/60GK103137585SQ20121019025
公開日2013年6月5日 申請(qǐng)日期2012年6月8日 優(yōu)先權(quán)日2011年11月22日
發(fā)明者林宗澍, 普翰屏, 鄭明達(dá), 黃昶嘉, 劉浩君 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司