專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明的示例性實施例涉及ー種半導(dǎo)體器件，尤其涉及具有金屬柵電極和高k電介質(zhì)材料的柵層疊結(jié)構(gòu)以及包括所述柵層疊結(jié)構(gòu)的半導(dǎo)體器件。
背景技術(shù)：
通常，在互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)集成電路中，N溝道金屬氧化物半導(dǎo)體(NMOS)和P溝道金屬氧化物半導(dǎo)體(PMOS)包括由氧化硅(SiO2)或氧氮化硅(SiON)所形成的柵電介質(zhì)層。在此，使用N型多晶硅層作為NMOS的柵電極，使用P型多晶硅層作為PMOS的柵電極。隨著半導(dǎo)體器件被要求具有高集成度、高驅(qū)動速度、以及低功耗，盡管柵電介質(zhì)層厚度減少，但漏極電流要夠大而且截止電流(off-current)要增加。為了應(yīng)對這樣的特點(diǎn)，正在開發(fā)ー種使用介電常數(shù)比氧化硅和氧氮化硅大的材料作為柵電介質(zhì)層的方法。材料的例子包括介電常數(shù)大于3.9、在高溫下展現(xiàn)優(yōu)良的熱穩(wěn)定性、以及具有其它有用的特征的高k電介質(zhì)材料。然而，高k電介質(zhì)材料具有兼容性問題，如在與多晶娃層的界面處可能發(fā)生費(fèi)米能級釘扎(Ferm1-level pinning)和柵耗盡(gatedepletionノ。作為應(yīng)對這樣的特點(diǎn)的ー種方法，正在發(fā)展具有插入金屬的多晶硅(metal-1nserted polysilicon, MIPS)結(jié)構(gòu)的柵層疊結(jié)構(gòu)。具有MIPS結(jié)構(gòu)的柵層疊結(jié)構(gòu)包括插入在柵電介質(zhì)層與多晶硅層之間的金屬層。當(dāng)使用具有MIPS結(jié)構(gòu)的柵層疊結(jié)構(gòu)吋，可控制因固定的電荷所造成的柵耗盡和閾值電壓變化。然而，當(dāng)使用金屬層作為柵電極時,難以控制功函數(shù)(work function, WF)。尤其是，金屬層的有效功函數(shù)(eWF)可能會由于后續(xù)用于形成源扱/漏極的高溫退火エ藝而退化。作為克服這種退化的對策，已經(jīng)使用氧化物覆蓋層來利用電負(fù)性原理控制閾值電壓。然而，氧化物覆蓋層可能會增加工藝的數(shù)量，因而增加生產(chǎn)成本。

發(fā)明內(nèi)容
本發(fā)明的實施例涉及ー種具有能獲得適當(dāng)?shù)拈撝惦妷旱臇艑盈B結(jié)構(gòu)的NM0S、半導(dǎo)體器件、及其制造方法。根據(jù)本發(fā)明的一個實施例，一種半導(dǎo)體器件包括:柵層疊結(jié)構(gòu)，所述柵層疊結(jié)構(gòu)包括形成在半導(dǎo)體襯底之上的柵電介質(zhì)層、形成在柵電介質(zhì)層之上的金屬層、以及形成在金屬層之上的覆蓋層，其中覆蓋層包括化學(xué)元素，所述化學(xué)元素在覆蓋層與金屬層之間的界面出的濃度比在覆蓋層的其它區(qū)域處的濃度高且可用于控制柵層疊結(jié)構(gòu)的有效功函數(shù)(eWF)。根據(jù)本發(fā)明的另ー個實施例，一種半導(dǎo)體器件包括:相互隔離且形成在半導(dǎo)體襯底之上的N溝道金屬氧化物半導(dǎo)體(NMOS)柵層疊結(jié)構(gòu)和P溝道金屬氧化物半導(dǎo)體(PMOS)柵層疊結(jié)構(gòu)。NMOS柵層疊結(jié)構(gòu)包括柵電介質(zhì)層、在柵電介質(zhì)層之上的金屬層、以及在金屬層之上的覆蓋層。覆蓋層包括化學(xué)元素，所述化學(xué)元素在覆蓋層與金屬層之間的界面處的濃度比在覆蓋層的其它區(qū)域處的濃度高且可用于控制NMOS柵層疊結(jié)構(gòu)的有效功函數(shù)(eWF)。根據(jù)本發(fā)明的又一個實施例，ー種NM0S，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底具有N溝道；柵層疊結(jié)構(gòu)，所述柵層疊結(jié)構(gòu)包括形成在N溝道之上的柵電介質(zhì)層、形成在柵電介質(zhì)層之上的金屬層、以及覆蓋層，所述覆蓋層包括在金屬層與覆蓋層之間的界面的濃度比在覆蓋層的其它區(qū)域處的濃度高的硼，其中硼可用于控制柵層疊結(jié)構(gòu)的有效功函數(shù)(eWF)。根據(jù)本發(fā)明的再一個實施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在半導(dǎo)體襯底之上形成柵電介質(zhì)層；在柵電介質(zhì)層之上形成金屬層；在金屬層之上形成覆蓋層，覆蓋層包括用于控制有效功函數(shù)(eWF)的化學(xué)元素；通過刻蝕覆蓋層、金屬層、以及柵電介質(zhì)層來形成柵層疊結(jié)構(gòu)；以及執(zhí)行退火以使得形成在覆蓋層與金屬層之間的界面處的化學(xué)元素的濃度比在覆蓋層的其它區(qū)域處的濃度高。根據(jù)本發(fā)明的再一個實施例，一種制造半導(dǎo)體器件的方法包括以下步驟:在半導(dǎo)體襯底之上形成柵電介質(zhì)層；在柵電介質(zhì)層之上形成金屬層；在金屬層之上形成覆蓋層，其中覆蓋層包括用于控制有效功函數(shù)(eWF)的化學(xué)元素；通過刻蝕覆蓋層、金屬層、和柵電介質(zhì)層來形成柵層疊結(jié)構(gòu)；通過將雜質(zhì)注入襯底來形成源扱/漏扱；以及執(zhí)行退火以使得形成在覆蓋層與金屬層之間的界面處的化學(xué)元素的濃度比在覆蓋層的其它區(qū)域處的濃度聞。


圖1是說明根據(jù)本發(fā)明的第一實施例的柵層疊結(jié)構(gòu)的圖。圖2A至2E是說明制造根據(jù)本發(fā)明的第一實施例的NMOS的方法的圖。圖3是說明根據(jù)本發(fā)明的第一實施例的一個變化例的柵層疊結(jié)構(gòu)的圖。圖4是說明根據(jù)本發(fā)明的第二實施例的柵層疊結(jié)構(gòu)的圖。圖5A至5F是說明制造根據(jù)本發(fā)明的第二實施例的NMOS的方法的圖。圖6是說明包括根據(jù)本發(fā)明的實施例的NMOS的CMOS集成電路的圖。圖7是示出根據(jù)本發(fā)明的實施例的平帶電壓的變化的曲線圖。圖8是示出在對根據(jù)本發(fā)明的實施例的柵層疊結(jié)構(gòu)執(zhí)行退火エ藝后得到的二次離子質(zhì)譜(SIMS)分析結(jié)果的曲線圖。
具體實施例方式下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施，并不應(yīng)當(dāng)解釋為限定為本文所提供的實施例。另外，提供這些實施例是為了使本說明書充分和完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在本說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實施例中表示相同的部分。附圖并非按比例繪制，并且在某些情況下為了清楚地示出實施例的特征，可能對比例進(jìn)行了夸大處理。當(dāng)提及第ー層在第二層“上”或在襯底“上”時，其不僅表示第一層直接形成在第二層或襯底上的情況，還表示在第一層與第二層或襯底之間存在第三層的情況。用C_V(電容-電壓)和I_V(電流-電壓)測量來評估諸如有效功函數(shù)(eWF)的電學(xué)特性。在本發(fā)明的實施例中，利用柵電介質(zhì)層和柵電極的C-V測量來從平帶(flatband)評估/獲取eWF。柵電極材料的eWF可能會受柵電介質(zhì)層的固定電荷、形成在界面的偶極子、費(fèi)米能階釘扎等影響。這與柵材料的唯一的WF不同。圖1是說明根據(jù)本發(fā)明的第一實施例的柵層疊結(jié)構(gòu)的圖。圖1示出NMOS的柵層
疊結(jié)構(gòu)。參照圖1，襯底11包括晶體管區(qū)。在此，晶體管區(qū)是形成N溝道金屬氧化物半導(dǎo)體場效應(yīng)晶體管(NM0SFET，下文稱為NM0S)的地方。在襯底11之上形成有柵層疊結(jié)構(gòu)NG。柵層疊結(jié)構(gòu)NG包括順序?qū)盈B的柵電介質(zhì)層13、金屬層14、以及覆蓋層16。柵層疊結(jié)構(gòu)NG還包括處在柵電介質(zhì)層13與襯底11之間界面層12。界面層12可以包括氧化娃。襯底11可以包括由娃、鍺、以及娃鍺(silicon germanium)所形成的襯底,但不限于此。另外，可以將整個襯底11或一部分襯底11置于應(yīng)變下(例如，以便造成變形)。以下會詳細(xì)描述柵層疊結(jié)構(gòu)NG。首先，柵電介質(zhì)層13包括具有高介電常數(shù)的材料(下文稱為高k電介質(zhì))。高k電介質(zhì)具有比通常用作柵電介質(zhì)層的氧化硅(SiO2)的介電常數(shù)(約3.9)大的介電常數(shù)。另夕卜，高k電介質(zhì)層具有比氧化硅大得多的物理厚度和比氧化硅小的等效氧化物厚度(EOT)。柵電介質(zhì)層13包括含有諸如金屬氧化物、金屬娃酸鹽、或金屬娃酸鹽氮化物的材料的金屬。金屬氧化物包括含有如鉿(Hf)、鋁(Al)、鑭(La)、或鋯(Zr)的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鑭(LaO2)、氧化鋯(ZrO2)、或它們的組合。金屬硅酸鹽包括含有如Hf或Zr的金屬的硅酸鹽。金屬硅酸鹽可以包括硅酸鉿(HfSiO)、鋯硅酸鹽(ZrSiOx)、或它們的組合。金屬硅酸鹽氮化物是通過氮與金屬硅酸鹽的反應(yīng)所獲得的材料。根據(jù)ー個例子，柵電介質(zhì)層13可以包括金屬娃酸鹽氮化物。金屬娃酸鹽氮化物可以包括氮化硅酸鉿(HfSiON)。當(dāng)柵電介質(zhì)層13是由金屬硅酸鹽氮化物形成時，可以提高介電常數(shù)，以及可以在后續(xù)的熱エ藝期間抑制晶化。根據(jù)ー個例子，柵電介質(zhì)層13可以由介電常數(shù)為9或更大的材料形成。金屬層14包括如金屬、金屬氮化物、或金屬碳化物的金屬材料。例如，可以使用鎢(W) >11 (Ta)、招(Al)、釕(Ru)、鉬(Pt)、氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、碳化鉭(TaC)、及其混合物。另外,金屬層14可以包括上述材料的多層。金屬層14成為NMOS的金屬柵電極。覆蓋層16用于防止金屬層14的氧化。覆蓋層16包括多晶硅或硅鍺(SiGe)。覆蓋層16包括聚集在與金屬層14的界面處的多個化學(xué)元素15 (即，化學(xué)元素15在界面處的濃度比在覆蓋層16的其余部分處的濃度高)。多個化學(xué)元素15用于減小柵層疊結(jié)構(gòu)NG的eWF。多個化學(xué)元素15包括硼。多個化學(xué)元素15可以具有使得在覆蓋層16與金屬層14之間的界面處形成一層那樣高的密度。當(dāng)以這樣高的密度分布多個化學(xué)元素15時，會進(jìn)一步增強(qiáng)eWF減小效果。多個化學(xué)元素15可以具有102°至IO22原子/cm3的濃度。
在襯底11內(nèi)部，形成了源極17和漏極18。源極17和漏極18中注入有N型雜質(zhì)。在柵層疊結(jié)構(gòu)NG的下方在源極17與漏極18之間的襯底11中形成有N溝道19。圖1的柵層疊結(jié)構(gòu)成為NMOS的柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)具有包括高k電介質(zhì)材料和金屬柵的MIPS結(jié)構(gòu)。在柵層疊結(jié)構(gòu)NG中，在金屬層14與覆蓋層16之間的界面處聚集著多個化學(xué)元素
15。多個化學(xué)元素15包括硼。在與金屬層14的界面聚集化學(xué)元素15，以由此減小柵層疊結(jié)構(gòu)NG的eWF。具體而言，由于硼聚集在金屬層14與覆蓋層16之間的界面處，因此可以減小柵層疊結(jié)構(gòu)NG的eWF以獲得適于NMOS的eWF，且可以針對所述NMOS控制閾值電壓。在此，適于NMOS的eWF具有小于4.5eV的值。圖2A至2E是說明制造根據(jù)本發(fā)明的·第一實施例的半導(dǎo)體器件的方法的圖。在本發(fā)明的第一實施例中，將說明NMOS制造方法。NMOS制造方法是通過第一柵エ藝來執(zhí)行的。第一柵エ藝是指當(dāng)制造具有高k電介質(zhì)材料和金屬柵電極的半導(dǎo)體器件時，在完成柵圖案化之后執(zhí)行退火的エ藝。本發(fā)明不限于NM0S，而可以應(yīng)用于制造N溝道FET的方法。參照圖2A，制備襯底11。襯底11是形成NMOS的所在。襯底11可以包括由硅、鍺、及硅鍺所形成的襯底，但不限于此。在此，可以將整個襯底11或一部分襯底11置于應(yīng)變下。另外，雖未示出，但襯底11可以包括經(jīng)由任何合理適用的阱形成エ藝所形成的阱。由于襯底11包括形成NMOS的區(qū)域，因此阱是P型阱。為了形成P型阱，可以將諸如硼的P型雜質(zhì)注入襯底11。另外，雖未示出，但可以在阱形成エ藝之后經(jīng)由任何合理適用的溝道離子注入エ藝形成N溝道區(qū)。為了形成N溝道區(qū)，可以將諸如磷(P)或神(As)的N型雜質(zhì)注入襯底11。接著，在襯底11之上形成柵電介質(zhì)層13。柵電介質(zhì)層13至少包括高k電介質(zhì)材料。另外，可以在襯底11與柵電介質(zhì)層13之間進(jìn)一歩形成界面層12?？梢酝ㄟ^以下方法形成柵電介質(zhì)層13。首先，經(jīng)由清潔エ藝去除在襯底11表面上的原生氧化物。使用包括HF的溶液執(zhí)行清潔エ藝。在執(zhí)行清潔エ藝時，去除了襯底11表面上的原生氧化物，且襯底11表面上的懸掛鍵也被氫鈍化。因此，在執(zhí)行后續(xù)エ藝前抑制了原生氧化物的生長。接著，形成界面層12。界面層12包括電介質(zhì)材料，例如，氧化硅(SiO2)或氧氮化硅(SiON)。界面層12用于改善襯底11與柵電介質(zhì)層13之間的界面特征，由此增強(qiáng)電子遷移特征。接下來，形成柵電介質(zhì)層13。柵電介質(zhì)層13包括高k電介質(zhì)材料(下文稱為高k電介質(zhì))。高k電介質(zhì)材料具有比通常用作柵電介質(zhì)層的氧化硅(SiO2)的介電常數(shù)(約3.9)大的介電常數(shù)。另外，高k電介質(zhì)具有比氧化硅大得多的物理厚度和比氧化硅小的等效氧化物厚度(EOT)。柵電介質(zhì)層13可以包括介電常數(shù)比界面層12的介電常數(shù)大的材料。用來作為柵電介質(zhì)層13的高k電介質(zhì)材料包括含有諸如金屬氧化物、金屬娃酸鹽、或金屬硅酸鹽氮化物的材料的金屬。金屬氧化物包括含有諸如Hf、Al、La、或Zr的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鑭(LaO2)、氧化鋯(ZrO2)、或它們的組合。金屬硅酸鹽包括含有諸如Hf 或Zr的金屬的硅酸鹽。金屬硅酸鹽可以包括硅酸鉿(HfSiO)、硅酸鋯(ZrSiOx)、或它們的組合。金屬硅酸鹽氮化物是通過氮與金屬硅酸鹽的反應(yīng)所獲得的材料。金屬硅酸鹽氮化物可以包括氮化硅酸鉿(HfSiON)。當(dāng)使用金屬硅酸鹽氮化物形成柵電介質(zhì)層13時，可以增加介電常數(shù)，以及可以在后續(xù)的熱エ藝期間抑制晶化?？梢酝ㄟ^例如任何合理適用的用于沉積材料的沉積技術(shù)來執(zhí)行柵電介質(zhì)層13的形成エ藝。例如，沉積技術(shù)可以包括化學(xué)氣相沉積(CVD)、低壓CVD(LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (MOCVD)、原子層沉積(ALD)、等離子體增強(qiáng)ALD (PEALD)等。根據(jù)ー個例子，可以使用PEALD來形成均勻的薄膜。根據(jù)ー個例子，柵電介質(zhì)層13可以由介電常數(shù)為9或更大的材料形成。另外，柵電介質(zhì)層13可以由基于Hf的材料形成。這里，基于Hf的材料包括氧化鉿(HfO2)、硅酸鉿(HfSiO)、以及氮化硅酸鉿(HfSiON)。參照圖2B，在柵電介質(zhì)層13之上形成金屬層14?？梢詫⒔饘賹?4形成在包括柵電介質(zhì)層13的襯底11的整個表面之上。金屬層14成為NMOS的金屬柵電極。金屬層14包括金屬性材料(即，金屬、金屬氮化物、或金屬碳氮化物)。例如，可以將氮化鈦(TiN)、碳氮化鈦(TiCN)、鋁氮化鈦(TiAlN)、硅氮化鈦(TiSiN)、氮化鉭(TaN)、碳氮化鉭(TaCN)、硅氮化鉭(TaSiN)、鈦氮化鉭(TaTiN)、硅化鈦(TiSi)、氮化鉿(HfN)、及它們的混合物用于金屬層14。此外,金屬層14可以包括上述材料的多層。將金屬層14形成為0.1nm 4nm的厚度。當(dāng)將金屬層14形成為如此小的厚度時，可以減小eWF。參照圖2C，在金屬層14之上形成含有用于控制eWF的多個化學(xué)元素15的覆蓋層
16。覆蓋層16作為氧化防止層以防止金屬層14的氧化。多個化學(xué)元素15包括減小柵層疊結(jié)構(gòu)的eWF的元素。覆蓋層16包括防止金屬層14的氧化的材料。覆蓋層16包括含硅層。覆蓋層16包括多晶硅或硅鍺(SiGe)。由于化學(xué)元素15是用于減小eWF的元素，因此覆蓋層16包括摻雜有多個化學(xué)元素15的多晶硅或硅鍺。多個化學(xué)元素15可以包括硼。因此，覆蓋層16包括摻硼的多晶硅或摻硼的SiGe。當(dāng)形成覆蓋層16時可以原位地(in-situ)摻雜多個化學(xué)元素15。例如，當(dāng)覆蓋層16包括SiGe時，使用含硼氣體來在沉積覆蓋層16的SiGe期間原位地?fù)诫s硼。如此ー來，由于在沉積SiGe的期間使用硼作為摻雜劑，因此在覆蓋層16內(nèi)的硼可以有均勻的濃度。在另ー個實施例中，在沉積覆蓋層16的SiGe期間，可以使用含硼氣體來原位地?fù)诫s硼使得覆蓋層具有硼的濃度梯度。在溫度為450°C或更低的爐中沉積覆蓋層16。為了摻雜多個化學(xué)元素15，可以在覆蓋層16的沉積期間使用硅源、鍺源、或含硼的源作為反應(yīng)氣體。硅源包括SiH4，鍺源包括GeH4，含硼的源包括BC14。當(dāng)覆蓋層16為多晶硅層時，使用硅源及含硼的源作為反應(yīng)氣體來摻雜化學(xué)元素15。當(dāng)用SiGe作為覆蓋層16時，可以防止金屬層14與柵電介質(zhì)層13的退化。由于在SiGe中存在鍺，可以將エ藝溫度降低至450°C或更低，這防止了金屬層14與柵電介質(zhì)層13的退化。此外，當(dāng)采用SiGe時，可以利用硼來控制eWF以及也可以通過對硼和鍺的濃度調(diào)整來控制eWF。根據(jù)上述說明，當(dāng)形成覆蓋層16時，摻雜能控制eWF的多個化學(xué)元素15。尤其是，用來作為化學(xué)元素15的硼減小NMOS的柵層疊結(jié)構(gòu)的eWF。在此，多個化學(xué)元素15可以具有102°至IO22原子/cm3的濃度。參照圖2D，使用柵掩模(未示出)來執(zhí)行柵圖案化工藝。執(zhí)行柵圖案化工藝來順序地刻蝕復(fù)蓋層16、金屬層14、棚電介質(zhì)層13、以及界面層12。因此，在襯底11之上形成柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)包括順序?qū)盈B的柵電介質(zhì)層13、金屬層14、以及覆蓋層16。柵層疊結(jié)構(gòu)還包括形成在柵層疊結(jié)構(gòu)13下方的界面層12。柵層疊結(jié)構(gòu)成為NMOS的柵層疊結(jié)構(gòu)。此外，在柵層疊結(jié)構(gòu)中的覆蓋層16中摻雜有多個化學(xué)元素15。在柵圖案化工藝之后，可以執(zhí)行本領(lǐng)域中熟知的エ藝。例如，可以執(zhí)行源扱/漏極形成エ藝等。源極17和漏極18摻雜有諸如P或As的N型雜質(zhì)。在N型源極17與N型漏極18之間形成有N溝道19，且所述柵層疊結(jié)構(gòu)形成在N溝道19之上。參照圖2E，執(zhí)行退火20以激活摻雜在源極17和漏極18內(nèi)的雜質(zhì)。在此，退火20包括快速熱退火(RTA)?？梢栽?00 1100°C的溫度下執(zhí)行退火20。分布在覆蓋層16內(nèi)的多個化學(xué)元素15通過退火20而聚集在與金屬層14的界面處。即，多個化學(xué)元素15聚集在金屬層14與覆蓋層16之間的界面處。由于化學(xué)元素15包括硼，因此硼聚集在金屬層14與覆蓋層16之間的界面處。多個化學(xué)元素15可以具有使得在覆蓋層16與金屬層14之間的界面處形成層那樣高的密度。如此ー來，當(dāng)高密度地分布多個化學(xué)元素15時，會進(jìn)ー步增強(qiáng)eWF減小效果。在此，多個化學(xué)元素15可以具有102°至IO22原子/cm3的濃度。多個化學(xué)元素15聚集在與金屬層14的界面處，由此減小柵層疊結(jié)構(gòu)的eWF。具體而言，當(dāng)將可用作化學(xué)元素15的硼聚集在金屬層14與覆蓋層16之間的界面處時，可以減小柵層疊結(jié)構(gòu)的eWF以控制NMOS的閾值電壓。在此，由于化學(xué)元素15聚集在與金屬層14的界面處，因此可以獲得適于NMOS的eWF (低于4.5eV)。在本發(fā)明的第一實施例中，當(dāng)形成金屬層14時不需使用不耐高溫的NMOS型金屬層。即，由于形成了能夠控制eWF的化學(xué)元素15，因此使用易制造的具有中等帶隙eWF(約
4.5ev)的金屬層。如此ー來，雖然使用具有中等帶隙eWF的金屬層14，但是可以使用多個化學(xué)元素15來獲得eWF較小效果。另外，當(dāng)在減小金屬層厚度的狀態(tài)下使用具有中等帶隙eWF的金屬層時，進(jìn)ー步增強(qiáng)eWF減小效果。在本發(fā)明的第一實施例中，由于可以通過柵層疊結(jié)構(gòu)的eWF減小來控制閾值電壓，因此不需要用于控制閾值電壓的覆蓋氧化物(capping oxide) 0因此，可以降低生產(chǎn)成本。圖3是說明根據(jù)本發(fā)明的第一實施例的一個變化例的半導(dǎo)體器件的圖。柵層疊結(jié)構(gòu)NG還可以包括形成在覆蓋層16上的低電阻金屬層21。低電阻金屬層21可以包括W。低電阻金屬層21用于降低柵電阻。低電阻金屬層21可以包括W、T1、Co、Al、Ta、Hf、及任何前述元素的氮化物或硅化物。在形成低電阻金屬層21之后，執(zhí)行柵圖案化。接著，執(zhí)行源扱/漏極的形成和退火。圖4是說明根據(jù)本發(fā)明的第二實施例的柵層疊結(jié)構(gòu)的圖。圖4示出NMOS的柵層
疊結(jié)構(gòu)。參照圖4，襯底31包括晶體管區(qū)。在此，晶體管區(qū)是形成NMOS之處。在襯底31之上形成有柵層疊結(jié)構(gòu)NG。柵層疊結(jié)構(gòu)NG包括順序?qū)盈B的柵電介質(zhì)層33、金屬層34、第一覆蓋層36、以及第二覆蓋層37。柵層疊結(jié)構(gòu)NG還包括處在柵電介質(zhì)層33與襯底31之間的界面層32。界面層32可以包括氧化硅。
襯底31可以包括由硅、鍺、和硅鍺所形成的襯底，但不限于此。在此，可以將整個襯底31或一部分襯底31置于應(yīng)變下。下面詳細(xì)描述柵層疊結(jié)構(gòu)NG。首先，柵電介質(zhì)層33包括高k電介質(zhì)。高k電介質(zhì)具有比通常用作柵電介質(zhì)層的氧化硅(SiO2)的介電常數(shù)(約3.9)大的介電常數(shù)。此外，高k電介質(zhì)具有比氧化硅大得多的物理厚度以及比氧化硅小的等效氧化物厚度(EOT)。柵電介質(zhì)層33包括含有諸如金屬氧化物、金屬硅酸鹽、或金屬硅酸鹽氮化物的材料的金屬。金屬氧化物包括含有諸如Hf、Al、La、或Zr的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鑭(LaO2)、氧化鋯(ZrO2)、或它們的組合。金屬硅酸鹽包括含有諸如Hf 或Zr的金屬的硅酸鹽。金屬硅酸鹽可以包括硅酸鉿(HfSiO)、硅酸鋯(ZrSiOx)、或它們的組合。金屬硅酸鹽氮化物是通過在金屬硅酸鹽中含有氮所獲得的材料。根據(jù)ー個例子，柵電介質(zhì)層33可以包括金屬硅酸鹽氮化物。金屬硅酸鹽氮化物可以包括氮化硅酸鉿(HfSiON)。當(dāng)柵電介質(zhì)層33是由金屬硅酸鹽氮化物形成時，可以增加介電常數(shù)，以及可在后續(xù)的熱エ藝期間抑制晶化。根據(jù)ー個例子，柵電介質(zhì)層33可以由介電常數(shù)為9或更大的材料形成。金屬層34包括諸如金屬、金屬氮化物、或金屬碳化物的金屬性材料。例如，可以使用鎢(W)、鉭(Ta)、鋁(Al)、釕(Ru)、鉬(Pt)、氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、碳化鉭(TaC)、及它們的混合物。另外，金屬層34可以包括上述材料的多層。金屬層34成為NMOS的金屬柵電極。第一覆蓋層36和第二覆蓋層37用于防止金屬層34的氧化。第一覆蓋層36和第ニ覆蓋層37包括多晶硅或SiGe。第一覆蓋層36包括聚集在與金屬層34的界面處的多個化學(xué)元素35 ( S卩，在界面處的濃度比金屬層34的其它部分處的濃度高)。多個化學(xué)元素35用于減小柵層疊結(jié)構(gòu)NG的eWF。多個化學(xué)元素35包括硼。多個化學(xué)元素35可以使得在第一覆蓋層36與金屬層34之間的界面形成一層那樣高的密度。當(dāng)以高的密度分布多個化學(xué)元素35時，會進(jìn)ー步增強(qiáng)eWF減 小效果。在此，多個化學(xué)元素35可以具有102°至IO22原子/cm3的濃度。在襯底31內(nèi)部形成有源極38和漏極39。源極38和漏極39中注入有N型雜質(zhì)。在柵層疊結(jié)構(gòu)NG下方、源極與漏極38及39之間的襯底31中形成有N溝道40。圖4的柵層疊結(jié)構(gòu)成為NMOS的柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)具有包括高k電介質(zhì)材料和金屬柵的MIPS結(jié)構(gòu)。在柵層疊結(jié)構(gòu)NG中，在金屬層34與第一覆蓋層36之間的界面處聚集有多個化學(xué)元素35。多個化學(xué)元素35包括硼。化學(xué)元素35聚集在與金屬層34的界面處，以由此減小柵層疊結(jié)構(gòu)NG的eWF。具體而言，由于硼聚集在金屬層34與第一覆蓋層36之間的界面處，因此可以減小柵層疊結(jié)構(gòu)NG的eWF來獲得適于NMOS的eWF，且可以為NMOS控制閾值電壓。在此，適于匪OS的eWF小于4.5eV。圖5A至5F是說明制造根據(jù)本發(fā)明的第二實施例的半導(dǎo)體器件的方法的圖。在本發(fā)明的第二實施例中，將說明NMOS制造方法。NMOS制造方法是通過第一柵エ藝來執(zhí)行的。本發(fā)明不限于NM0S，而可以應(yīng)用于制造N溝道FET的方法。參照圖5A，制備襯底31。襯底31是形成NMOS之處。襯底31可以包括由硅、鍺、及硅鍺所形成的襯底，但不限于此。在此，可以將整個襯底31或一部分襯底31置于應(yīng)變下。另外，雖未示出，但襯底31可以包括經(jīng)由任何合理適用的阱形成エ藝所形成的阱。因為襯底31包括形成NMOS的區(qū)，因此阱是P型阱。為了形成P型阱，可以將諸如硼的P型雜質(zhì)注入襯底31。另外，雖未示出，但可以在阱形成エ藝之后經(jīng)由任何合理適用的溝道離子注入エ藝形成N溝道區(qū)。為了形成N溝道區(qū)，可以將諸如P或As的N型雜質(zhì)注入襯底31。接著，在襯底31之上形成柵電介質(zhì)層33。柵電介質(zhì)層33至少包括高k電介質(zhì)材料。另外，還可以在襯底31與柵電介質(zhì)層33之間形成界面層32?？梢酝ㄟ^以下方法形成柵電介質(zhì)層33。首先，經(jīng)由清潔エ藝去除襯底31表面上的原生氧化物。使用包括HF的溶液執(zhí)行清潔エ藝。在執(zhí)行清潔エ藝吋，去除襯底31表面上的原生氧化物，且襯底31表面上的懸掛鍵也被氫鈍化。因此，在執(zhí)行后續(xù)エ藝前抑制了原生氧化物的生長。接著，形成界面層32。界面層32包括電介質(zhì)材料，例如，氧化硅(SiO2)或氧氮化硅(SiON)。界面層32用于改善襯底31與柵電介質(zhì)層33之間的界面特征，由此增強(qiáng)電子遷移特征。接下來，形成柵電介質(zhì)層33。柵電介質(zhì)層33包括高k電介質(zhì)材料。高k電介質(zhì)材料具有比通常用作柵電介質(zhì)層的氧化硅(SiO2)的介電常數(shù)(約3.9)大的介電常數(shù)。另夕卜，高k電介質(zhì)材料具有比氧化硅大得多的物理厚度以及比氧化硅小的等效氧化物厚度(EOT)。柵電介質(zhì)層33可以包括具有比界面層32大的介電常數(shù)的材料。用來作為柵電介質(zhì)層33的高k電介質(zhì)材料包括含有諸如金屬氧化物、金屬娃酸鹽、或金屬硅酸鹽氮化物的材料的金`屬。金屬氧化物包括含有諸如Hf、Al、La、或Zr的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鑭(LaO2)、及氧化鋯(ZrO2)、或他們的組合。金屬硅酸鹽包括含有諸如Hf 或Zr的金屬的硅酸鹽。金屬硅酸鹽可以包括硅酸鉿(HfSiO)、硅酸鋯(ZrSiOx)、或它們的組合。金屬硅酸鹽氮化物是通過氮與金屬硅酸鹽的反應(yīng)所獲得的材料。金屬硅酸鹽氮化物可以包括氮化硅酸鉿(HfSiON)。當(dāng)使用金屬硅酸鹽氮化物形成柵電介質(zhì)層33時，可以增加介電常數(shù)，以及可在后續(xù)的熱エ藝期間抑制晶化?？梢酝ㄟ^例如任何合理適用的用于沉積材料的沉積技術(shù)來執(zhí)行柵電介質(zhì)層33的形成エ藝。例如，沉積技術(shù)可以包括化學(xué)氣相沉積(CVD)、低壓CVD(LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (MOCVD)、原子層沉積(ALD)、等離子體增強(qiáng)ALD (PEALD)等。根據(jù)ー個例子，可以使用PEALD形成均勻的薄膜。根據(jù)ー個例子，柵電介質(zhì)層33可以由介電常數(shù)為9或更大的材料形成。另外，柵電介質(zhì)層33可以由基于Hf的材料形成。在此，基于Hf的材料包括氧化鉿(HfO2)、硅酸鉿(HfSiO)、以及氮化硅酸鉿(HfSiON)。參照圖5B,在柵電介質(zhì)層33之上形成金屬層34。金屬層34成為NMOS的金屬柵電極。金屬層34包括金屬性材料(即，金屬、金屬氮化物、或金屬碳氮化物)。例如，可以將氮化鈦(TiN)、碳氮化鈦(TiCN)、鋁氮化鈦(TiAlN)、硅氮化鈦(TiSiN)、氮化鉭(TaN)、碳氮化鉭(TaCN)、硅氮化鉭(TaSiN)、鈦氮化鉭(TaTiN)、硅化鈦(TiSi)、氮化鉿(HfN)、及它們的混合物用于金屬層34。另外，金屬層34可以包括上述材料的多層。在本發(fā)明的第二實施例中，使用TiN作為金屬層34。將金屬層34形成為0.1nm 4nm的厚度。當(dāng)將金屬層34形成為如此小的厚度時，可以有效地減小eWF。
參照圖5C，在金屬層34之上形成含有用于控制eWF的多個化學(xué)元素35的第一覆蓋層36。覆蓋層36用作氧化防止層來防止金屬層34的氧化。多個化學(xué)元素35包括減小eWF的元素。第一覆蓋層36包括防止金屬層34的氧化的材料。第一覆蓋層36包括含娃層。第一覆蓋層36包括多晶娃或娃鍺(SiGe)。由于化學(xué)元素35是用于減小eWF的元素，因此第一覆蓋層36包括摻雜有化學(xué)元素35的多晶硅或硅鍺。多個化學(xué)元素35可以包括硼。多個化學(xué)元素35可以具有102°至IO22原子/cm3的濃度。因此，第一覆蓋層36包括摻硼的多晶硅或摻硼的SiGe。當(dāng)形成覆蓋層36時可以原位地?fù)诫s多個化學(xué)元素35。例如，當(dāng)?shù)谝桓采w層16包括SiGe時，使用含硼氣體以在沉積第一覆蓋層36的SiGe期間原位地?fù)诫s硼。在溫度為450°C或更低的爐中沉積第一覆蓋層36。可以在第一覆蓋層36的沉積期間使用硅源、鍺源、或含硼的源作為反應(yīng)氣體。硅源包括SiH4，鍺源包括GeH4，而含硼的源包括BC14。當(dāng)?shù)谝桓采w層36為多晶硅層時，使用硅源和含硼的源作為反應(yīng)氣體來摻雜化學(xué)元素35。根據(jù)上述說明，當(dāng)形成第一覆蓋層36吋，能夠控制柵層疊結(jié)構(gòu)的eWF的多個化學(xué)元素35是原位地?fù)诫s的。當(dāng)采用SiGe層作為第一覆蓋層36時，防止金屬層34與柵電介質(zhì)層33的退化。由于SiGe層中存在鍺，可以將エ藝溫度降低至450°C或更低，這防止了金屬層34與柵電介質(zhì)層33的退化。另外，當(dāng)采用SiGe層時，可以用硼來控制eWF以及也可以通過對硼和鍺的濃度進(jìn)行調(diào)整來控制eWF。參照圖K)，在第一覆蓋層36之上形成第二覆蓋層37。第一覆蓋層36和第二覆蓋層37可以由相同的材料形成。然而，第二覆蓋層37未摻雜化學(xué)元素35因而不會包括在第ニ覆蓋層與第一覆蓋層36之間的界面處的濃度比在第二覆蓋層37的其它區(qū)域處的濃度高的化學(xué)元素35。第二覆蓋層37包括防止金屬層34的氧化的材料。第二覆蓋層37包括含硅層。第二覆蓋層37包括多晶硅或SiGe。第二覆蓋層37包括未經(jīng)摻雜的多晶硅或未經(jīng)摻雜的SiGe。在溫度為450°C或更低的爐中沉積第二覆蓋層37。可以在第二覆蓋層37沉積期間使用硅源和鍺源作為反應(yīng)氣體。硅源包括SiH4，鍺源包括GeH4。當(dāng)?shù)诙采w層37為多晶硅層時，使用硅源作為反應(yīng)氣體來形成第二覆蓋層37。另外，在沉積之后，可以通過離子注入來使第二覆蓋層37摻雜有諸如P的雜質(zhì)。此吋，因為通過離子注入來注入雜質(zhì)，因此可以將它們均勻地分布在第二覆蓋層37中。根據(jù)本發(fā)明的第二實施例，在金屬層34與第二覆蓋層37之間形成第一覆蓋層36。第一覆蓋層36包括多個化學(xué)元素35。多個化學(xué)元素35減小柵層疊結(jié)構(gòu)的eWF。雖未示出，但根據(jù)本發(fā)明的第二實施例的變化例，可以在第二覆蓋層37之上形成低電阻金屬層。低電阻金屬層可包括W。低電阻金屬層用于減小柵電阻。低電阻金屬層可包括W、T1、Co、Al、Ta、Hf、及任何前述元素的氮化物或娃化物。參照圖5E，使用柵掩模(未示出)執(zhí)行柵圖案化工藝。執(zhí)行柵圖案化工藝而順序地刻蝕第二覆蓋層37、第一覆蓋層36、金屬層34、柵電介質(zhì)層33、以及界面層32。于是，在襯底31之上形成柵層疊結(jié)構(gòu)。柵層疊結(jié)構(gòu)包括順序?qū)盈B的柵電介質(zhì)層33、金屬層34、第一覆蓋層36、以及第二覆蓋層37。柵層疊結(jié)構(gòu)還包括形成在柵電介質(zhì)層33下方的界面層32。柵層疊結(jié)構(gòu)成為NMOS的柵層疊結(jié)構(gòu)。另外，柵層疊結(jié)構(gòu)包括摻雜有多個化學(xué)兀素15的第一覆蓋層36。在柵圖案化工藝之后，可以執(zhí)行本領(lǐng)域熟知的エ藝。例如，可以執(zhí)行源扱/漏極形成エ藝等。源極38和漏極39摻雜有諸如P或As的N型雜質(zhì)。在N型源極38和漏極39之間形成N溝道40，且在N溝道40之上形成柵層疊結(jié)構(gòu)NG。參照圖5F，執(zhí)行退火41以激活摻雜在源極38和漏極39中的雜質(zhì)。在此，退火41包括快速熱退火(RTA)。可以在900 1100°C的溫度下執(zhí)行退火41。分布在第一覆蓋層36內(nèi)的多個化學(xué)元素35是通過退火41而聚集在與金屬層34的界面處。即，多個化學(xué)元素35是聚集與金屬層34的界面處。因為化學(xué)元素35包括硼，因此硼聚集在與金屬層34的界面處。多個化學(xué)元素35可以具有使得在第一覆蓋層36與金屬層34之間的界面形成一層那樣高的密度。如此ー來，當(dāng)高密度地分布多個化學(xué)元素35時，會進(jìn)ー步增強(qiáng)eWF減小效果。在此，多個化學(xué)元素35可以具有102°至IO22原子/cm3的濃度。多個化學(xué)元素35聚集在與金屬層34的界面，由此減小柵層疊結(jié)構(gòu)的eWF。具體而言，當(dāng)將作為化學(xué)元素35的硼聚集在與金屬層34的界面處時，可以減小柵層疊結(jié)構(gòu)的eWF以控制NMOS的閾值電壓。此外，因為化學(xué)元素35聚集在與金屬層34的界面處，因此可以獲得適于NMOS的eWF (低于4.5eV)。圖6是說明包括根據(jù)本發(fā) 明的實施例的NMOS的CMOS集成電路的圖。參照圖6，襯底50包括第一區(qū)NMOS和第二區(qū)PM0S，它們被隔離區(qū)51隔離。第一區(qū)是形成NMOS之處，且第二區(qū)是形成PMOS之處。襯底50可以包括由硅、鍺、及硅鍺所形成的襯底，但不限于此。另外，可以將整個襯底50或一部分襯底50置于應(yīng)變下。在第一區(qū)NMOS的襯底50之上形成有第一柵層疊結(jié)構(gòu)NG，在第二區(qū)PMOS的襯底50之上形成有第二柵層疊結(jié)構(gòu)PG。第一柵層疊結(jié)構(gòu)NG包括順序?qū)盈B的柵電介質(zhì)層53、金屬層54、覆蓋層56、以及低電阻金屬層57。多個化學(xué)元素55聚集在與金屬層54的界面處。N溝道N形成在第一柵層疊結(jié)構(gòu)NG下方的襯底50中。第一柵層疊結(jié)構(gòu)NG還包括處在柵電介質(zhì)層53與襯底50之間的界面層52。界面層52可以包括氧化娃。第二柵層疊結(jié)構(gòu)PG包括順序?qū)盈B的柵電介質(zhì)層53A、金屬層54A、覆蓋層56A、以及低電阻金屬層57A。P溝道P形成在第二柵層疊結(jié)構(gòu)PG下方的襯底50中。第二柵層疊結(jié)構(gòu)PG還包括處在柵電介質(zhì)層53A與襯底50之間的界面層52A。界面層52A可以包括氧化硅。下面詳細(xì)描述第一柵層疊結(jié)構(gòu)NG和第二柵層疊結(jié)構(gòu)PG。首先，柵電介質(zhì)層53和53A包括高k電介質(zhì)材料。高k電介質(zhì)材料具有比通常用作柵電介質(zhì)層的氧化硅(SiO2)的介電常數(shù)(約3.9)大的介電常數(shù)。另外，高k電介質(zhì)具有比氧化硅大得多的物理厚度以及比氧化硅小的等效氧化物厚度(EOT)。柵電介質(zhì)層53和53A包括含有諸如金屬氧化物、金屬娃酸鹽、或金屬娃酸鹽氮化物的材料的金屬。金屬氧化物包括含有諸如Hf、Al、La、或Zr的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化招(Al2O3)、氧化鑭(LaO2)、氧化錯(ZrO2)、或其組合。金屬娃酸鹽包括含有諸如Hf■或Zr的金屬的硅酸鹽。金屬硅酸鹽可包括硅酸鉿(HfSiO)、硅酸鋯(ZrSiOx)、或它們的組合。金屬硅酸鹽氮化物是通過在金屬硅酸鹽中含有氮所獲得的材料。根據(jù)ー個例子，柵電介質(zhì)層53和53A可以包括金屬娃酸鹽氮化物。金屬娃酸鹽氮化物可以包括氮化娃酸鉿(HfSiON)。當(dāng)柵電介質(zhì)層53和53A是由金屬硅酸鹽氮化物形成時，可以增加介電常數(shù)，以及可在后續(xù)的熱エ藝期間抑制晶化。根據(jù)ー個例子，柵電介質(zhì)層53和53A可以由介電常數(shù)為9或更大的材料形成。金屬層54和54A包括諸如金屬、金屬氮化物、或金屬碳化物的金屬性材料。例如，可以使用鎢(W)、鉭(Ta)、鋁(Al)、釕(Ru)、鉬(Pt)、氮化鈦(TiN)、氮化鉭(TaN)、碳化鈦(TiC)、碳化鉭(TaC)、及它們的混合物。另外，金屬層54和54A可以包括上述材料的多層。金屬層54和54A成為NMOS和PMOS的金屬柵電極。覆蓋層56和56A用于防止金屬層54和54A的氧化。覆蓋層56和56A包括多晶硅或SiGe。在第一柵層疊結(jié)構(gòu)NG中，覆蓋層56包括聚集在與金屬層54的界面處的多個化學(xué)元素55。多個化學(xué)元素55用于減小第一柵層疊結(jié)構(gòu)NG的eWF。多個化學(xué)元素55包括硼。在此，多個化學(xué)元素55可具有102°至IO22原子/cm3的濃度。在第一區(qū)NMOS的襯底50內(nèi)部，形成N型源極58A和N型漏極58B。在N型源極58A和N型漏極58B中注入有N型雜質(zhì)。N溝道N形成在第一柵層疊結(jié)構(gòu)NG下方、N型源極58A與N型漏極58B之間的襯底50中。在第二區(qū)PMOS的襯底50內(nèi)部，形成P型源極59A和P型漏極59B。在P型源極59A和P型漏極59B中注入有P型雜質(zhì)。P溝道P形成在第二柵層疊結(jié)構(gòu)PG下方、P型源極59A與P型漏極59B之間的襯底50中。參照圖6，第一柵層疊結(jié)構(gòu)NG成為NMOS的柵層疊結(jié)構(gòu)，且第二柵層疊結(jié)構(gòu)PG成為PMOS的柵層疊結(jié)構(gòu)。第一柵層疊結(jié)構(gòu)NG和第二柵層疊結(jié)構(gòu)PG具有包括高k電介質(zhì)材料和金屬柵的MIPS結(jié)構(gòu)。在第一柵層疊結(jié)構(gòu)中，多個化學(xué)元素55聚集在金屬層54與覆蓋層56之間的界面處。多個化學(xué)元素55包括硼?；瘜W(xué)元素55聚集在與金屬層54的界面以由此減小第一柵層疊結(jié)構(gòu)NG的eWF。于是，可以為NMOS控制閾值電壓。另外，雖未示出，可以通過參照熟知的方法來執(zhí)行用于控制PMOS的閾值電壓的方法。例如，方法可以包括將鍺注入溝道的方法、以及采用具有適于PMOS的WF的金屬作為金屬層的方法。圖7是示出根據(jù)本發(fā)明的實施例的平帶電壓的變化的曲線圖。圖7示出平帶電壓Vfb與電容等效厚度(CET)的曲線。圖7示出通過在金屬層之上形成摻雜有硼的SiGe層所得到的結(jié)果。制造了 eWF分別為4.4eV、4.7eV、及4.SeV的三個樣品I至3作為柵層疊結(jié)構(gòu)。參照圖7，能看出當(dāng)執(zhí)行快速熱退火(RTA)時，樣品I至3的平帶電壓Vfb改變。在此，眾所周知的是閾值電壓Vt會響應(yīng)于平帶電壓Vfb的改變而改變。因此，當(dāng)采用根據(jù)本發(fā)明的實施例的方法時，可以為NMOS控制閾值電壓。[表I]
權(quán)利要求
1.一種半導(dǎo)體器件,包括: 柵層疊結(jié)構(gòu)，所述柵層疊結(jié)構(gòu)包括形成在半導(dǎo)體襯底之上的柵電介質(zhì)層、形成在所述柵電介質(zhì)層之上的金屬層、以及形成在所述金屬層之上的覆蓋層， 其中，所述覆蓋層包含化學(xué)元素，所述化學(xué)元素在所述覆蓋層與所述金屬層之間的界面處的濃度比在所述覆蓋層的其它區(qū)域處的濃度高且所述化學(xué)元素用于控制所述柵層疊結(jié)構(gòu)的有效功函數(shù)。
2.按權(quán)利要求1所述的半導(dǎo)體器件，其中，所述化學(xué)元素包括硼。
3.按權(quán)利要求1所述的半導(dǎo)體器件，其中，所述覆蓋層包括多晶硅或硅鍺。
4.按權(quán)利要求1所述的半導(dǎo)體器件，還包括形成在所述柵電介質(zhì)層與所述半導(dǎo)體襯底之間的界面層， 其中，所述柵電介質(zhì)層具有比所述界面層大的介電常數(shù)。
5.按權(quán)利要求4所述的半導(dǎo)體器件，其中，所述界面層包括氧化硅且所述柵電介質(zhì)層具有比氧化硅大的介電常數(shù)。
6.按權(quán)利要求1所述的半導(dǎo)體器件，其中，所述柵層疊結(jié)構(gòu)成為N溝道金屬氧化物半導(dǎo)體的柵層疊結(jié)構(gòu)。
7.一種半導(dǎo)體器件，包括:相互隔離且形成在半導(dǎo)體襯底之上的N溝道金屬氧化物半導(dǎo)體即NMOS柵層疊結(jié)構(gòu)、以及P溝道金屬氧化物半導(dǎo)體即PMOS柵層疊結(jié)構(gòu)， 其中，所述NMOS柵層疊結(jié)構(gòu)包括柵電介質(zhì)層、在所述柵電介質(zhì)層之上的金屬層、以及在所述金屬層之上的覆蓋層，所述覆蓋層包括化學(xué)元素，所述化學(xué)元素在所述覆蓋層與所述金屬層之間的界面處的濃度 比在所述覆蓋層的其它區(qū)域處的濃度高且所述化學(xué)元素用于控制所述NMOS柵層疊結(jié)構(gòu)的有效功函數(shù)。
8.按權(quán)利要求7所述的半導(dǎo)體器件，其中，所述化學(xué)元素包括硼。
9.按權(quán)利要求7所述的半導(dǎo)體器件，其中，所述覆蓋層包括多晶硅或SiGe。
10.按權(quán)利要求7所述的半導(dǎo)體器件，還包括形成在所述柵電介質(zhì)層與所述半導(dǎo)體襯底之間的界面層， 其中，所述柵電介質(zhì)層具有比所述界面層大的介電常數(shù)。
11.按權(quán)利要求10所述的半導(dǎo)體器件，其中，所述界面層包括氧化硅且所述柵電介質(zhì)層具有比氧化硅大的介電常數(shù)。
12.一種N溝道金屬氧化物半導(dǎo)體即NM0S，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底具有N溝道； 柵層疊結(jié)構(gòu)，所述柵層疊結(jié)構(gòu)包括形成在所述N溝道之上的柵電介質(zhì)層、形成在所述柵電介質(zhì)層之上的金屬層、以及形成在所述金屬層之上的覆蓋層；以及 第一覆蓋層，所述第一覆蓋層包括在所述金屬層與所述覆蓋層之間的界面處的濃度比在所述覆蓋層的其它區(qū)域處的濃度高的硼，其中所述硼用于控制所述柵層疊結(jié)構(gòu)的有效功函數(shù)。
13.按權(quán)利要求12所述的半導(dǎo)體器件，還包括形成在所述第一覆蓋層之上的第二覆蓋層，其中所述第二覆蓋層不包括在所述第一覆蓋層與所述第二覆蓋層之間的界面處的濃度比在所述第二覆蓋層的其它區(qū)域處的濃度高的化學(xué)元素。
14.按權(quán)利要求12所述的半導(dǎo)體器件，還包括形成在所述第一覆蓋層之上的金屬層。
15.一種制造半導(dǎo)體器件的方法，包括以下步驟: 在半導(dǎo)體襯底之上形成柵電介質(zhì)層； 在所述柵電介質(zhì)層之上形成金屬層； 在所述金屬層之上形成覆蓋層，所述覆蓋層包括用于控制有效功函數(shù)的化學(xué)元素；通過刻蝕所述覆蓋層、所述金屬層、以及所述柵電介質(zhì)層來形成柵層疊結(jié)構(gòu)；以及執(zhí)行退火以使形成在所述覆蓋層與所述金屬層之間的界面處的所述化學(xué)元素的濃度比在所述覆蓋層的其它區(qū)域處的所述化學(xué)元素的濃度高。
16.按權(quán)利要求15所述的方法，其中，所述化學(xué)元素包括硼。
17.按權(quán)利要求15所述的方法，其中，通過快速熱退火來執(zhí)行所述退火。
18.按權(quán)利要求15所述的方法，其中，形成所述覆蓋層的步驟包括以下步驟: 在所述金屬層之上形成摻雜有所述化學(xué)元素的第一覆蓋層；以及 在所述第一覆蓋層之上形成第二覆蓋層。
19.按權(quán)利要求15所述的方法，其中，形成所述覆蓋層的步驟包括如下步驟:在所述金屬層之上形成SiGe層，所述SiGe層被原位地?fù)诫s用作所述化學(xué)元素的硼。
20.按權(quán)利要求15所述的方法，其中，所述覆蓋層包括多晶硅或SiGe。
21.按權(quán)利要求15所述的方法，還包括在所述柵電介質(zhì)層與所述半導(dǎo)體襯底之間形成界面層， 其中，所述柵電介質(zhì)層具有比所述界面層大的介電常數(shù)。
22.按權(quán)利要求21所述的方法，其中，所述界面層包括氧化硅且所述柵電介質(zhì)層具有比氧化硅大的介電常數(shù)。
23.一種制造半導(dǎo)體器件的方法，包括以下步驟: 在半導(dǎo)體襯底之上形成柵電介質(zhì)層； 在所述柵電介質(zhì)層之上形成金屬層； 在所述金屬層之上形成覆蓋層，其中所述覆蓋層包含用于控制有效功函數(shù)的化學(xué)元素； 通過刻蝕所述覆蓋層、所述金屬層、和所述柵電介質(zhì)層來形成柵層疊結(jié)構(gòu)； 通過將雜質(zhì)注入所述襯底來形成源極/漏極；以及 執(zhí)行退火以使形成在所述覆蓋層與所述金屬層之間的界面處的所述化學(xué)元素的濃度比在所述覆蓋層的其它區(qū)域處的所述化學(xué)元素的濃度高。
24.按權(quán)利要求23所述的方法，其中，所述化學(xué)元素包括硼。
25.按權(quán)利要求23所述的方法，其中，通過快速熱退火來執(zhí)行所述退火。
26.按權(quán)利要求23所述的方法，其中，形成所述覆蓋層的步驟包括以下步驟: 在所述金屬層之上形成摻雜有所述化學(xué)元素的第一覆蓋層；以及 在所述第一覆蓋層之上形成第二覆蓋層。
27.按權(quán)利要求23所述的方法，其中，形成所述覆蓋層的步驟包括在所述金屬層之上形成SiGe層，所述SiGe層被原位地?fù)诫s用作所述化學(xué)元素的硼。
28.按權(quán)利要求23所述的方法，其中，所述覆蓋層包括多晶硅或SiGe。
29.按權(quán)利要求23所述的方法，還包括在所述柵電介質(zhì)層與所述半導(dǎo)體襯底之間形成界面層，其中，所述柵電介質(zhì)層具有比所述界面層大的介電常數(shù)。
30.按權(quán)利要求29所述的方法，其中，所述界面層包括氧化硅且所述柵電介質(zhì)層具有比氧化硅大的介電常數(shù)。
31.按權(quán)利要求 23所述的方法，其中，所述化學(xué)元素包括硼且所述柵層疊結(jié)構(gòu)成為N溝道金屬氧化物半導(dǎo)體的柵層疊結(jié)構(gòu)。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件包括柵層疊結(jié)構(gòu)，柵層疊結(jié)構(gòu)包括處在半導(dǎo)體襯底之上的柵電介質(zhì)層、形成在柵電介質(zhì)層之上的金屬層、以及形成在金屬層之上的覆蓋層，其中覆蓋層包含化學(xué)元素，化學(xué)元素在覆蓋層與金屬層之間的界面處的濃度比在覆蓋層的其它區(qū)域處的濃度高且可用于控制柵層疊結(jié)構(gòu)的有效功函數(shù)(eWF)。
文檔編號H01L29/49GK103094344SQ20121012526
公開日2013年5月8日 申請日期2012年4月25日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者樸祐瑩, 李起正, 池連赫, 李承美 申請人:海力士半導(dǎo)體有限公司