專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本說明書所記載的技術(shù)涉及由II1-V族氮化物半導(dǎo)體構(gòu)成的場效應(yīng)型的半導(dǎo)體
裝直。
背景技術(shù)：
對于II1-V族氮化物半導(dǎo)體、即氮化鎵(GaN)、氮化鋁(AlN)及氮化銦(InN)等的、通式以AlxGa1IyInyN (其中、0彡叉彡1>0 ^ y ^ 1、0彡x+y ( I)表示的混合結(jié)晶物而言，不僅正在研究利用作為其物理性特征的寬帶隙與直接躍遷型的頻帶結(jié)構(gòu)而應(yīng)用到短波長光學(xué)元件，而且還正在研究根據(jù)高擊穿電場與飽和電子速度這樣的等特征而應(yīng)用到電子器件中。尤其是，作為高輸出器件或高頻器件而正在開發(fā)異質(zhì)結(jié)場效應(yīng)晶體管(Hetero-junction Field Effect Transistor :以下稱為HFET),其利用在半絕緣性基板之上依次外延生長的AlxGahN層(其中、0<x彡I)與GaN層的界面出現(xiàn)的二維電子氣體(Two Dimensional Electron Gas :以下稱為2DEG)。在該HFET中，除了來自載流子供給層(N型AlGaN肖特基層)的電子供給以外，還存在基于主動(dòng)極化及壓電極化的極化效而實(shí)現(xiàn)的電荷供給。其電子密度超過IO13CnT2，與AlGaAs/GaAs系HFET相比，也大I位數(shù)左右。這樣，在采用了 II1-V族氮化物半導(dǎo)體的HFET中，可期待比GaAs系HFET更高的漏極電流密度，公開了一種最大漏極電流超過lA/mm的元件(參照非專利文獻(xiàn)I)。進(jìn)而，由于II1-V族氮化物半導(dǎo)體具有寬帶隙(例如GaN的帶隙為3. 4eV)，故表示出高的耐壓特性，在采用了 II1-V族氮化物半導(dǎo)體的HFET中，能夠使柵-漏電極間的耐壓成為100V以上(參照非專利文獻(xiàn)I)。這樣，因?yàn)榭善诖憩F(xiàn)出高耐壓且高電流密度的電氣特性，所以以采用了 II1-V族氮化物半導(dǎo)體的HFET為中心的電子器件，正在研究將其應(yīng)用作為高頻元件、另外作為以比以往更小的設(shè)計(jì)尺寸來處理大功率的元件。然而，由II1-V族氮化物半導(dǎo)體構(gòu)成的電子器件雖然有望作為高頻、高輸出或大功率元件，但為了實(shí)現(xiàn)這些想法而需要想盡各種辦法。作為用于實(shí)現(xiàn)這種具備高頻特性、高輸出特性及大功率特性的元件的辦法之一，公知一種采用通孔構(gòu)造的技術(shù)(參照非專利文獻(xiàn)I)。以下，參照圖5對這種采用了現(xiàn)有的通孔構(gòu)造的FET進(jìn)行說明。圖5是表示具有通孔構(gòu)造的現(xiàn)有的FET的構(gòu)造的剖視圖。如圖5所示，現(xiàn)有的FET具備在由硅(Si)構(gòu)成的高電阻基板I之上形成的由II1-V族氮化物半導(dǎo)體構(gòu)成的溝道層3 ;以及形成于溝道層3之上且由II1-V族氮化物半導(dǎo)體構(gòu)成的肖特基層5。在肖特基層5之上形成有肖特基電極7、和位于其兩側(cè)方且具有歐姆性的源電極11及漏電極13。在高電阻基板1、緩沖層、溝道層3、及肖特基層5中的位于源電極11之下的部分的一部分上有選擇地形成通孔25，并在該通孔25內(nèi)嵌入與背面電極15連接的插塞
9。FET的源電極11經(jīng)由插塞9及背面電極15而與接地電源連接。
在非專利文獻(xiàn)2中報(bào)告了 在現(xiàn)有的FET中，與源電極通過電線而被接地的構(gòu)成的FET相比，由于可降低源極電感，故可以看到線性增益上有約2dB的改善。在先技術(shù)文獻(xiàn)非專利文獻(xiàn)非專利文獻(xiàn)1:安藤祐二、網(wǎng)本康宏、宮本廣信、中山達(dá)峰、井上隆、葛原正明著「高耐壓 AlGaN/GaN 異質(zhì)結(jié) FET 的評價(jià)」信學(xué)技報(bào)、ED2002-214，CPM 2002-105(2002-10),pp.29-34非專利文獻(xiàn)2 :福田益美、平地康剛著「GaAs場效應(yīng)晶體管的基礎(chǔ)」電子信息通信學(xué)會(huì)、1992 年、p. 21
發(fā)明內(nèi)容
-發(fā)明所要解決的技術(shù)問題-然而，在采用通孔的現(xiàn)有的半導(dǎo)體裝置中，產(chǎn)生了以下的瑕疵。采用低價(jià)的Si基板的半導(dǎo)體裝置中，由于熱傳導(dǎo)性與SiC基板相比劣化，故與采用了 SiC基板的半導(dǎo)體元件相比輸出會(huì)下降。鑒于所述課題，本發(fā)明的目的在于在具有II1-V族氮化物半導(dǎo)體的半導(dǎo)體裝置中降低由熱引起的輸出下降。用于解決技術(shù)問題的方案圖6是表示以通常模式與脈沖模式分別驅(qū)動(dòng)時(shí)的現(xiàn)有半導(dǎo)體裝置的輸出的比較的圖。根據(jù)該圖所示的結(jié)果可知脈沖驅(qū)動(dòng)的情況下，輸出的下降被抑制。認(rèn)為這是因?yàn)樵诿}沖驅(qū)動(dòng)時(shí)，與通常驅(qū) 動(dòng)相比基板溫度的上升被降低。再有，圖7是表示動(dòng)作時(shí)的半導(dǎo)體裝置內(nèi)的溫度分布的圖。該圖中，顏色濃的部分、即溫度高的部分是活性區(qū)域(主要是源極-漏極間的區(qū)域)，可知在活性區(qū)域內(nèi)產(chǎn)生熱?；谝陨鲜聦?shí)，本申請發(fā)明人們獨(dú)自地反復(fù)研究之后想到了本申請的發(fā)明。本發(fā)明的一例涉及的半導(dǎo)體裝置具備基板；被設(shè)于所述基板的上表面上或上方且由II1-V族氮化物半導(dǎo)體構(gòu)成的第I半導(dǎo)體層；被設(shè)于所述第I半導(dǎo)體層上且由II1-V族氮化物半導(dǎo)體構(gòu)成的第2半導(dǎo)體層；被設(shè)于所述基板的背面上且與接地連接的背面電極；以相互分離開的方式被設(shè)置在所述第2半導(dǎo)體層上的源電極及漏電極；被設(shè)于所述第2半導(dǎo)體層上的所述源電極與漏電極之間的位置且與所述第2半導(dǎo)體層進(jìn)行肖特基接觸的柵電極；以及貫通所述第2半導(dǎo)體層及所述第I半導(dǎo)體層并至少抵達(dá)所述基板且使所述源電極與所述背面電極電連接的插塞。根據(jù)該構(gòu)成，由于源電極并未經(jīng)由第2半導(dǎo)體層上方的布線而是經(jīng)由插塞被連接至背面電極及接地，故與源電極經(jīng)由布線而被接地的情況相比，可降低源極電感。再有，由于在源電極與漏電極之間動(dòng)作時(shí)產(chǎn)生熱的場所，在源電極下設(shè)置插塞，故熱經(jīng)由插塞而被傳遞到背面電極，可緩和動(dòng)作時(shí)的溫度上升。因而，在上述構(gòu)成的半導(dǎo)體裝置中，與現(xiàn)有的半導(dǎo)體裝置相比能夠抑制輸出的下降。本發(fā)明的一例涉及的半導(dǎo)體裝置的制造方法具備基板；被設(shè)于所述基板的上表面上或上方且由II1-V族氮化物半導(dǎo)體構(gòu)成的第I半導(dǎo)體層；被設(shè)于所述第I半導(dǎo)體層上且由II1-V族氮化物半導(dǎo)體構(gòu)成的第2半導(dǎo)體層；被設(shè)于所述基板的背面上且被連接至接地電位的背面電極；以相互分離開的方式被設(shè)置在所述第2半導(dǎo)體層上的源電極及漏電極；被設(shè)于所述第2半導(dǎo)體層上的所述源電極與漏電極之間的位置且與所述第2半導(dǎo)體層進(jìn)行肖特基接觸的柵電極；以及貫通所述第2半導(dǎo)體層及所述第I半導(dǎo)體層并至少抵達(dá)所述基板且使所述源電極與所述背面電極電連接的插塞。根據(jù)該方法，可制作易于經(jīng)由插塞將動(dòng)作時(shí)產(chǎn)生的熱向背面電極散熱的構(gòu)造。再有，可制造降低了源極電感的半導(dǎo)體裝置。-發(fā)明效果-本發(fā)明的一例涉及的半導(dǎo)體裝置中，與現(xiàn)有的半導(dǎo)體裝置相比能夠降低由熱引起的輸出下降。


圖1 (a)、(b)是分別示意地表示本發(fā)明第I實(shí)施方式涉及的異質(zhì)結(jié)場效應(yīng)晶體管(HFET)的構(gòu)造的剖視圖及布局圖，(c)、(d)是分別表示源電極與插塞(plug)的連接部分的例子的放大剖視圖。圖2是示意地表示本發(fā)明第2實(shí)施方式涉及的HFET的構(gòu)造的剖視圖。圖3是示意地表示本發(fā)明第3實(shí)施方式涉及的HFET的構(gòu)造的剖視圖。圖4(a)、(b)是示意地表示本發(fā)明第4實(shí)施方式涉及的HFET的構(gòu)造的剖視圖。圖5是表示具有通孔構(gòu)造的現(xiàn)有的FET的構(gòu)造的剖視圖。圖6表示以通常模 式與脈沖模式分別驅(qū)動(dòng)時(shí)的現(xiàn)有的半導(dǎo)體裝置的輸出的比較的圖。圖7是表示動(dòng)作時(shí)的半導(dǎo)體裝置內(nèi)的溫度分布的圖。
具體實(shí)施例方式以下，參照附圖對本發(fā)明的實(shí)施方式進(jìn)行說明。(第I實(shí)施方式)圖1 (a)、(b)是分別示意地表示本發(fā)明第I實(shí)施方式涉及的異質(zhì)結(jié)場效應(yīng)晶體管(HFET)的構(gòu)造的剖視圖及布局圖，(c)、(d)是分別表示源電極與插塞的連接部分的例子的放大剖視圖。圖1(a)表示圖1(b)中通過插塞109的橫向的剖面。如圖1(a)、(b)所示，本實(shí)施方式的HFET具備例如由硅(Si)構(gòu)成的高電阻基板101 ;被設(shè)于高電阻基板101上且由高電阻的氮化鋁鎵(AlxGahN(0 < x ^ I))構(gòu)成的緩沖層102 ;被設(shè)于緩沖層102上且由無摻雜的氮化鎵(GaN)構(gòu)成的溝道層(第I半導(dǎo)體層)103;以及被設(shè)于溝道層103上且由N型的氮化鋁鎵(AlyGa1J (0<y< I))構(gòu)成的肖特基層(第2半導(dǎo)體層)104。高電阻基板101的厚度例如為500 μ m,緩沖層102的膜厚例如為500nm，溝道層103的膜厚例如為lOOOnm，肖特基層104的膜厚例如為25nm。緩沖層102是為了緩和高電阻基板101與溝道層103及肖特基層104之間的晶格失配(lattice mismatch)而形成的。再有，與肖特基層104形成異質(zhì)結(jié)的溝道層103中，在與肖特基層104的界面附近形成由2DEG構(gòu)成的溝道。另外，基板及緩沖層為「高電阻」指的是在HFET的通常動(dòng)作時(shí)幾乎不會(huì)有電流流動(dòng)的意思，所謂的半絕緣性層也稱為高電阻層。
肖特基層104之上設(shè)置有由氮化硅(SiN)構(gòu)成的厚度IOOnm的第I絕緣膜105，在第I絕緣膜105上,開口 121、122、123按照相互分尚開的方式設(shè)置。開口 121內(nèi)的肖特基層104上及第I絕緣膜105的一部分上設(shè)置有源電極132。另外，有時(shí)源電極132 —部分嵌入通孔150內(nèi)。例如，如圖1(c)所示，也可以是源電極132的一部分被嵌入通孔150中形成于肖特基層104的部分，如圖1(d)所示，也可以是源電極132未被嵌入通孔150內(nèi)。這對于以后說明的圖2、圖3、圖4(a)、(b)所示的HFET來說也是同樣的。另外，更詳細(xì)的是源電極132與通孔150內(nèi)的插塞109也可以經(jīng)由金(Au)等的金屬而連接。按照相對于由N型的AlyG&1_yN構(gòu)成的肖特基層104而表現(xiàn)歐姆性的方式，例如由鈦(Ti)與鋁(Al)的層疊體來構(gòu)成源電極132。源電極132中的被設(shè)于肖特基層104上的部分距肖特基層104的上表面的膜厚例如為200nm。柵電極136被設(shè)置在開口 122內(nèi)的肖特基層104上及第I絕緣膜105的一部分上。柵電極136中的被設(shè)于肖特基層104上的部分的膜厚例如為400nm。按照相對于肖特基層104而表現(xiàn)肖特基性的方式，柵電極108例如由鎳(Ni)與金(Au)的層疊體構(gòu)成。漏電極134被設(shè)置在開口 123內(nèi)的肖特基層104上及第I絕緣膜105的一部分上。漏電極134與源電極132同樣地，為了與肖特基層104進(jìn)行歐姆接觸，例如由Ti與Al的層疊體構(gòu)成。漏電極134中的被設(shè)于肖特基層104上的部分的膜例如為200nm。在高電阻基板101的背面上設(shè)置有鉻(Cr) /金(Au)等構(gòu)成的厚度例如為200nm左右的背面電極111。源電極132與背面電極111由貫通肖特基層104、溝道層103、緩沖層102及高電阻基板101的插塞109來連接。再有，背面電極111與接地布線連接。插塞109例如由Cr與Au的層疊體構(gòu)成。如圖1 (b)所示，插塞109也可以相對于I個(gè)源電極132而設(shè)置多個(gè)。在第I絕緣膜105上、柵電極136上、源電極132上、及漏電極134上設(shè)置有例如由SiN構(gòu)成的厚度500nm的第2絕緣膜130。第2絕緣膜130上設(shè)置有經(jīng)由接觸插塞(contact plug)而與源電極132連接的源極布線120、經(jīng)由接觸插塞而與柵電極136連接的柵極布線(未圖示)、以及經(jīng)由接觸插塞而與漏電極134連接的漏極布線124。柵極布線、源極布線120、及漏極布線124均被配置為并不相互連接。再有，在柵極布線、源極布線120、及漏極布線124被設(shè)于2層以上的布線層內(nèi)的情況下，為了實(shí)現(xiàn)寄生電容的降低而優(yōu)選各布線相互并不交叉。第2絕緣膜130上設(shè)置有例如膜厚為400nm的第3絕緣膜140。在本實(shí)施方式的HFET中，電流經(jīng)過產(chǎn)生2DEG的溝道層103與肖特基層104的界面后在源電極132與漏電極134之間流動(dòng)。再有，通過向柵電極136施加電壓，從而可控制在源極-漏極間流動(dòng)的電流量。在本實(shí)施方式的HFET中，由于源電極132并未經(jīng)由第2絕緣膜130上的布線而是經(jīng)由插塞109被連接到背面電極111及接地布線，故與源電極132經(jīng)由布線而被接地的情況相比，可縮短源極布線長，可降低源極電感。因而，可使線性增益提高。再有，由于插塞109被設(shè)于源電極132的正下，故在動(dòng)作時(shí)產(chǎn)生的熱經(jīng)由插塞109而被傳遞至背面電極111，被有效地散熱。這樣，通過 在動(dòng)作時(shí)產(chǎn)生熱的區(qū)域設(shè)置插塞109，從而能夠有效地散熱，因此，在本實(shí)施方式的HFET中與現(xiàn)有的HFET相比可大幅地抑制輸出下降。
另外，在本實(shí)施方式的HFET中雖然插塞109貫通高電阻基板101，但在采用導(dǎo)電性的基板的情況下，只要插塞109與基板相接即可，而無需貫通基板。 再有，取代由Si構(gòu)成的高電阻基板101，也可以采用導(dǎo)電性基板或GaN基板等的半絕緣性基板、藍(lán)寶石基板等的絕緣性基板。在采用GaN基板的情況下并非一定需要緩沖層。在制造本實(shí)施方式的HFET之際，利用CVD (chemical vapordeposition)法等在高電阻基板101的背面上形成由金屬構(gòu)成的背面電極111。接著，利用MOCVD (metal-organicCVD)法等在高電阻基板101上依次形成由AlxGa^xN(O < x < I)等的II1-V族氮化物半導(dǎo)體構(gòu)成的緩沖層102、由GaN等的II1-V族氮化物半導(dǎo)體構(gòu)成的溝道層103、由N型的AlyGa^(O < y≤I)等的II1-V族氮化物半導(dǎo)體構(gòu)成的肖特基層104。接下來，在肖特基層104上形成了由SiN等構(gòu)成的第I絕緣膜之后借助平版印刷及蝕刻來形成開口 121、122、123。此后，在開口 121內(nèi)的肖特基層104上形成源電極132，并且在開口 123內(nèi)的肖特基層104上形成漏電極134。接下來，在開口 122內(nèi)的肖特基層104上形成柵電極136。接著，除去源電極132的一部分及位于源電極132下的肖特基層104、溝道層103、緩沖層102及高電阻基板101，以形成抵達(dá)背面電極111的通孔150。接下來，在通孔150內(nèi)形成插塞109。接下來，在第I絕緣膜105上形成了第2絕緣膜130之后，在第2絕緣膜130上分別形成與源電極132連接的源極布線120、與漏電極134連接的漏極布線124、與柵電極136連接的柵極布線。(第2實(shí)施方式)圖2是示意地表示本發(fā)明第2實(shí)施方式涉及的HFET的構(gòu)造的剖視圖。本實(shí)施方式的HFET在肖特基層104中開口 121下方的形成了通孔150的部分設(shè)置高電阻區(qū)域212，這一點(diǎn)不同于第I實(shí)施方式涉及的HFET。高電阻區(qū)域212以外的構(gòu)成都與第I實(shí)施方式涉及的HFET同樣。即，如圖2所示，本實(shí)施方式的HFET具備高電阻基板101、被設(shè)于高電阻基板101上的緩沖層102、被設(shè)于緩沖層102上的溝道層103、被設(shè)于溝道層103上的肖特基層104。在肖特基層104之上形成有被設(shè)置為開口 121、122、123相互分離開的第I絕緣膜105。在開口 121內(nèi)的肖特基層104上及第I絕緣膜105的一部分上設(shè)置著源電極132。在開口 122內(nèi)的肖特基層104上及第I絕緣膜105的一部分上設(shè)置著柵電極136。在開口123內(nèi)的肖特基層104上及第I絕緣膜105的一部分上設(shè)置著漏電極134。在高電阻基板101的背面上設(shè)置有背面電極111。源電極132與背面電極111借助貫通肖特基層104、溝道層103、緩沖層102及高電阻基板101的插塞109而被連接在一起。第2絕緣膜130被設(shè)置在第I絕緣膜105上、柵電極136上、源電極132上、及漏電極134上。經(jīng)由接觸插塞而與源電極132連接的源極布線120、經(jīng)由接觸插塞而與柵電極136連接的柵極布線(未圖示)、經(jīng)由接觸插塞而與漏電極134連接的漏極布線124被設(shè)置在第2絕緣膜130上。在柵極布線、源極布線120、及漏極布線124配置于2層以上的布線層內(nèi)的情況下，這些布線均被配置為相互并不交叉。
再有，肖特基層104中的與插塞109相接的部分(形成了接觸孔的區(qū)域的附近部分)的至少一部分，成為電阻比其他部分更高的高電阻區(qū)域212。
在第I實(shí)施方式說明過的HFET的制造方法中，在形成開口 121后，通過向肖特基層104注入硼(B)等的離子或通過對肖特基層104實(shí)施用于形成通孔150的干式蝕刻來形成該高電阻區(qū)域212。在本實(shí)施方式的HFET中，由于源電極132并不經(jīng)由第2絕緣膜130上的布線而是經(jīng)由插塞109被連接至背面電極111及接地布線，故與源電極132經(jīng)由布線而被接地的情況相比可降低源極電感(source inductance)。再有，由于插塞109被設(shè)于源電極132的正下，故動(dòng)作時(shí)產(chǎn)生的熱經(jīng)由插塞109而被傳遞至背面電極111，被有效地散熱。這樣，通過在動(dòng)作時(shí)產(chǎn)生熱的區(qū)域設(shè)置插塞109，從而能夠有效地散熱，因此在本實(shí)施方式的HFET中與現(xiàn)有的HFET相比可大幅地抑制輸出下降。進(jìn)而，由于在插塞109中的貫通肖特基層104的部分周圍設(shè)置高電阻區(qū)域212，故可抑制經(jīng)由半導(dǎo)體層的漏電流的增加。(第3實(shí)施方式)圖3是示意地表示本發(fā)明第3實(shí)施方式涉及的HFET的構(gòu)造的剖視圖。本實(shí)施方式的HFET和第I實(shí)施方式涉及的HFET的不同點(diǎn)在于在源極布線120及漏極布線124之上具備抵消基板的翹曲(warpage)的翹曲緩和層312。翹曲緩和層312以外的構(gòu)成都和第I實(shí)施方式涉及的HFET同樣。即，如圖3所示，本實(shí)施方式的HFET具備高電阻基板101、被設(shè)于高電阻基板101上的緩沖層102、被設(shè)于緩沖 層102上的溝道層103、被設(shè)于溝道層103上的肖特基層104。在肖特基層104之上形成有被設(shè)置成開口 121、122、123相互分離開的第I絕緣膜105。在開口 121內(nèi)的肖特基層104上及第I絕緣膜105的一部分上設(shè)置有源電極132。柵電極136被設(shè)置于開口 122內(nèi)的肖特基層104上及第I絕緣膜105的一部分上。漏電極134被設(shè)置于開口 123內(nèi)的肖特基層上及第I絕緣膜105的一部分上。背面電極111被設(shè)置在高電阻基板101的背面上。源電極132與背面電極111借助貫通肖特基層104、溝道層103、緩沖層102及高電阻基板101的插塞109而被連接在一起。在第I絕緣膜105上、柵電極136上、源電極132上、及漏電極134上設(shè)置第2絕緣膜130。第2絕緣膜130上設(shè)置有經(jīng)由接觸插塞而與源電極132連接的源極布線120 ；經(jīng)由接觸插塞而與柵電極136連接的柵極布線(未圖示)；經(jīng)由接觸插塞而與漏電極134連接的漏極布線124。柵極布線、源極布線120、及漏極布線124均被配置為相互并不連接。進(jìn)而，在本實(shí)施方式的HFET中，在源極布線120上及漏極布線124上設(shè)置著抵消基板的翹曲的由具有大應(yīng)力的材料構(gòu)成的翹曲緩和層312。翹曲緩和層312具有至少比高電阻基板101或溝道層103、肖特基層104等還大的應(yīng)力，只要施加緩和高電阻基板101的翹曲的方向的應(yīng)力即可。只要適當(dāng)?shù)卣{(diào)整翹曲緩和層312的數(shù)量、膜厚、及面積即可，并未特別限定。翹曲緩和層312的構(gòu)成材料例如為WSi等。在HFET中，存在高電阻基板101的背面會(huì)向朝向內(nèi)側(cè)的方向翹曲的情況。與此相對，在本實(shí)施方式的HFET中由于設(shè)置有翹曲緩和層312，故可有效地降低基板的翹曲，在其他電子設(shè)備等中采用本實(shí)施方式的HFET的情況等下可確保較高的連接可靠性。
(第4實(shí)施方式)圖4(a)、(b)是示意地表示本發(fā)明第4實(shí)施方式涉及的HFET的構(gòu)造的剖視圖。本實(shí)施方式的HFET在具備被設(shè)于漏極布線124上的空氣橋(air bridge)412這一點(diǎn)上不同于第I實(shí)施方式涉及的HFET?？諝鈽?12以外的構(gòu)成和第I實(shí)施方式涉及的HFET同樣。另外，圖4(a)中，雖然實(shí)際上如圖4(b)所示的那樣空氣橋412自漏極布線124起延伸，但為了避免繁雜度而未圖示該空氣橋412。即，如圖4所示，本實(shí)施方式的HFET具備高電阻基板101、被設(shè)于高電阻基板101上的緩沖層102、被設(shè)于緩沖層102上的溝道層103、被設(shè)于溝道層103上的肖特基層104。肖特基層104之上形成有被設(shè)置為開口121、122、123相互分離開的第I絕緣膜105。源電極132被設(shè)置在開口 121內(nèi)的肖特基層104上及第I絕緣膜105的一部分上。柵電極136被設(shè)置于開口 122內(nèi)的肖特基層104上及第I絕緣膜105的一部分上。漏電極134被設(shè)置在開口 123內(nèi)的肖特基層上及第I絕緣膜105的一部分上。高電阻基板101的背面上設(shè)置有背面電極111。源電極132與背面電極111借助貫通肖特基層104、溝道層103、緩沖層102及高電阻基板101的插塞109而被連接在一起。第2絕緣膜130被設(shè)置在第I絕緣膜105上、柵電極136上、源電極132上、及漏電極134上。第2絕緣膜130上設(shè)置有經(jīng)由接觸插塞而與源電極132連接的源極布線120、經(jīng)由接觸插塞而與柵電極136連接的柵極布線(未圖示)、經(jīng)由接觸插塞而與漏電極134連接的漏極布線124。柵極布線、源極布線120、及漏極布線124均被配置為相互并不連接。進(jìn)而，在本實(shí)施方式的HFET中設(shè)置有從漏極布線124上向與其分離的漏極布線124上延伸且由導(dǎo)電體 構(gòu)成的空氣橋412，由此多個(gè)漏極布線124彼此之間通過空氣橋412而相互連接在一起。空氣橋412之下成為中空，空氣橋412并不與源極布線120連接而是跨越源極布線120上。根據(jù)本實(shí)施方式的HFET，由于漏極布線124彼此經(jīng)由空氣橋412而被相互連接在一起，故散熱性進(jìn)一步提高。因而，可更有效地抑制動(dòng)作時(shí)產(chǎn)生的熱所引起的輸出下降。另外，取代空氣橋412，也可以經(jīng)由通常的接點(diǎn)及金屬布線來連接漏極布線彼此。以上所說明的內(nèi)容是實(shí)施方式的一例，能夠在不脫離發(fā)明主旨的范圍內(nèi)適當(dāng)?shù)刈兏鞑考男螤?、?gòu)成材料、膜厚等。再有，也可以對各實(shí)施方式中說明過的構(gòu)成進(jìn)行組合。還有，作為基板也可以采用藍(lán)寶石等構(gòu)成的絕緣基板。-工業(yè)實(shí)用性-本發(fā)明的HFET具有優(yōu)越的高頻特性，能夠利用于各種電子設(shè)備。-符號說明-101高電阻基板102緩沖層103溝道層104肖特基層105第I絕緣膜108柵電極109 插塞
111背面電極120源極布線121、122、123 開口124漏極布線130第2絕緣膜132源電極134漏電極136柵電極140第3絕緣膜150 通孔212高電阻區(qū)域·312翹曲緩和層412空氣橋
權(quán)利要求
1.一種半導(dǎo)體裝置，其具備基板；被設(shè)于所述基板的上表面上或上方且由II1-V族氮化物半導(dǎo)體構(gòu)成的第I半導(dǎo)體層；被設(shè)于所述第I半導(dǎo)體層上且由II1-V族氮化物半導(dǎo)體構(gòu)成的第2半導(dǎo)體層；被設(shè)于所述基板的背面上且與接地連接的背面電極；以相互分離開的方式被設(shè)置在所述第2半導(dǎo)體層上的源電極及漏電極；被設(shè)于所述第2半導(dǎo)體層上的所述源電極與漏電極之間的位置且與所述第2半導(dǎo)體層進(jìn)行肖特基接觸的柵電極；以及貫通所述第2半導(dǎo)體層及所述第I半導(dǎo)體層并至少抵達(dá)所述基板且使所述源電極與所述背面電極電連接的插塞。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第I半導(dǎo)體層由GaN構(gòu)成，所述第2半導(dǎo)體層由N型的AlxGahN構(gòu)成，其中O < x彡I。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，該半導(dǎo)體裝置還具備被設(shè)于所述第2半導(dǎo)體層的上方且與所述源電極連接的源極布線；被設(shè)于所述第2半導(dǎo)體層的上方且與所述漏電極連接的漏極布線；以及被設(shè)于所述第2半導(dǎo)體層的上方且與所述柵電極連接的柵極布線，所述源極布線、所述漏極布線及所述柵極布線被配置為相互不交叉。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述第2半導(dǎo)體層中與所述插塞相接的部分，與所述第2半導(dǎo)體層的其他部分相比為高電阻。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，在所述源極布線上及所述漏極布線上的至少一方還具備翹曲緩和層，該翹曲緩和層向所述源極布線或所述漏極布線施加緩和所述基板的翹曲的方向的應(yīng)力。
6.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其中，配置了多根所述漏極布線，該半導(dǎo)體裝置還具備使被設(shè)置為相互分離的所述漏極布線彼此連接的空氣橋。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述插塞還貫通所述基板。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，所述基板是導(dǎo)電性的，所述插塞抵達(dá)所述基板的一部分。
9.根據(jù)權(quán)利要求1 8中任一項(xiàng)所述的半導(dǎo)體裝置，其中，該半導(dǎo)體裝置還具備被設(shè)于所述基板的上表面上且由II1-V族氮化物半導(dǎo)體構(gòu)成的緩沖層，所述第I半導(dǎo)體層被設(shè)于所述緩沖層之上，所述插塞貫通所述緩沖層。
10.一種半導(dǎo)體裝置的制造方法，其包括在基板的背面上形成背面電極的工序；在所述基板的上表面上或上方形成由II1-V族氮化物半導(dǎo)體構(gòu)成的第I半導(dǎo)體層的工序;在所述第I半導(dǎo)體層之上形成由II1-V族氮化物半導(dǎo)體構(gòu)成的第2半導(dǎo)體層的工序；在所述第2半導(dǎo)體層上的相互分離的位置形成源電極及漏電極的工序；在所述第2半導(dǎo)體層上形成柵電極的工序；以及形成與所述源電極連接、并且貫通所述第I半導(dǎo)體層及所述第2半導(dǎo)體層且至少抵達(dá)所述基板的一部分的插塞的工序。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置的制造方法，其中，該半導(dǎo)體裝置的制造方法還具備在所述基板的上表面上形成由II1-V族氮化物半導(dǎo)體構(gòu)成的緩沖層的工序，所述第I半導(dǎo)體層被形成在所述緩沖層上，所述插塞貫通所述緩沖層。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置及其制造方法。半導(dǎo)體裝置具備被設(shè)于基板(101)上且由III-V族氮化物半導(dǎo)體構(gòu)成的緩沖層(102)；被設(shè)于緩沖層(102)上且由III-V族氮化物半導(dǎo)體構(gòu)成的第1半導(dǎo)體層(103)；被設(shè)于第1半導(dǎo)體層(103)上且由III-V族氮化物半導(dǎo)體構(gòu)成的第2半導(dǎo)體層(104)；被設(shè)于基板(101)的背面上且與接地連接的背面電極(111)；在第2半導(dǎo)體層104上被設(shè)置成相互分離開的源電極(132)及漏電極(134)；被設(shè)于第2半導(dǎo)體層(104)上的柵電極(136)；以及貫通第2半導(dǎo)體層(104)、第1半導(dǎo)體層(103)、及緩沖層(102)并至少抵達(dá)基板(101)且使源電極(132)與背面電極(111)電連接的插塞(109)。
文檔編號H01L21/338GK103053015SQ20118003857
公開日2013年4月17日 申請日期2011年6月2日 優(yōu)先權(quán)日2010年8月6日
發(fā)明者鶴見直大, 中澤敏志, 梶谷亮, 按田義治, 上田哲三 申請人:松下電器產(chǎn)業(yè)株式會(huì)社