專利名稱：半導(dǎo)體器件結(jié)構(gòu)及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制備技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件結(jié)構(gòu)及其制備方法。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的不斷發(fā)展，半導(dǎo)體器件的特征尺寸不斷減小，MOS晶體管的柵氧化層的厚度也隨之不斷降低，當集成電路進入65nm技術(shù)節(jié)點以下時，柵氧化層的厚度已降低至Inm以下。由于柵氧化層的厚度如此之薄，因此柵氧化層的性能成為ー個突出的問題，柵氧化層的可靠性變得至關(guān)重要。柵氧化層的可靠性通常由柵氧化層完整性(GOI，Gate Oxide Integrity)進行衡量。而柵氧化層完整性一般通過斜坡電壓(Voltage Ramp)法進行檢測。通過斜坡電壓測試可以反映被測半導(dǎo)體器件在斜坡電壓應(yīng)カ下的擊穿特性，從而對檢測半導(dǎo)體器件的柵氧化層完整性起到參考作用。請參考圖1，圖I為現(xiàn)有的半導(dǎo)體器件結(jié)構(gòu)的剖面圖，如圖I所示，現(xiàn)有的半導(dǎo)體器件結(jié)構(gòu)包括半導(dǎo)體襯底101 ;形成于所述半導(dǎo)體襯底101上的半導(dǎo)體器件區(qū)102 ;具體地，所述半導(dǎo)體器件區(qū)包括阱區(qū)、形成于阱區(qū)上的柵氧化層和柵極、以及形成于阱區(qū)內(nèi)的源漏區(qū)；其中，ー阱區(qū)與另一講區(qū)之間通過淺溝槽(STI, Shallow Trench Isolation)隔離；形成于所述半導(dǎo)體襯底101上的金屬互連線；具體地，所述金屬互連線包括從底層金屬層至頂層金屬層103的多層金屬層；底層鈍化層104，覆蓋所述金屬互連線中的頂層金屬層103 ；金屬鋁105，沉積于所述底層鈍化層104上，且與頂層金屬層103電性連接；第一鈍化層，覆蓋所述底層鈍化層104及所述金屬鋁105 ;具體地，所述第一鈍化層包括ニ氧化硅層106及形成于所述ニ氧化硅層106上的氮化硅層107 ;所述ニ氧化硅層106及所述氮化硅層107通過CVDエ藝形成。請參考圖2A至圖2B，其為現(xiàn)有的制備半導(dǎo)體器件結(jié)構(gòu)的方法中的器件剖面圖，如圖2A至圖2B所示，現(xiàn)有的制備半導(dǎo)體器件結(jié)構(gòu)的方法包括如下步驟首先，提供半導(dǎo)體襯底101 ；然后，在所述半導(dǎo)體襯底101上形成器件區(qū)102 ;具體地，在所述半導(dǎo)體襯底101內(nèi)形成阱區(qū)，在所述阱區(qū)上依次形成柵氧化層及柵極，并在所述阱區(qū)內(nèi)形成源漏區(qū)，其中，阱區(qū)之間通過STI進行隔離；隨后，在所述半導(dǎo)體襯底101上形成金屬互連線；具體地，完成從底層金屬層(Bottom Metal)至頂層金屬層(Top Metal) 103的制備；之后，在所述半導(dǎo)體襯底101上制備底層鈍化層104，所述底層鈍化層104覆蓋所述金屬互連線中的頂層金屬層103 ；其后，對所述底層鈍化層104進行光刻及刻蝕，露出部分所述頂層金屬103 ；
接著，在所述底層鈍化層104上沉積金屬鋁105，所述金屬鋁105與所述部分頂層金屬層103相連；接下來，沉積第一鈍化層，所述第一鈍化層覆蓋所述金屬鋁105及所述底層鈍化層104 ;其中，所述第一鈍化層包括ニ氧化硅層106及位于所述ニ氧化硅層106上的氮化硅層107 ;該步驟完成后的半導(dǎo)體器件結(jié)構(gòu)的剖面圖如圖I所示；接著，依次形成墊圈(Seal Ring)結(jié)構(gòu)108及焊接點(Pad) 109 ;其中墊圈結(jié)構(gòu)108設(shè)置在切割道旁邊，其存在是為了在封裝的時候能夠把芯片切割開；具體地，形成墊圈結(jié)構(gòu)108的步驟包括在所述第一鈍化層上涂光刻膠，并在所述光刻膠內(nèi)形成墊圈結(jié)構(gòu)圖形；以所述圖形化的光刻膠為掩摸，對所述第一鈍化層及所述底層鈍化層104進行刻蝕，在所述第一鈍化層及所述底層鈍化層104中形成墊圈結(jié)構(gòu)108，如 圖2A所示。具體地，形成焊接點的步驟包括在所述第一鈍化層上涂光刻膠，并在所述光刻膠內(nèi)形成焊接點圖形；以所述圖形化的光刻膠為掩摸，對所述第一鈍化層進行刻蝕，露出所述金屬鋁105，形成焊接點109，如圖2B所示。由于現(xiàn)有的半導(dǎo)體器件結(jié)構(gòu)沒有在半導(dǎo)體襯底的背面形成鈍化層，而柵氧化層的厚度又很薄，因此，在柵極漏電流的作用下，極易造成柵氧化層擊穿，從而破壞柵氧化層的完整性。因此，有必要對現(xiàn)有的半導(dǎo)體器件的結(jié)構(gòu)及其制備方法進行改迸。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種半導(dǎo)體器件結(jié)構(gòu)及其制備方法，以提高半導(dǎo)體器件的性能。為解決上述問題，本發(fā)明提出一種半導(dǎo)體器件結(jié)構(gòu)，制備在一半導(dǎo)體襯底上，包括半導(dǎo)體器件區(qū)及金屬互連線，所述金屬互連線上形成有第一鈍化層，所述半導(dǎo)體襯底的背面形成有第二鈍化層?？蛇x的，所述第二鈍化層包括第二ニ氧化硅層及位于所述第二ニ氧化硅層上的第
ニ氮化硅層?？蛇x的，所述第二ニ氧化硅層及所述第二氮化硅層通過爐管エ藝形成?？蛇x的，所述爐管エ藝的條件為氣壓為O. 2 2Torr，溫度為350 450°C，反應(yīng)氣體為SiH2Cl2和NH3?？蛇x的，所述第二ニ氧化硅層的厚度為50 200埃，所述第二氮化硅層的厚度為300 500 埃?？蛇x的，所述第一鈍化層包括第一ニ氧化硅層及位于所述第一ニ氧化硅層上的第
ー氮化娃層?？蛇x的，所述第一ニ氧化硅層及所述第一氮化硅層通過CVDエ藝形成。可選的，所述金屬互連線包括ー頂層金屬層，所述頂層金屬層上形成有底層鈍化層，所述底層鈍化層上形成有金屬鋁，且所述金屬鋁與所述頂層金屬層相連，所述第一鈍化層形成于所述金屬鋁上?？蛇x的，所述第一鈍化層上也形成有第二鈍化層。
同吋，為解決上述問題，本發(fā)明還提出ー種上述半導(dǎo)體器件結(jié)構(gòu)的制備方法，該方法包括如下步驟提供半導(dǎo)體襯底，并在所述半導(dǎo)體襯底上完成前段エ藝制程(FEOL，F(xiàn)ront EndOfLine)及后段エ藝制程(BEOL, Back End Of Line)；在所述半導(dǎo)體襯底的背面形成第二鈍化層?？蛇x的，所述第二鈍化層包括第二ニ氧化硅層及位于所述第二ニ氧化硅層上的第
ニ氮化硅層?？蛇x的，所述第二ニ氧化硅層及所述第二氮化硅層通過爐管エ藝形成。
可選的，所述爐管エ藝的條件為氣壓為O. 2 2Torr，溫度為350 450°C，反應(yīng)氣體為SiH2Cl2和NH3?？蛇x的，所述第二ニ氧化硅層的厚度為50 200埃，所述第二氮化硅層的厚度為300 500 埃?？蛇x的，所述第一鈍化層包括第一ニ氧化硅層及位于所述第一ニ氧化硅層上的第
ー氮化娃層。可選的，所述第一ニ氧化硅層及所述第一氮化硅層通過CVDエ藝形成?？蛇x的，在所述半導(dǎo)體襯底上完成前段エ藝制程及后段エ藝制程包括如下步驟在所述半導(dǎo)體襯底上形成半導(dǎo)體器件區(qū)及金屬互連線；形成底層鈍化層，所述底層鈍化層覆蓋所述金屬互連線中的頂層金屬層；對所述底層鈍化層進行刻蝕，露出所述頂層金屬層；沉積金屬鋁，所述金屬鋁覆蓋所述底層鈍化層，且與所述頂層金屬層相連；沉積第一鈍化層，所述第一鈍化層覆蓋所述金屬鋁及所述底層鈍化層?？蛇x的，所述第一鈍化層上也形成有第二鈍化層?？蛇x的，該方法還包括對所述第二鈍化層及所述第一鈍化層進行刻蝕，形成墊圈結(jié)構(gòu)及焊接點。與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件結(jié)構(gòu)，通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能。與現(xiàn)有技術(shù)相比，本發(fā)明提供的半導(dǎo)體器件結(jié)構(gòu)的制備方法，通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能。
圖I為現(xiàn)有的半導(dǎo)體器件結(jié)構(gòu)的剖面圖；圖2A至圖2B為現(xiàn)有的制備半導(dǎo)體器件結(jié)構(gòu)的方法中的器件剖面圖；圖3為本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu)的剖面圖；圖4A至圖4B為本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu)的制備方法中對應(yīng)的器件剖面圖。
具體實施方式
以下結(jié)合附圖和具體實施例對本發(fā)明提出的半導(dǎo)體器件結(jié)構(gòu)及其制備方法作進一歩詳細說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發(fā)明實施例的目的。本發(fā)明的核心思想在于，提供一種半導(dǎo)體器件結(jié)構(gòu)，該半導(dǎo)體器件結(jié)構(gòu)通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能；同時，本發(fā)明還提供一種半導(dǎo)體器件結(jié)構(gòu)的制備方法，該方法通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能。請參考圖3，圖3為本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu)的剖面圖，如圖3所示，本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu)制備在一半導(dǎo)體襯底201上，包括半導(dǎo)體器件區(qū)202及與所述半導(dǎo)體器件區(qū)202電性相連的金屬互連線，所述金屬互連線上形成有第一鈍化層，所述半導(dǎo)體襯底201的背面形成有第二鈍化層。由于本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu) 在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能。進ー步地，所述第二鈍化層包括第二ニ氧化硅層208及位于所述第二ニ氧化硅層208上的第二氮化硅層209。所述第二ニ氧化硅層208及所述第二氮化硅層209通過爐管エ藝形成；這是因為爐管エ藝形成的ニ氧化硅層及氮化硅層比其它方法(例如CVD法)形成的ニ氧化硅層及氮化硅層更致密。所述爐管エ藝的條件為氣壓為O. 2 2Torr，溫度為350 450°C，反應(yīng)氣體為SiH2Cl2和NH3。所述第二ニ氧化硅層208的厚度為50 200埃，所述第二氮化硅層209的厚度為300 500埃。進ー步地，所述第一鈍化層包括第一ニ氧化硅層206及位于所述第一ニ氧化硅層206上的第一氮化娃層207。所述第一ニ氧化娃層206及所述第一氮化娃層207通過CVDエ藝形成。進ー步地，所述金屬互連線包括ー頂層金屬層203，所述頂層金屬層203上形成有底層鈍化層204，所述底層鈍化層204上形成有金屬鋁205，且所述金屬鋁205與所述頂層金屬層203相連，所述第一鈍化層形成于所述金屬鋁203上。進ー步地，所述第一鈍化層上也形成有第二鈍化層；這是因為利用爐管エ藝形成的鈍化層通常同時形成在半導(dǎo)體襯底的正反面。請繼續(xù)參考圖4A至圖4B，其為本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu)的制備方法中對應(yīng)的器件剖面圖，如圖4A至圖4B所示，本發(fā)明實施例提供的半導(dǎo)體器件結(jié)構(gòu)的制備方法包括如下步驟提供半導(dǎo)體襯底201，并在所述半導(dǎo)體襯底201上完成前段エ藝制程及后段エ藝制程;在所述半導(dǎo)體襯底201的背面形成第二鈍化層。進ー步地，所述第二鈍化層包括第二ニ氧化硅層208及位于所述第二ニ氧化硅層208上的第二氮化硅層209。進ー步地，所述第二ニ氧化硅層208及第ニ氮化硅層209通過爐管エ藝形成。所述爐管エ藝的條件為氣壓為O. 2 2Torr，溫度為350 450°C，反應(yīng)氣體為SiH2Cl2和NH3。所述第二ニ氧化硅層208的厚度為50 200埃，所述第二氮化硅層209的厚度為300 500 埃。進ー步地，所述第一鈍化層包括第一ニ氧化硅層206及位于所述第一ニ氧化硅層206上的第一氮化娃層207。所述第一ニ氧化娃層206及所述第一氮化娃層207通過CVDエ藝形成。進ー步地，在所述半導(dǎo)體襯底201上完成前段エ藝制程及后段エ藝制程包括如下步驟首先，在所述半導(dǎo)體襯底201上形成半導(dǎo)體器件區(qū)202及金屬互連線；然后，形成底層鈍化層204，所述底層鈍化層204覆蓋所述金屬互連線中的頂層金 屬層203 ；然后，對所述底層鈍化層204進行刻蝕，露出所述頂層金屬層203 ；然后，沉積金屬鋁205，所述金屬鋁205覆蓋所述底層鈍化層204，且與所述頂層金屬層203相連；然后，沉積第一鈍化層，所述第一鈍化層覆蓋所述金屬鋁205及所述底層鈍化層204。進ー步地，所述第一鈍化層上也形成有第二鈍化層；這是因為利用爐管エ藝形成的鈍化層通常同時形成在半導(dǎo)體襯底的正反面。進ー步地，該方法還包括對所述第二鈍化層及所述第一鈍化層進行刻蝕，形成墊圈結(jié)構(gòu)210及焊接點211 ;其中形成墊圈結(jié)構(gòu)210后的器件剖面圖如圖2A所示；形成焊接點211后的器件剖面圖如圖2B所示。綜上所述，本發(fā)明提供了一種半導(dǎo)體器件結(jié)構(gòu)，該半導(dǎo)體器件結(jié)構(gòu)通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能；同時，本發(fā)明還提供了一種半導(dǎo)體器件結(jié)構(gòu)的制備方法，該方法通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件結(jié)構(gòu)，制備在一半導(dǎo)體襯底上，所述半導(dǎo)體器件結(jié)構(gòu)包括半導(dǎo)體器件區(qū)及與所述半導(dǎo)體器件區(qū)電性相連的金屬互連線，所述金屬互連線上形成有第一鈍化層，其特征在于，所述半導(dǎo)體襯底的背面形成有第二鈍化層。
2.如權(quán)利要求I所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述第二鈍化層包括第二ニ氧化硅層及位于所述第二ニ氧化硅層上的第二氮化硅層。
3.如權(quán)利要求2所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在干，所述第二ニ氧化硅層及所述第ニ氮化硅層通過爐管エ藝形成。
4.如權(quán)利要求3所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述爐管エ藝的條件為氣壓為O.2 2Torr，溫度為350 450°C，反應(yīng)氣體為SiH2Cl2和NH3。
5.如權(quán)利要求3所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述第二ニ氧化硅層的厚度為50 200埃，所述第二氮化硅層的厚度為300 500埃。
6.如權(quán)利要求I所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在于，所述第一鈍化層包括第一ニ氧
7.如權(quán)利要求6所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在干，所述第一ニ氧化硅層及所述第一氮化娃層通過CVDエ藝形成。
8.如權(quán)利要求7所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在干，所述金屬互連線包括頂層金屬層，所述頂層金屬層上形成有底層鈍化層，所述底層鈍化層上形成有金屬鋁，且所述金屬鋁與所述頂層金屬層相連，所述第一鈍化層形成于所述金屬鋁上。
9.如權(quán)利要求8所述的半導(dǎo)體器件結(jié)構(gòu)，其特征在干，所述第一鈍化層上也形成有第ニ鈍化層。
10.一種如權(quán)利要求I所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，包括如下步驟 提供半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上完成前段エ藝制程及后段エ藝制程，以形成半導(dǎo)體器件區(qū)及金屬互連線； 在所述半導(dǎo)體襯底的背面形成第二鈍化層。
11.如權(quán)利要求10所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述第二鈍化層包括第二ニ氧化硅層及位于所述第二ニ氧化硅層上的第二氮化硅層。
12.如權(quán)利要求11所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述第二ニ氧化硅層及第ニ氮化硅層通過爐管エ藝形成。
13.如權(quán)利要求12所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述爐管エ藝的條件為氣壓為O. 2 2Torr，溫度為350 450°C，反應(yīng)氣體為SiH2Cl2和NH3。
14.如權(quán)利要求12所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述第二ニ氧化硅層的厚度為50 200埃，所述第二氮化硅層的厚度為300 500埃。
15.如權(quán)利要求10所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述第一鈍化層包括第一ニ氧化硅層及位于第一ニ氧化硅層上的第一氮化硅層。
16.如權(quán)利要求15所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述第一ニ氧化娃層和第一氮化娃層通過CVDエ藝形成。
17.如權(quán)利要求16所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，在所述半導(dǎo)體襯底上完成前段エ藝制程及后段エ藝制程包括如下步驟 在所述半導(dǎo)體襯底上形成半導(dǎo)體器件區(qū)及金屬互連線； 形成底層鈍化層，所述底層鈍化層覆蓋所述金屬互連線中的頂層金屬層； 對所述底層鈍化層進行刻蝕，露出所述頂層金屬層； 沉積金屬鋁，所述金屬鋁覆蓋所述底層鈍化層，且與所述頂層金屬層相連； 沉積第一鈍化層，所述第一鈍化層覆蓋所述金屬鋁及所述底層鈍化層。
18.如權(quán)利要求17所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，所述第一鈍化層上也形成有第二鈍化層。
19.如權(quán)利要求18所述的半導(dǎo)體器件結(jié)構(gòu)的制備方法，其特征在于，還包括對所述第ニ鈍化層及所述第一鈍化層進行刻蝕，形成墊圈結(jié)構(gòu)及焊接點。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件結(jié)構(gòu)，該半導(dǎo)體器件結(jié)構(gòu)通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能；同時，本發(fā)明還公開了一種半導(dǎo)體器件結(jié)構(gòu)的制備方法，該方法通過在半導(dǎo)體襯底的背面形成第二鈍化層，從而阻斷了柵極漏電流的通路，避免了柵氧化層被擊穿，保護了柵氧化層的完整性，提高了半導(dǎo)體器件的性能。
文檔編號H01L21/8232GK102693982SQ20111007093
公開日2012年9月26日 申請日期2011年3月23日 優(yōu)先權(quán)日2011年3月23日
發(fā)明者張海洋, 胡敏達 申請人:中芯國際集成電路制造(上海)有限公司