專利名稱：一種高壓ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域內(nèi)的半導(dǎo)體高壓低阻器件，尤其涉及在體硅上制造的高 壓功率器件
背景技術(shù)：
隨著半導(dǎo)體行業(yè)的迅猛發(fā)展，PIC(Power Integrated Circuit，功率集成電路)不 斷在多個領(lǐng)域中使用，如電機(jī)控制、平板顯示驅(qū)動控制、電腦外設(shè)的驅(qū)動控制等等，PIC電路 中所使用的功率器件中，LDMOS (Lateral Double Diffused M0SFET，橫向雙擴(kuò)散金屬氧化物 半導(dǎo)體場效應(yīng)管)高壓器件具有工作電壓高、工藝簡單、易于同低壓CMOS (Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)電路在工藝上兼容等特點(diǎn)而受到廣 泛關(guān)注。但是對于用Si (硅)材料制成的半導(dǎo)體高壓功率器件，LDMOS器件的正向?qū)娮?相比于VDMOS (Vertical Double Diffused M0SFET，垂直雙擴(kuò)散金屬氧化物半導(dǎo)體場效應(yīng) 晶體管)的大，而較大的正向?qū)娮鑼?dǎo)致了器件尺寸的增大，從而增加了制造成本。圖1 是常規(guī)LDMOS器件結(jié)構(gòu)示意圖，圖中，LDMOS器件包括襯底1、外延層2、漂移區(qū)3、漏區(qū)4、阱 區(qū)5、源區(qū)6、氧化層7、源極8、柵極9、漏極10、襯底電極15。當(dāng)LDMOS器件為η型時，襯底 1、阱區(qū)5為ρ型，外延層2為η型，漂移區(qū)3為η_型，漏區(qū)4、源區(qū)6為η+型；反之，當(dāng)LDMOS 器件為P型時，襯底1、阱區(qū)5為η型，外延層2為ρ型，漂移區(qū)3為ρ—型，漏區(qū)4、源區(qū)6為 P+型。該LDMOS器件中用于承擔(dān)耐壓的漂移區(qū)3需要用低濃度摻雜，但另一方面，要降低 LDMOS器件正向?qū)〞r的導(dǎo)通電阻，又要求作為電流通道的漂移區(qū)3具有高摻雜濃度，這就 形成了擊穿電壓BV與導(dǎo)通電阻R。n之間的矛盾。以常見MOS (Metal-Oxide-Semiconductor, 金屬_氧化物_半導(dǎo)體)器件為例，其具體關(guān)系式如下凡 =~^= 5.39X10—9(萬廠)25(對于N型M0S)凡 ="^= 1.63x10—80δΓ)25 (對于 PSM0S)其中，Ld是漂移區(qū)長度，Nd為漂移區(qū)濃度，μ 5分別為電子和空穴的遷移率， q為電子電量。由此可見，MOS器件的導(dǎo)通電阻與漂移區(qū)長度成正比，與其濃度成反比。長 度越短，濃度越高，則導(dǎo)通電阻越小，由于LDMOS器件是MOS器件中的一種，因此LDMOS器件 具有MOS器件的通用特性。因此為了保證一定的耐壓，LDMOS器件的漂移區(qū)3的長度不能做 得太短；其濃度也不能做得太高，否則會在柵極9下阱區(qū)5的PN結(jié)附近發(fā)生擊穿，使LDMOS 器件的反向耐壓降低。

發(fā)明內(nèi)容
本發(fā)明的目的是為了解決現(xiàn)有的LDMOS器件提高反向耐壓和降低正向?qū)娮?的矛盾，提供了一種高壓LDMOS器件。為了實(shí)現(xiàn)上述目的，本發(fā)明的技術(shù)方案是一種高壓LDMOS器件，包括襯底、位于襯底之上的外延層，位于外延層之上的漂移區(qū)，位于LDMOS器件兩端的漏區(qū)和源區(qū)，其特征在 于，在襯底和外延層的交界面上緊貼漂移區(qū)的下表面具有交替排列的至少一對η型半導(dǎo)體 區(qū)和P型半導(dǎo)體區(qū)，所述η型半導(dǎo)體區(qū)和ρ型半導(dǎo)體區(qū)緊貼排列相互形成橫向的PN結(jié)，同 時P型半導(dǎo)體區(qū)與漂移區(qū)形成縱向的PN結(jié)。為了防止η型半導(dǎo)體區(qū)和ρ型半導(dǎo)體區(qū)形成的PN結(jié)影響漏區(qū)的電場，在漂移區(qū)對 應(yīng)于漏區(qū)的部分向下擴(kuò)展邁過襯底和外延層的交界面為了調(diào)節(jié)LDMOS器件反向耐壓時η型半導(dǎo)體區(qū)和P型半導(dǎo)體區(qū)與漂移區(qū)的電荷平 衡，在η型半導(dǎo)體區(qū)和ρ型半導(dǎo)體區(qū)與漂移區(qū)的交界面上添加埋層，所述埋層的摻雜特性與 漂移區(qū)相反。為了進(jìn)一步調(diào)節(jié)LDMOS器件反向耐壓時η型半導(dǎo)體區(qū)和P型半導(dǎo)體區(qū)與漂移區(qū)的 電荷平衡，在漂移區(qū)的上表面添加頂埋層(top)，所述頂埋層的摻雜特性與漂移區(qū)相反。本發(fā)明的有益效果是本發(fā)明中的η型半導(dǎo)體區(qū)11和P型半導(dǎo)體區(qū)12也被合稱 為體內(nèi)降低表面電場(RESURF)層，這種具有體內(nèi)降低表面電場層的LDMOS器件有效的解 決了現(xiàn)有的LDMOS器件提高反向耐壓和降低正向?qū)娮璧拿?，從而在相同反向耐壓?情況下可以有效降低正向?qū)娮?，或者在相同正向?qū)娮璧那闆r下可以有效提高反向 耐壓。本發(fā)明中的體內(nèi)降低表面電場層的結(jié)構(gòu)不僅可以應(yīng)用于橫向雙擴(kuò)散場效應(yīng)晶體管 (LDMOS)，還可以擴(kuò)展到橫向絕緣柵雙極型功率晶體管(LIGBT)、靜電誘導(dǎo)晶體管(SIT)、橫 向晶閘管、PN 二極管等常見功率器件中。隨著半導(dǎo)體器件技術(shù)的發(fā)展，采用本發(fā)明還可以 制作更多的高壓、低導(dǎo)通電阻功率器件。


圖1是常規(guī)的LDMOS器件結(jié)構(gòu)示意圖。圖2是本發(fā)明實(shí)施例一的LDMOS器件結(jié)構(gòu)示意圖。圖3是本發(fā)明實(shí)施例二的LDMOS器件結(jié)構(gòu)示意圖。圖4是本發(fā)明實(shí)施例三的LDMOS器件結(jié)構(gòu)示意圖。圖5是本發(fā)明實(shí)施例四的LDMOS器件結(jié)構(gòu)示意圖。附圖標(biāo)記說明襯底1、外延層2、漂移區(qū)3、漏區(qū)4、阱區(qū)5、源區(qū)6、氧化層7、源極 8、柵極9、漏極10、η型半導(dǎo)體區(qū)11、ρ型半導(dǎo)體區(qū)12、埋層13、頂埋層14、襯底電極15。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步的說明。實(shí)施例一如圖2所示，LDMOS器件包括襯底1、外延層2、漂移區(qū)3、漏區(qū)4、阱區(qū)5、 源區(qū)6、氧化層7、源極8、柵極9、漏極10和襯底電極15，本實(shí)施例中LDMOS器件為η型，所 以襯底1、阱區(qū)5為ρ型，外延層2為η型，漂移區(qū)3為η—型，漏區(qū)4、源區(qū)6為η+型，外延層 2位于襯底1之上，漂移區(qū)3位于外延層2之上，漏區(qū)4和源區(qū)6位于LDMOS器件兩端，在襯 底1和外延層2的交界面上緊貼漂移區(qū)3的下表面具有交替排列的四對η型半導(dǎo)體區(qū)11 和P型半導(dǎo)體區(qū)12，η型半導(dǎo)體區(qū)11和ρ型半導(dǎo)體區(qū)12緊貼排列相互形成橫向的PN結(jié)， 同時P型半導(dǎo)體區(qū)12與漂移區(qū)3形成縱向的PN結(jié)。本實(shí)施例中η型半導(dǎo)體區(qū)11和ρ型半導(dǎo)體區(qū)12可以根據(jù)需要任意設(shè)定對數(shù)、形狀、大小和摻雜濃度，實(shí)施例中的具體對數(shù)、形狀、大小不能被理解為對本發(fā)明的限定。以本實(shí)施例為例說明本發(fā)明的工作原理首先，本實(shí)施例中的η型半導(dǎo)體區(qū)11和ρ型半導(dǎo)體區(qū)12也被合稱為體內(nèi)降低表 面電場(RESURF)層，LDMOS器件正向?qū)〞r，與漂移區(qū)3摻雜特性相同的降低表面電場層 的半導(dǎo)體區(qū)構(gòu)成一個與漂移區(qū)3并聯(lián)的等效電阻，因此可以有效降低LDMOS器件整體的導(dǎo)
通電阻，從而達(dá)到降低導(dǎo)通損耗的目的。如公式R。n = Reontact+Rsource+Rchannel+R drain+Rdrift ^resu
rf/ (Rdrift+Rresurf )所示，式中，R。n為導(dǎo)通電阻，Rcontact是接觸電阻，Rs。_是源電阻，1^_61是 溝道電阻，Rdrift =Pd-Ldrift是漂移區(qū)電阻，Rdrain是漏區(qū)電阻，Rresurf是降低表面電場層的 電阻，Pd是外延層電阻率，Ltoift是漂移區(qū)長度。LDMOS器件反向耐壓時，降低表面電場層中摻雜特性相反的η型半導(dǎo)體區(qū)11和P 型半導(dǎo)體區(qū)12形成的橫向PN結(jié)在橫向上相互耗盡，ρ型半導(dǎo)體區(qū)12與漂移區(qū)3形成的縱 向PN結(jié)在縱向上與漂移區(qū)3相互耗盡。橫向上每一個η型半導(dǎo)體區(qū)11與ρ型半導(dǎo)體區(qū)12 形成的PN結(jié)都會使表面電場在PN結(jié)對應(yīng)得表面形成尖峰，分散LDMOS器件橫向的表面電 場，使表面耐壓更高。同時縱向上，η型半導(dǎo)體區(qū)11及ρ型半導(dǎo)體區(qū)12使得縱向電場變得 更為平坦，提高了縱向擊穿電壓。在常規(guī)LDMOS器件中，體內(nèi)縱向擊穿電壓BV = Ec^tepi，體 內(nèi)縱向擊穿電壓BV由縱向臨界電場Ee(位于外延層2和襯底1之間)與外延層2厚度tepi 決定。增加了降低表面電場層后，若要維持相同的縱向擊穿電壓，則外延層厚度可以大 大降低。在降低表面電場層實(shí)現(xiàn)時，外延層2的摻雜濃度Nepi與厚度滿足公式隊(duì)pi*tepi =e*E。/q*Sqrt(Nsub/(Nepi+Nsub))，式中ε為介電常數(shù)，q為電子電量，Nsub為襯底1的摻雜 濃度。當(dāng)縱向臨界電場E。確定時，隊(duì)pi*tepi可視為常數(shù)，所以當(dāng)外延層2厚度tepi降低時， 外延層2摻雜濃度Nepi就會提高?？梢?，本實(shí)施例提供的結(jié)構(gòu)在引入降低表面電場層后，可 以大幅度降低正向?qū)娮瑁蛊骷膶?dǎo)通損耗減小，在相同正向?qū)娮璧那闆r下提高 LDMOS器件的耐壓效果；并且在保證耐壓的同時可以減小外延層2厚度，增加漂移區(qū)濃度， 降低漂移區(qū)的正向?qū)娮琛?shí)施例二 如圖3所示，在實(shí)施例一的基礎(chǔ)上，為了防止η型半導(dǎo)體區(qū)11和ρ型半 導(dǎo)體區(qū)12形成的PN結(jié)影響上方漏區(qū)4的電場，漂移區(qū)3對應(yīng)于漏區(qū)4的部分向下擴(kuò)展邁 過襯底1和外延層2的交界面。實(shí)施例三如圖4所示，在實(shí)施例一或?qū)嵤├幕A(chǔ)上，為了調(diào)節(jié)LDMOS器件反 向耐壓時η型半導(dǎo)體區(qū)11和ρ型半導(dǎo)體區(qū)12與漂移區(qū)3的電荷平衡，在η型半導(dǎo)體區(qū)11 和P型半導(dǎo)體區(qū)12與漂移區(qū)3的交界面上增加埋層13，所述埋層13的摻雜特性與漂移區(qū) 3相反，埋層13的摻雜濃度可以根據(jù)實(shí)際需要設(shè)定。實(shí)施例四如圖5所示，在實(shí)施例一或?qū)嵤├驅(qū)嵤├幕A(chǔ)上，為了進(jìn)一步 調(diào)節(jié)LDMOS器件反向耐壓時η型半導(dǎo)體區(qū)11和ρ型半導(dǎo)體區(qū)12與漂移區(qū)3的電荷平衡， 在漂移區(qū)3的上表面添加頂埋層(top) 14，所述頂埋層14的摻雜特性與漂移區(qū)3相反，頂埋 層14的摻雜濃度可以根據(jù)實(shí)際需要設(shè)定。本領(lǐng)域的普通技術(shù)人員將會意識到，這里所述的實(shí)施例是為了幫助讀者理解本發(fā) 明的原理，應(yīng)被理解為本發(fā)明的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的 普通技術(shù)人員可以根據(jù)本發(fā)明公開的這些技術(shù)啟示做出各種不脫離本發(fā)明實(shí)質(zhì)的其它各 種具體變形和組合，這些變形和組合仍然在本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
一種高壓LDMOS器件，包括襯底、位于襯底之上的外延層，位于外延層之上的漂移區(qū)，位于LDMOS器件兩端的漏區(qū)和源區(qū)，其特征在于，在襯底和外延層的交界面上緊貼漂移區(qū)的下表面具有交替排列的至少一對n型半導(dǎo)體區(qū)和p型半導(dǎo)體區(qū)，所述n型半導(dǎo)體區(qū)和p型半導(dǎo)體區(qū)緊貼排列相互形成橫向的PN結(jié)，同時p型半導(dǎo)體區(qū)與漂移區(qū)形成縱向的PN結(jié)。
2.根據(jù)權(quán)利要求1所述的一種高壓LDMOS器件，其特征在于，在漂移區(qū)對應(yīng)于漏區(qū)的部 分向下擴(kuò)展邁過襯底和外延層的交界面。
3.根據(jù)權(quán)利要求1或2所述的一種高壓LDMOS器件，其特征在于，在η型半導(dǎo)體區(qū)和ρ 型半導(dǎo)體區(qū)與漂移區(qū)的交界面上添加埋層，所述埋層的摻雜特性與漂移區(qū)相反。
4.根據(jù)權(quán)利要求1或2所述的一種高壓LDMOS器件，其特征在于，在漂移區(qū)的上表面添 加頂埋層，所述頂埋層的摻雜特性與漂移區(qū)相反。
全文摘要
本發(fā)明涉及一種高壓LDMOS器件，包括襯底、位于襯底之上的外延層，位于外延層之上的漂移區(qū)，位于LDMOS器件兩端的漏區(qū)和源區(qū)，其特征在于，在襯底和外延層的交界面上緊貼漂移區(qū)的下表面具有交替排列的至少一對n型半導(dǎo)體區(qū)和p型半導(dǎo)體區(qū)，所述n型半導(dǎo)體區(qū)和p型半導(dǎo)體區(qū)緊貼排列相互形成橫向的PN結(jié)，同時p型半導(dǎo)體區(qū)與漂移區(qū)形成縱向的PN結(jié)。本發(fā)明的有益效果是本發(fā)明中的n型半導(dǎo)體區(qū)和p型半導(dǎo)體區(qū)也被合稱為體內(nèi)降低表面電場(RESURF)層，這種具有體內(nèi)降低表面電場層的LDMOS器件有效的解決了現(xiàn)有的LDMOS器件提高反向耐壓和降低正向?qū)娮璧拿堋?br> 文檔編號H01L29/78GK101969074SQ20101052328
公開日2011年2月9日 申請日期2010年10月28日 優(yōu)先權(quán)日2010年10月28日
發(fā)明者吳瓊樂, 方健, 李文昌, 柏文斌, 王澤華, 管超, 陳呂赟 申請人:電子科技大學(xué)