專利名稱：用于驅(qū)動液晶顯示器的半導體集成電路的制作方法
技術領域：
本發(fā)明涉及一種驅(qū)動液晶顯示面板的液晶驅(qū)動用半導體集成電路(一種液晶控 制驅(qū)動器IC)；具體地說，涉及一種適用于具有以非易失性方式來設定液晶顯示面板的特 性和規(guī)格的裝置的液晶控制驅(qū)動IC的技術。
背景技術：
近年來，作為諸如移動電話和PDA (個人數(shù)字助手)等便攜式電子設備的顯示器， 通常使用將多個顯示像素排列成二維矩陣的點陣型液晶面板。在器件中配置了顯示控制器 (液晶控制器IC)，它形成在半導體集成電路內(nèi)，用于控制液晶面板的顯示；和用于驅(qū)動液 晶面板的驅(qū)動電路；或含有這樣的驅(qū)動電路的液晶顯示驅(qū)動器(液晶控制驅(qū)動器IC)。液晶顯示器的規(guī)格，諸如伽瑪特性、驅(qū)動電壓、操作時鐘頻率等，隨所使用的液晶 種類和驅(qū)動方式而不同；而且由于制造的偏差其特性也不同。提供液晶顯示驅(qū)動器的制 造商制造液晶顯示驅(qū)動器，使其適用于不同規(guī)格的液晶顯示器和具有制造偏差的液晶顯示 器。該制造方法是增加驅(qū)動器的通用性及減少生產(chǎn)成本的設計方法。迄今為止，作為為了使不同規(guī)格的液晶顯示器能被驅(qū)動的措施，實用的方法是在 液晶顯示驅(qū)動器中配置寄存器。同時，在外部配置如EPROM等的非易失性存儲器。對于上 電時的初始化設定，將驅(qū)動條件等設定信息從非易失性存儲器傳送給內(nèi)部的寄存器。還有 其他的方法。在液晶顯示驅(qū)動器中設置了具有熔絲等的設定電路。在確定了所用的液晶顯 示器時，通過依照液晶顯示器的規(guī)格斷開熔絲來進行設定。通過使用熔絲來調(diào)整液晶顯示 器的工作特性的發(fā)明公布于例如日本未審查專利公開第2000-148064號中。作為一種現(xiàn)有的設定驅(qū)動條件的方法，使用從外部ROM對寄存器設定信息的方法 在每次電源上電時都必須進行設定，因此存在CPU負載過重和系統(tǒng)啟動慢的缺點。在使用 熔絲的方法中，一旦進行了設定，該設定就不能變更。該方法在設定之后不能改變使用的液 晶顯示器或顯示器的規(guī)格；且用戶不能進行設定。因此，該方法存在可用性低的缺點。另外，當電路的特性由于制造偏差而偏離期待值時，通常可以通過設定電阻的電 阻值或電容的電容值來調(diào)整該偏差。在液晶顯示器和液晶驅(qū)動器中，使用保護用二極管、升 壓電容等作為外部器件。這些外部器件與液晶驅(qū)動器IC 一起被配置在柔性板或類似的設 備上。因此，存在如下缺點，即外設部分的數(shù)量較大以至于很難使設備小型化；以及因外 部器件而使液晶驅(qū)動IC的外部端子的數(shù)量增加，芯片尺寸也相應增加。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種易于根據(jù)所使用的液晶顯示器的規(guī)格來設定驅(qū)動條件 等的、用于驅(qū)動液晶的易用的半導體集成電路器件。
本發(fā)明的另一個目的是提供一種用于驅(qū)動液晶的半導體集成電路器件，它能夠調(diào) 整由于制造偏差而偏離期待值的液晶顯示器或用于驅(qū)動液晶的半導體集成電路器件的特 性，并且可以減少外部器件的數(shù)量以及實現(xiàn)芯片的小型化。本發(fā)明的上述和其他的目的和新穎的特性將通過本說明書和附圖進行說明。下面說明本申請公開的發(fā)明的典型例的概要。電可編程非易失性存儲器電路(EPROM)或電可擦除可編程非易失性存儲器電路 (EEPROM)被設置在用于驅(qū)動液晶顯示器的半導體集成電路器件中；設定信息被存儲在存 儲器電路中。存儲器電路可以用與形成其他電路器件的半導體制造工藝相同的工藝所形成 的常規(guī)的器件來構(gòu)成。通過在用于驅(qū)動液晶半導體集成電路器件中設置內(nèi)置的非易失性存儲器電路，不 需要像使用外部ROM和寄存器的方法那樣在每次電源接通時讀取設定信息。因此，具有減 輕CPU的負載并迅速啟動系統(tǒng)的優(yōu)點。特別地，在啟動用于移動電話等的液晶顯示器時執(zhí) 行復位操作的情況下，當移動電話電源開通以及液晶顯示器從待機狀態(tài)變?yōu)榛顒訝顟B(tài)時， 液晶顯示器會被復位。此時，微處理器需要為各種不同的器件(RF模塊、供電電路、存儲器、 控制液晶顯示器的半導體器件等)設定初始值，所以微處理器的工作負載很重。因此，在用 于驅(qū)動液晶的半導體集成電路器件中，加快在上電時的設定對減少CPU的負載和加速系統(tǒng) 啟動是非常有效的。通過設置內(nèi)置的非易失性存儲器電路，芯片或包括該芯片的液晶顯示器的識別信 息(芯片ID或模塊ID)可以被預先寫入。因此，對于一個通過使用這樣的內(nèi)置有非易失性 存儲器電路的半導體集成電路器件構(gòu)成液晶顯示器的用戶來說，可以利用ID來實現(xiàn)各種 管理。ID可以被存儲在其他設定信息被寫入后所剩余的區(qū)域中?？梢酝ㄟ^用于形成包括其他電路的器件的半導體制造工藝而形成的器件是普通 器件，該普通器件不是被稱作具有浮柵的FAMOS那樣的非易失性存儲器器件。通常，被稱為 ERROM或EEPROM的存儲器IC是通過使用與通常的元件相比具有更復雜結(jié)構(gòu)的非易失性存 儲器器件來構(gòu)成的。因此，由于大量的掩膜數(shù)目而使制造成本很高。如果將可以僅由通常的器件構(gòu)成的非易失性存儲器電路設置在內(nèi)部以存儲設定 信息，則可以低成本地實現(xiàn)易于根據(jù)所使用的液晶顯示器的規(guī)格來設定驅(qū)動條件并且即使 驅(qū)動條件改變也可以輕易地改變設定的存儲電路。根據(jù)本發(fā)明，特性偏差可以通過改變存 儲在內(nèi)置的非易失性存儲器電路中的設定值來調(diào)整，而不用使用外部器件。因此，可以減少 外部器件的數(shù)量和用于連接外部器件的端子的數(shù)量。下面簡要說明在本申請中公開的發(fā)明中的典型例的效果。根據(jù)本發(fā)明，可以實現(xiàn)能夠根據(jù)所使用的液晶顯示器的規(guī)格輕易地設定驅(qū)動條件 的易用的半導體集成電路器件。根據(jù)本發(fā)明，即使特性由于制造偏差而偏離期待值，也可以不使用外部器件地進 行調(diào)整。因此其效果在于可以實現(xiàn)外部器件數(shù)量少和芯片小型化的用于驅(qū)動液晶的半導 體集成電路器件。


圖1是由具有內(nèi)置非易失性存儲器電路的液晶控制驅(qū)動器IC和利用該驅(qū)動器IC驅(qū)動的TFT液晶面板組成的液晶顯示器系統(tǒng)的結(jié)構(gòu)方框圖。圖2是在應用本發(fā)明的液晶控制驅(qū)動器中的振蕩器的一個例子的方框圖。圖3是可以利用外部器件來調(diào)整頻率的振蕩器的一個例子的電路圖。圖4是時序控制器的一個例子的電路圖。圖5是IXD供電電路的一個例子的電路圖。圖6是能夠利用外部器件來調(diào)整LCD供電電路的電壓的一個例子的電路圖。圖7是在圖1的實施例的液晶控制驅(qū)動器IC中的非易失性存儲器電路(ROM)的 寫入操作的操作時序的時序圖。圖8是非易失性存儲器電路(ROM)的讀出操作的操作時序的時序圖。圖9是在非易失性存儲器電路中適于制造商信息存儲區(qū)域的存儲電路的具體結(jié) 構(gòu)例子的電路圖。圖10是構(gòu)成非易失性存儲器電路的存儲單元的布圖(layout)的一個例子的平面 視圖。圖11是構(gòu)成非易失性存儲器電路的存儲單元結(jié)構(gòu)的剖面圖和寫入時的施加電壓。圖12是構(gòu)成非易失性存儲器電路的存儲單元結(jié)構(gòu)的剖面圖和讀入時的施加電壓。圖13是構(gòu)成非易失性存儲器電路存儲單元的結(jié)構(gòu)的剖面圖和擦除時的施加電壓。圖14是在非易失性存儲器電路中適用于用戶信息存儲區(qū)域的存儲器電路的一個 例子的電路圖。圖15是適用于用戶信息存儲區(qū)域的存儲器電路的另一個例子的電路圖。圖16是適用于用戶信息存儲區(qū)域的存儲單元的另一個例子的電路圖。圖17是在構(gòu)成本實例的液晶控制驅(qū)動器IC的電路模塊的半導體芯片上的布圖的 一個例子的平面圖。圖18是在構(gòu)成本實施例液晶控制驅(qū)動器IC的電路模塊的半導體芯片上的布圖的 另一個例子的平面圖。
具體實施例方式以下將參照附圖對本發(fā)明優(yōu)選實施方式進行說明。首先，參照圖1，對有效應用了本發(fā)明的、內(nèi)置有非易失性存儲器電路的、用于驅(qū)動 液晶的半導體集成電路器件(液晶控制驅(qū)動器IC) 200進行說明。圖1是由具有內(nèi)置非易 失性存儲器電路的液晶控制驅(qū)動器IC 200和被該驅(qū)動器驅(qū)動的TFT液晶面板300組成的 液晶顯示系統(tǒng)的結(jié)構(gòu)方框圖。在圖1中，200表示用于驅(qū)動液晶面板的液晶控制驅(qū)動器IC，它利用有源矩陣方法 執(zhí)行顯示；300表示由液晶控制驅(qū)動器200驅(qū)動的TFT液晶面板300。在TFT液晶面板300 中，作為被施加圖像信號的多根信號線的源線(源電極)和作為在預定的周期內(nèi)被順序選 擇并驅(qū)動的多根選擇掃描線的柵線(柵電極)被相互正交地配置在兩個相對的玻璃基板中 的一個上。
9
在源線和柵線的交叉點上，以矩陣狀配置著由像素電極和TFT (薄膜晶體管)組成 的像素，該TFT作為根據(jù)源線上的圖像信號來向像素電極施加電壓的開關元件。在相對的 另一個玻璃襯底上，配置了像素共用的電極。液晶被密封在形成有電極的兩個玻璃襯底之 間。由于如此結(jié)構(gòu)的TFT液晶面板300是公知的，因此并未圖示。液晶控制驅(qū)動器IC 200具有源驅(qū)動器210，它用于根據(jù)圖像信號驅(qū)動液晶面板 300的源線SL ；和柵驅(qū)動器220，用于順序掃描該TFT液晶面板300的柵線GL ；以及公共驅(qū) 動器230，用于對TFT液晶面板300的像素公共電極施加共用的電壓VC0M。驅(qū)動器IC 200 還包括IXD電源電路240，用于產(chǎn)生驅(qū)動器210 230所需要的驅(qū)動電壓；非易失性存儲器 電路250，用于存儲諸如驅(qū)動條件等的設定信息；以及控制器260，用于根據(jù)從外部的微處 理器(以下也稱為MPU或CPU)得到的命令來控制整個芯片的內(nèi)部。另外，驅(qū)動器IC 200還包括振蕩器270，用于產(chǎn)生作為內(nèi)部基準的時鐘ΦΓ ；時 序控制器280，用于基于所生成的基準時鐘Φι·來生成為驅(qū)動器210 230提供操作時序的 信號Φ1、Φ2、Φ3 ；以及顯示RAM 290，用于存儲顯示在液晶面板300上的圖像數(shù)據(jù)。具有 這些電路的驅(qū)動器IC 200是作為由單晶硅組成的單個半導體芯片上的半導體集成電路而 構(gòu)成的。驅(qū)動器IC 200具有施加電源電壓VCC的外部端子和施加接地電位GND的外部端 子。此外，驅(qū)動器IC 200具有外部端子；用于施加對非易失性存儲器電路250寫入數(shù)據(jù)所 必須的、比電壓VCC高的寫入電壓VPPl和VPP2的外部端子。本實施例中的控制器260包括索引寄存器261，用于設定命令編碼；控制寄存器 262，用于基于索引寄存器261的數(shù)據(jù)而寫入數(shù)據(jù)；數(shù)據(jù)寄存器263，用于寄存從外部提供的 數(shù)據(jù)和從非易失性存儲器電路250讀出的數(shù)據(jù)；以及讀/寫控制電路264，用于執(zhí)行對非易 失性存儲器電路250的讀/寫控制。本實施例中的控制器260采用指定執(zhí)行從外部的MPU寫入索引寄存器261中的命 令，并生成控制信號的方法。作為控制器260的控制方法，也可以使用從外部MPU接受命令 編碼并對該命令編碼解碼來產(chǎn)生控制信號的方式。為非易失性存儲器電路250的輸出部分 配置了數(shù)據(jù)寄存器263 ；控制器260也可以配置門電路，用于將保持在數(shù)據(jù)寄存器263中的 讀入數(shù)據(jù)分配給所需的電路。在如上構(gòu)成的控制器260的控制下，當基于從外部MPU得到的命令和數(shù)據(jù)在上述 TFT液晶面板300上顯示圖像時，液晶控制驅(qū)動器IC 200執(zhí)行向顯示RAM 290順序?qū)懭腼@ 示數(shù)據(jù)的繪制(rendering)過程?？刂破?60還執(zhí)行從顯示RAM 290順序讀出顯示數(shù)據(jù)的 讀出過程并將施加在TFT液晶面板300的源線SL上的信號以及將施加在柵線GL、公共電極 COM上的信號從驅(qū)動器210，220和230輸出，據(jù)此進行液晶顯示。用于存儲如驅(qū)動條件等的設定信息的非易失性存儲器電路250可以用與后述的 其他電路相同的元件(在本實施例中是CMOS晶體管)來構(gòu)成。利用這樣的結(jié)構(gòu)，形成非 易失性存儲器電路250的制造工序數(shù)量不會增加，并且抑制了制造成本的增加。存儲在非 易失性存儲器電路250中的設定信息可大概被分為兩類設定信息被存儲在制造商(提供 者)處的信息和被存儲在用戶(組件制造商)處的設定信息。在實際使用中，可以設定這 兩中設定信息中的一個或兩個。在本實施例中的液晶控制驅(qū)動器IC中，非易失性存儲器電路250具有用于存儲可以由制造商設定的信息的第一區(qū)域251，用于存儲可以由用戶設定的信息的第二區(qū)域252。 在第一區(qū)域251中，數(shù)據(jù)只能被寫入一次。在第二區(qū)域252中，數(shù)據(jù)可以被寫入多次。被存儲在制造商處的設定信息包括用于設定由用于生成作為內(nèi)部基準的時鐘的 振蕩器270所產(chǎn)生的時鐘Φγ的頻率的信息；用于設定由基于基準時鐘ΦΓ來生成操作時 鐘Φ1，Φ2，Φ3的時序控制器280所產(chǎn)生的時序的信息。用于設定由生成驅(qū)動器210 230所必須的驅(qū)動電壓的LCD電源電路240所生成的電壓電平的信息也包含在存儲于制造 商處的設定信息中。振蕩器270、時序控制器280、LCD電源電路240等可以根據(jù)從非易失 性存儲器電路250中讀出的相應的設定信息來改變其設定。圖2示出了振蕩器270的結(jié)構(gòu)的例子。本實施例中的振蕩器270是包括或門271、
串聯(lián)連接的反相器INVl和INV2、和反饋路徑的環(huán)形振蕩器。開關元件SW1、SW2......Sffm
被配置在配置于從最后級的反相器INV2延伸到第一級的或門271的反饋路徑上的多個串 聯(lián)連接的電阻Rfl、Rf2......Rfm的連接結(jié)點與振蕩器的輸出端子之間。另外，設置了解碼器DEC1，用于對從非易失性存儲器電路250中讀出并保持在 數(shù)據(jù)寄存器263中的相關設定信息進行解碼。根據(jù)解碼器DECl的輸出，開關元件SW1、
SW2......SWm中的任一個導通。通過該操作，反饋信號的延遲時間被改變于是作為振蕩器
輸出的基準時鐘頻率Or的頻率也被改變。其結(jié)果是，即使當振蕩器的頻率由于制造偏差 而偏離了期望頻率時，頻率的偏差也可以被調(diào)整。另外，頻率可以被變?yōu)檫m用于液晶顯示器 規(guī)格的頻率。信號COSC是振蕩器激活信號，它被提供給輸入反饋信號的振蕩器第一級的或門 271的另一個輸入端子。當信號COSC被設定為低電平時，振蕩器發(fā)生振蕩。當信號COSC被 設定為高電平時，振蕩器停止振蕩。也可以使用另一種結(jié)構(gòu)，即不配置解碼器DEC1，開關 元件SW1、SW2......Sffm根據(jù)保持在數(shù)據(jù)寄存器263中的設定信息而被直接控制。當不配置內(nèi)置的存儲器和調(diào)整電路時，為了改變由振蕩器270產(chǎn)生的基準時鐘 Φι·的頻率，如圖3所示，為反饋路徑設置的電阻Rf作為外部器件與驅(qū)動器IC 200相連，且 電阻Rf的電阻值必須改變。根據(jù)本實施方式，這樣的外部器件是不必要的，因此，外部器件 的數(shù)量可以被減少且系統(tǒng)可以被小型化。另外，用于連接外部器件的外部端子的數(shù)量也可 以被減少，因此芯片本身也能被小型化。圖4示出了時序控制器280的結(jié)構(gòu)例。本實施例中的時序控制器280由多個串聯(lián)
的延遲電路DLY1、DLY2、......DLYn組成。開關元件SW11、SW12......Sfflm被配置在延遲
電路DLY1、DLY2.......DLYn的連接結(jié)點和控制器的輸入端子之間。通過利用對應于從非易失性存儲器電路250中讀出并保持在數(shù)據(jù)寄存器263中的
設定信息的信號TCl、TC2、TC3等使開關元件SWl 1、Sff 12.......SWlm中的任何一個導通，
輸出信號TMD的時序被改變。也可以配置用于對保持在數(shù)據(jù)寄存器263中的設定信息進行 解碼的解碼器，根據(jù)解碼器的輸出來控制開關元件SW11、SW12.......SWlm。一個由時序控制器280來調(diào)整時序的信號的例子是用于向顯示RAM 290提供工作 時序的信號。由于顯示RAM 290是在液晶控制驅(qū)動器中工作速度最高的電路，因此，工作時 序的偏差對整個系統(tǒng)的工作都有影響。通過在初始設定時對向顯示RAM 290提供工作時序 的信號進行調(diào)整，可以獲得所需的工作特性。圖5示出了 IXD電源電路240的結(jié)構(gòu)的一個例子。本實施例的IXD電源電路240具有串聯(lián)的梯狀(ladder)電阻RI1、RI2.......RIn和與梯狀電阻并聯(lián)連接的開關元件
Sff2U SW22、......Sff2ηο開關元件Sff2U SW22、......SW2n根據(jù)從非易失性存儲器電路
250中讀出并保持在數(shù)據(jù)寄存器263中的相關設定信息而導通/關斷。通過該操作，LCD電 源電路240中的參考電壓VCOMR的電平被確定。在圖5中，在IXD電源電路240中設置的開關SWal和SWa2是通過以特定的周期 對要施加于公共電極上的公共電位VCOMH和VCOML進行切換、使極性反轉(zhuǎn)的開關，用于對液 晶面板進行交流驅(qū)動以防止液晶的退化。開關SWml和SWm2是根據(jù)顯示模式切換施加在 公共電極上的公共電位VCOMH和VCOML中的公共電位VCOMH的電平的開關。開關SWal和 Sffa2(以及開關SWml和SWm2)根據(jù)從控制器260得到的控制信號而互補地動作。具體地 說，當開關SWal和SWa2 (SWml和SWm2)中的一個導通時，另一個被關斷。當不配置內(nèi)置存儲器和調(diào)整電路時，為了改變基準電壓VCOMR的電平，如圖6所 示，為驅(qū)動器IC 200配置外部電阻Rtl和Rt2，而且其中一個電阻Rtl的電阻值被改變。根 據(jù)本實施例，這樣的外部器件是不必要的；因此，外部器件的數(shù)量可以被減少且系統(tǒng)可以被 小型化。此外，用于連接外部器件的外部端子數(shù)量也可以被減少，因此芯片本身也可以被小 型化。接下來，參照圖1和圖7說明利用控制器260對非易失性存儲器電路250的寫入 步驟和操作時序。在圖7中，信號CS、RS、WR、RD是從芯片外部輸入到讀/寫控制電路264 的控制信號?？刂菩盘朇S是表示芯片被選中的信號；RS是表示數(shù)據(jù)DB被鎖存在索引寄存 器或控制寄存器中的信號；WR是控制寫入操作的信號；RD是控制讀出操作的信號。讀/寫 控制電路264基于控制信號CS、RS、WR、RD和來自時序控制器280的時鐘Φ 2來生成提供 給存儲器電路250的信號。WE表示由讀/寫控制電路264產(chǎn)生并提供給存儲器電路250的 寫入使能信號。RE表示由讀/寫控制電路264產(chǎn)生、并提供給存儲器電路250上的讀出使 能信號。圖7是利用控制器260對非易失性存儲器電路250的寫入操作時序。寫入操作的描述涉及的是當在上電后從MPU輸入復位信號RESET時電平從高電平 變到低電平的情況，雖然并不限于此。圖7示出將數(shù)據(jù)寫入四個地址000、001、010、011的例子。首先，當輸入復位信號RESET時，芯片上的寄存器被復位(在圖7中的tl時間)。 接下來，在信號RS為低電平的期間內(nèi)，通過被連接到MPU上的控制總線BUS將索引數(shù)據(jù)輸 入到驅(qū)動器IC中。此時，在信號WR從低電平變化到高電平的定時，索引數(shù)據(jù)被存儲在索引 寄存器261中(在圖7中的t2定時)。根據(jù)存儲在索引寄存器261中的索引數(shù)據(jù)，作為ROM類型的控制寄存器262被選 擇。在定時t2之后，控制數(shù)據(jù)(以后簡稱為數(shù)據(jù))在信號RS為高的期間內(nèi)被從控制總線 輸入到驅(qū)動器IC中。在信號WR從低電平變到高電平的定時，數(shù)據(jù)被存儲在控制寄存器262 中(圖7中的t3定時)。寫入期間在t3定時，控制寄存器的數(shù)據(jù)被確定。該數(shù)據(jù)包括寫入數(shù)據(jù)WDATA、寫入地址 ADDR、R0M控制數(shù)據(jù)0P0、0P1等。在寫入時，控制數(shù)據(jù)OPO從0 (低)變到1 (高)。此時，當 OPO為1(高)時，讀/寫控制電路264被控制以使寫入使能信號TO為高電平，據(jù)此執(zhí)行寫入操作。在完成寫入操作之后，通過在控制總線BUS的控制信號RS為高電平的期間內(nèi)將控 制寄存器的數(shù)據(jù)OPO從1 (高)變?yōu)? (低)，讀/寫控制電路264被控制以將寫入使能信號 WE變?yōu)闊o效的低電平狀態(tài)。據(jù)此完成寫入操作(圖7中的t4定時)。在改變地址而重新啟動寫入操作的情況下，在控制信號RS為高電平(圖7中的t5 定時)的期間內(nèi)，控制寄存器的數(shù)據(jù)OPO從0 (低)變到1 (高)。由于數(shù)據(jù)OPO為1 (高)， 因此，讀/寫控制電路264使寫入使能信號WE為高電平以執(zhí)行寫入操作。此時，數(shù)據(jù)寄存 器的地址被刷新。通過該操作，數(shù)據(jù)被寫入與在定時t3和t4之間的期間被寫入了數(shù)據(jù)的 地址不同的地址區(qū)域中。在t5定時之后，通過以與從定時t3至t4期間的設定類似的方式來設定控制寄存 器的數(shù)據(jù)0P0，來完成寫入操作(圖7中的t6定時)。此后，重復上述操作。雖然根據(jù)從外部輸入的控制信號CS、RS、WR、RD執(zhí)行寫入操作的結(jié)構(gòu)已經(jīng)在本實 施例中進行了描述，但也可以使用其他的結(jié)構(gòu)。在芯片內(nèi)設置了 ROM，其中存儲著對應于一 個命令編碼的多個微命令編碼。當在索引寄存器261中設定了寫入命令時，微命令編碼被 讀入，并生成對讀/寫控制電路264的控制信號，于是寫入操作被自動執(zhí)行。通過使用像本 實施方式一樣的根據(jù)從外部輸入的控制信號的控制方法，控制器260的規(guī)?？梢员粶p少。圖8示出了由控制器260對非易失性存儲器電路250的讀出操作時序。RE表示由 讀/寫控制電路264生成并提供給存儲器電路250的讀出使能信號。在本實施例的液晶控制驅(qū)動器中，在上電后，來自MPU的復位信號RESET被從高電 平變化到低電平，將芯片內(nèi)的寄存器復位。當在索引寄存器中設定了讀出命令時，通過索引 寄存器261將控制寄存器262的預定控制位OPl設定為“1”，由讀/寫控制電路264使讀出 使能信號RE為高電平，讀出操作(定時til)開始。此時，控制位OPO被設定為“0”。存儲于控制寄存器262的預定區(qū)域內(nèi)的讀出地址RADDR被提供給存儲器電路250， 并執(zhí)行數(shù)據(jù)讀出操作。存儲在對應于存儲器電路250所提供的地址的區(qū)域內(nèi)的數(shù)據(jù)被集總 讀出。除了在控制寄存器262中設置用于讀出的控制位OPl之外，也可以向適當?shù)难舆t電 路發(fā)送復位信號RESET，使用延遲電路的輸出作為讀/寫控制電路264的開始信號，并輸出 高電平的讀出使能信號RE。接下來，在經(jīng)過預定時間后，從時序控制器280輸出指示鎖存定時信號RSET，從存 儲器電路250讀出的數(shù)據(jù)被數(shù)據(jù)寄存器263(定時tl2)鎖存。此后，對非易失性存儲器電 路250的讀出控制信號RE被變?yōu)闊o效的低電平狀態(tài)，從而完成一個讀出操作(定時tl3)。當讀出數(shù)據(jù)被存儲在多個地址時，存儲在控制寄存器262的預定區(qū)域的讀出地址 RADDR被刷新而讀出使能信號RE變?yōu)榈碗娖剑⑶抑貜蜕鲜霾僮?。在本實施例中，當復位信號RESET被輸入時，控制寄存器262的特定控制位OPl被 索引寄存器261設定為“1”，從而產(chǎn)生讀出使能信號RE。另外，讀出使能信號RE也可以通 過將復位信號RESET傳送給適當?shù)难舆t電路來生成。本實施例的液晶控制驅(qū)動器IC可以 以讀/寫控制電路264基于控制信號CS、RS、WR和RD來從存儲器電路250讀出數(shù)據(jù)的方式 構(gòu)成。也可以使讀出功能在例如測試電路是否能正常工作的測試模式下有效。圖9示出了在圖1中的非易失性存儲器電路250中用于存儲由制造商設定的信息 的第一區(qū)域251所適用的存儲器電路的例子。本實施例的非易失性存儲器電路250僅由作為常用的電路結(jié)構(gòu)元件的P溝道型MOSFET (絕緣柵型場效應晶體管)和N溝道型MOSFET 構(gòu)成，而不使用諸如FAMOS和MNOS的非易失性存儲元件。雖然在圖7中為了方便制圖起見 示出了具有一字節(jié)存儲容量且由八個存儲單元組成的存儲器電路，但實際上，配置了每一 個都具有如此結(jié)構(gòu)的多個存儲器電路，并可以通過地址信號來選擇工作，從而構(gòu)成具有多 字節(jié)存儲容量的存儲器電路。在圖9中，264表示讀/寫控制電路，用于基于控制信號CS、RS、WR、RD及從控制寄 存器262得到的數(shù)據(jù)DBO DB17來生成用于讀/寫存儲器電路的信號。254表示內(nèi)部電源 控制電路，用于基于寫入操作所需的比通常電源電壓VCC高的寫入電壓VPPl和VPP2來生 成電路所需的具有預定電平的電源電壓VPPlM和VPP2M。另外，255表示非易失性存儲器單 元，256表示每一個存儲單元的讀/寫電路。在本實施例中，八對存儲單元和讀/寫電路被 配置在一個方向上，因此，可以一次讀/寫8比特數(shù)據(jù)。寫入電壓VPPl和VPP2分別為例如 9V 禾口 。符號LDO LD7表示用于傳送從讀/寫控制電路264輸出的寫入數(shù)據(jù)的寫入數(shù)據(jù) 線；PU表示用于控制讀出的讀出控制線。CG表示與通常的存儲器陣列中的字線相對應的、 用于讀/寫8-bit數(shù)據(jù)的控制柵線。另外，SL表示用于為存儲單元255提供寫入電壓的寫 入電壓電源線；PRGM表示用于控制寫入操作的寫入控制線；VER表示用于控制存儲單元的 電位的電位控制線?？刂茤啪€CG根據(jù)用于獲得讀出控制信號RE與寫入控制信號TO的異 或(exclusive OR)的EOR門GO的輸出而被驅(qū)動。LSl和LS2表示用于移動EOR門GO的輸 出信號和寫入控制信號WE的電平的電平移動器。讀/寫入電路256包括0R門Gl，可以接收寫入數(shù)據(jù)線LDO LD17和寫入控制線 PRGM的信號的任何一個；和傳輸門MOSFET Qtl，它當信號CERB為高電平時，使OR門Gl的 輸出信號通過。讀/寫入電路256還包括被連接到讀出控制線PU上的電阻R0、與電阻RO 串聯(lián)連接的傳輸門MOSFET Qt2，以及用于在傳輸門MOSFET Qt2導通時判斷電阻RO的電位 是否下降的檢測反相器G2。雖然在例子中所示的電阻RO是一個固定電阻，但也可以使用執(zhí) 行與固定電阻相位的動作的電路。存儲單元255包括電荷注入MOSFET Qwl和Qw2，它們以溝道相互并聯(lián)的狀態(tài)被 連接在傳輸門MOSFET Qtl和寫入電壓電源線SL之間；和連接為電容元件的MOS電容Cl和 C2，它們被連接在MOSFET Qwl和Qw2的柵端子及控制柵線CG之間。存儲單元255還包括與 電阻RO和傳輸門MOSFET Qt2串聯(lián)在讀出控制線PU和電位控制線VER之間的讀出MOSFET Qrl和Qr2。電荷注入M0SFETQw2的柵端子和讀MOSFET Qr2的柵端子相互連接。柵端子是 浮置的。另外，傳輸門MOSFET Qtl和Qt2的柵端子相互連接。利用反相器將從讀/寫控制 電路264輸出的控制信號CER反相而得到的信號CERB被提供給公共柵；傳輸門MOSFET Qtl 和Qt2由信號CERB來控制。用于控制存儲單元電位的電位控制線VER由電平移動器LS3 驅(qū)動，該電平移動器LS3對利用反相器將控制信號CERB再次反相而得到的信號的電平進行 移動。在本實施例的存儲單元255中，根據(jù)由控制柵線經(jīng)由MOS電容Cl、C2將電荷注入 MOSFET Qwl和Qw2的柵電壓設定為高的狀態(tài)下的寫入數(shù)據(jù)，寫入電壓被施加到MOSFET Qwl 和Qw2的源和漏之間；據(jù)此使Qwl和Qw2導通或截止。通過將由有選擇地向MOSFETQwl和Qw2提供的漏極電流而產(chǎn)生的熱電子注入到MOSFET Qwl和Qw2的柵電極，使數(shù)據(jù)被寫入。 為了防止由于電荷泄漏而造成存儲數(shù)據(jù)的可靠性的惡化，設置了兩個電荷注入MOSFET和 兩個讀出MOSFET。在讀出數(shù)據(jù)時，通過使用控制柵線CG，經(jīng)由MOS電容Cl和C2，讀出MOSFET Qrl和 Qr2的柵電壓被提高。此外，讀出控制線PU的電位也提高，而電位控制線VER的電位下降， 據(jù)此在MOSFETQrl和Qr2的源和漏間產(chǎn)生電位差。無論由反相器G2來檢測MOSFET Qrl和 Qr2中是否有電流流過。具體地說，當電荷注入到電荷注入MOSFET Qwl和Qw2的柵電極時，讀出MOSFET Qrl和Qr2的柵電壓變得較低而變?yōu)榻刂範顟B(tài)，而且漏極電流中斷。另一方面，當電荷沒有 注入到MOSFET Qwl和Qw2的柵電極時，讀出MOSFET Qrl和Qr2的柵電壓變得較高而變?yōu)?導通狀態(tài)，有漏極電流流過。這使得在電阻RO和MOSFET Qrl間的連接結(jié)點間的電位改變。 通過由反相器G2檢測電位的變化，可以確定存儲單元的狀態(tài)。在本實施例中，即使當電荷注入MOSFET Qwl和Qw2中的一個的柵電極電荷在讀出 操作時泄漏，如果另一個柵電極的電荷沒有泄漏的話，則MOSFET中的一個將截止且不會流 過漏極電流。因此，可以防止由于電荷泄漏而引起的存儲數(shù)據(jù)可靠性的惡化。另外，在由電 荷注入MOSFET Qwl、Qw2中的一個和讀出MOSFET Qrl、Qr2中的一個構(gòu)成存儲單元的情況下 存儲單元也能有效地工作，因此可以省略其中一個的設定。圖1中的本實施例中的存儲電 路250并不限于具有如圖9所示的存儲器電路的結(jié)構(gòu)，可以是具有相似功能的電路。參照附圖10 13，對用于本實施例中的液晶控制驅(qū)動器的非易失性存儲器的具 體器件結(jié)構(gòu)和在非易失性存儲器中的寫入、擦除、讀出數(shù)據(jù)的操作進行說明。圖10是存儲 單元區(qū)域主要部分的平面視圖。圖11 13是沿圖10的線D-D’截取的剖面圖。在圖中，符號1表示由例如單晶硅組成的P型半導體襯底；符號2表示在襯底1表 面上選擇性地形成的場氧化膜；符號19和20表示覆蓋襯底1和場氧膜2表面而形成的層 間絕緣膜。4A表示其中將形成電容Cl和C2的ρ型阱區(qū)；4B表示其中將形成MOSFET QwU Qw2,Qrl和Qr2的ρ型阱區(qū)；3表示設置在ρ型阱區(qū)4Α和4Β下方的η型半導體隔離區(qū)。符 號5表示作為用于給η型半導體隔離區(qū)3提供電位的電源區(qū)的η型半導體區(qū)。14Α表示作 為η型半導體區(qū)5的緩沖層的η型半導體區(qū)；14Β表示作為MOSFET Qwl和Qrl (Qw2和Qr2) 的源區(qū)和漏區(qū)的η型半導體區(qū)。15Α表示作為MOS電容的一個端子的ρ型半導體區(qū)；15Β表示作為為了給MOSFET Qwl和Qrl的ρ型阱區(qū)4Β提供電位的電源區(qū)的ρ型半導體區(qū)。18表示為了減少與形成在 表面上的電極之間的接觸電阻的接觸層。另外，6表示MOS電容Cl的電介質(zhì)層。電介質(zhì) 層6用與形成作為MOSFET Qwl和Qrl的柵絕緣膜相同的工藝形成。7Α表示作為MOS電容 Cl的另一個端子的導電層；7Β表示MOSFETQwl和Qrl的柵電極。導電層7A用與形成作為 MOSFET Qwl和Qrl的柵電極相同的工藝形成。 在如圖11所示的寫入操作時，例如，通過η型半導體區(qū)5在η型半導體絕緣區(qū)3上 施加9V電壓，通過ρ型半導體區(qū)15Β在形成MOSFET Qwl和Qrl (Qw2和Qr2)的ρ型阱區(qū)4Β 上施加OV電壓。通過ρ型半導體區(qū)15Α在形成有MOS電容Cl (C2)的ρ型阱區(qū)4Α上施加 了正向9V電壓。由于MOSFET Qwl和Qrl (Qw2和Qr2)的柵電極7B和作為MOS電容Cl (C2) 的一個端子的電極7A相互連接，因此電極7B的電位因施加在ρ型阱區(qū)4上的9V電壓而提
15聞。在作為用于寫入數(shù)據(jù)的MOSFET Qwl (Qw2)的源和漏的η型半導體區(qū)14Β之一上 施加7V電壓；在另一個η型半導體區(qū)14Β上施加OV電壓。另外，在作為數(shù)據(jù)讀出MOSFET Qrl (Qr2)的源和漏的η型半導體區(qū)14B上，施加OV電壓。按照此操作，電流在數(shù)據(jù)寫入 MOSFET Qwl (Qw2)的溝道中流過，在那時所產(chǎn)生的熱電子(e_)被注入到柵電極7B，數(shù)據(jù)被 寫入。在η型半導體絕緣區(qū)3上施加9V電壓，以防止當在ρ型阱區(qū)4Α上施加9V電壓時PN 結(jié)被正向偏置。在讀出數(shù)據(jù)時，如圖12所示，例如通過η型半導體區(qū)5在η型半導體隔離區(qū)3上 施加3V電壓；通過ρ型半導體區(qū)15Β在形成MOSFET Qwl和Qrl (Qw2和Qr2)的ρ型阱區(qū)4Β 上施加OV電壓。通過ρ型半導體區(qū)15Α在其上將形成MOS電容Cl和C2的ρ型阱區(qū)4Α上 施加3V電壓。通過對ρ型阱區(qū)4Α施加3V電壓，電極7Α和7Β的電位被提高。根據(jù)在電極 7Β上是否積累有電荷，數(shù)據(jù)讀取MOSFET Qrl和Qr2被導通或截止。作為數(shù)據(jù)寫入MOSFET Qwl (Qw2)的源和漏的η型半導體區(qū)14Β被設定為0V，OV電 壓被施加在作為數(shù)據(jù)讀MOSFET Qrl (Qr2)的源極和漏極的η型半導體區(qū)14Β之一上；連接 例如圖9中所示的電阻RO之一時的電壓被施加在另一個η型半導體區(qū)14Β上。此時，電流 根據(jù)數(shù)據(jù)讀出MOSFET Qrl和Qr2的導通/截止狀態(tài)而流過或不流過。電流流過的狀態(tài)由 反相器G2檢測。在η型半導體隔離區(qū)3上施加3V電壓，這是基于通過在ρ型阱區(qū)4Α上施 加3V電壓以防止PN結(jié)被正向偏置的理由。圖14示出了一個適用于圖1中的非易失性存儲電路250中用于存儲由用戶設定 信息的第二區(qū)域252的存儲器電路的例子。本實施例中的非易失性存儲器電路250按照與 圖9中所示的實施例的非易失性存儲器電路相同的方式構(gòu)成，不使用如FAMOS和MNOS的非 易失性存儲器元件。本實施例中的非易失性存儲器電路250具有存儲數(shù)據(jù)可擦除的結(jié)構(gòu)。 通過給控制寄存器262的每一個控制位OPO和OPl設定“1”，非易失性存儲器電路250進入 擦除模式，數(shù)據(jù)可被擦除。由于本實施例中的非易失性存儲器電路250具有與圖9中示出的非易失性存儲器 電路250大致相同的結(jié)構(gòu)，因此相同結(jié)構(gòu)部分不再復述，而僅對不同點進行說明。與圖9中 的實施例中的非易失性存儲器電路250的第一不同點是如圖14中的實施例所示，電源電 路254可以基于從外部輸入的第3電壓VPP3而產(chǎn)生內(nèi)部電壓VPP3M。第二不同點是內(nèi)部 電壓VPP3M作為低電平一側(cè)的電源電壓提供給用于驅(qū)動控制柵線CG的電平移動器LSI。內(nèi)部電壓VPP3M在讀出/寫入數(shù)據(jù)時設定為如OV的接地電位，而且在擦除數(shù)據(jù)時 設定為如-9V的電位。內(nèi)部電壓VPP3M通過控制柵線CG被施加在與浮柵連接的MOS電容 Cl和C2上。作為構(gòu)成非易失性存儲單元255的MOSFET Qwl、Qw2、Qrl、Qr2，可以使用具有 如圖10和11所示的布圖和結(jié)構(gòu)的元件。在由具有這樣的結(jié)構(gòu)的元件構(gòu)成的存儲器電路中，為了擦除數(shù)據(jù)，如在圖13中所 示，例如通過η型半導體區(qū)5在η型半導體區(qū)3上施加9V電壓；通過ρ型半導體區(qū)15Β在 其中形成有MOSFET Qwl和Qrl (Qw2和Qr2)的ρ型阱區(qū)4Β上施加9V電壓。通過ρ型半導 體區(qū)15Α，在其中形成有MOS電容Cl (C2)的ρ型阱區(qū)4Α上施加反方向的-9V電壓。另夕卜， 將作為數(shù)據(jù)寫入MOSFET Qwl (Qw2)和數(shù)據(jù)讀出MOSFET Qrl (Qr2)的源區(qū)的η型半導體區(qū) 14BW1和14BR1設定為開路電位；在作為MOSFET Qwl (Qw2)和Qrl (Qr2)的漏區(qū)的η型半導
16體區(qū)14BW2和14BR2上施加9V電壓。MOS電容Cl和C2的電容電極(柵電極7A)的面積比為了產(chǎn)生MOSFET Qwl和Qw2 的柵電容的電容電極(柵電極7B)的面積大(參照圖10)，因此，MOS電容Cl和C2的電容 比MOSFET Qwl和Qw2的柵電容大。因此，施加到MOSFET Qwl和Qw2的柵電容上的電壓比 被施加到MOS電容Cl和C2上的電壓高。其結(jié)果是，在數(shù)據(jù)寫入MOSFET Qwl和Qw2以及數(shù) 據(jù)讀出MOSFET Qrl和Qr2的公共柵電極7B上所積累的電子(e_)因隧道現(xiàn)象被釋放到ρ 型阱區(qū)4Β。在其中形成有MOS電容Cl和C2的P型阱區(qū)4Α上施加負電壓(在反方向上)；在 其中形成有MOSFET Qwl、Qw2、Qrl、Qr2的ρ型阱區(qū)4Β上施加正電壓(在正方向上)。按照 這樣的方式，可以用不會導致柵破壞的電壓(9V或更少)來確保為了擦除數(shù)據(jù)操作所必須 的電位差(18V)。在η型半導體絕緣區(qū)3上施加9V電壓，其原因是通過在ρ型阱區(qū)4Β上施 加9V電壓，防止了 PN結(jié)被正向偏置。通過使用具有這樣結(jié)構(gòu)的存儲器電路，數(shù)據(jù)可以被多 次寫入。圖15示出了適用于圖1中的非易失性存儲電路250中用于存儲用戶設定信息的 第二區(qū)域252的存儲器電路的另一個例子。本例中的非易失性存儲器電路250僅由作為通 常電路結(jié)構(gòu)元件的P溝道MOSFET和η溝道MOSFET構(gòu)成，而不使用如FAMOS和麗OS之類的 非易失性存儲元件。本例中的非易失性存儲器電路250是在未假定擦除所存儲的數(shù)據(jù)的情 況下的電路。在本例中，為了使數(shù)據(jù)可以多次寫入，提供具有相同存儲容量的兩個存儲區(qū) (bank)BNKl和BNK2。每一個存儲區(qū)包括與圖9中示出的存儲單元255相同結(jié)構(gòu)的存儲單 元；通過從讀/寫控制電路264輸出的存儲區(qū)指令信號BO和Bl來選擇存儲區(qū)BNKl和BNK2 中的一個。更具體的說，設置有NAND門GlO G17和NAND門G20 G27，用于接收用于傳輸 從讀/寫控制電路264輸出的寫入數(shù)據(jù)的寫入數(shù)據(jù)線LDO LD7上的信號和存儲區(qū)指令信 號BO、Bl中的一個信號。設置有NAND門G30、G31、G32、G33，用來接收的存儲區(qū)指令信號 BO和控制線PU、CG、PRGM、SL上的信號；以及設置有NAND門G40、G41、G42、G43，用來接收 存儲區(qū)指令信號Bl和控制線PU、CG、PRGM、SL上的信號。通過根據(jù)存儲區(qū)指令信號Bl和Bl來使NAND門GlO G17和G30 G33、或NAND 門G20 G27和G40 G43有效，存儲區(qū)的一組被選中。因此，從表面上看，存儲器電路能 夠?qū)崿F(xiàn)重寫入數(shù)據(jù)。也可以在芯片中設置這樣的機制，即在數(shù)據(jù)寫入一組存儲區(qū)之后，在下 次寫入操作時，另一個存儲區(qū)的設定被自動選擇。用這個機制，可以防止由于用戶的誤操作 而導致的數(shù)據(jù)重寫。雖然在本實施例中的存儲區(qū)數(shù)量是兩個，但也可以設置三個或多個存 儲區(qū)。此時，存儲器電路可以重寫兩次或多次。因此，從表面上看，實現(xiàn)了可以兩次或多次 重寫入數(shù)據(jù)的存儲器電路。圖16表示適用于圖1中的非易失性存儲器電路250中由用戶設定的第二區(qū)域252 的另一個例子。在本例中，為了使數(shù)據(jù)可以被寫入多次，設置了兩個具有相同存儲容量的存儲區(qū) BNKl和BNK2。每一個存儲區(qū)都包括具有與圖7中示出的存儲單元255相同結(jié)構(gòu)的存儲單 元；作為連接存儲單元的控制柵線CG，設置了公共柵線CG和用于各個存儲區(qū)BNKl和BNK2的柵線CGl和CG2。另外，電源電路254中配置了用于向存儲區(qū)BNKl提供寫入電壓VPPl-I 和向存儲區(qū)BNK2提供寫入電壓VPP2-2的電源端子Pl和P2?；陔娫炊俗由鲜┘拥碾妷憾傻膬?nèi)部寫入電壓VPPl-IM和VPP1-2M被分別提 供給用于驅(qū)動存儲區(qū)BNKl和BNK2的柵線CGl和CG2的電平移動器LSl-I和LS1-2。依照 此結(jié)構(gòu)，當在電源端子Pl上施加寫入電壓VPPl-I時，可以對存儲區(qū)BNKl寫入數(shù)據(jù)。當在 電源端子P2上施加寫入電壓VPP1-2時，可以對存儲區(qū)BNK2寫入數(shù)據(jù)。通過對施加寫入電壓的端子進行切換，被寫入數(shù)據(jù)的存儲區(qū)可以被切換。因此， 從表面上看，實現(xiàn)了可以重寫入數(shù)據(jù)的存儲器電路。也可以為每一個存儲區(qū)提供寫入電壓 VPP2。此外，存儲區(qū)的數(shù)量和施加寫入電壓的端子的數(shù)量可以設定為三個或更多。圖17表示構(gòu)成本實施例中的液晶控制驅(qū)動器IC的半導體芯片的電路模塊的布圖 的一個例子。在圖17中，相同的符號表示與圖1相同的電路。符號GO Gi和Gi+Ι Gn 表示輸出由柵驅(qū)動器220產(chǎn)生的柵驅(qū)動信號的端子(輸出焊盤)；符號SO Sm表示輸出 由源驅(qū)動器210產(chǎn)生的源線驅(qū)動信號的端子(輸出焊盤)。VPPl VPP3和GND表示電源端子(電源焊盤)，用于施加從外部提供的、用于寫入 ROM的電源電壓；DBO DB17表示用于通過總線輸入從CPU提供信號的端子(輸入焊盤)。 雖然沒有特別的限制，但，對于在右側(cè)和左側(cè)具有柵驅(qū)動信號輸入端子的液晶面板，輸出柵 驅(qū)動信號的端子(輸出焊盤)被分為兩組G0 Gi和Gi+Ι Gn ；并配置在兩側(cè)以夾住輸 出源線驅(qū)動信號的端子(輸出焊盤)SO Sm。從圖17中可以知道，在本實施例中的液晶控制驅(qū)動器IC中，輸出焊盤GO Gi和 Gi+Ι Gn，以及SO Sm是沿著半導體芯片的長度方向的一邊而配置的；而輸入焊盤DBO DB17是沿著相對一側(cè)的一邊配置的。對應于輸出焊盤GO Gi、Gi+l Gn、SO Sm，柵驅(qū) 動器220A、源驅(qū)動器210、柵驅(qū)動器220B被配置在芯片的一側(cè)。大致在芯片的中部，配置了 作為控制器260的部件的例如時序控制器280的電路；在該電路的兩側(cè)，配置了用于存儲顯 示數(shù)據(jù)的RAM 290A和290B。另外，R0M#250被配置在電源焊盤VPPl VPP3附近；用于生成IXD電源的電源電 路240被配置在輸入焊盤DBO DB17附近。由于ROM 250被配置在施加寫入ROM的電源 電壓的電源焊盤VPPl VPP3附近，因此從焊盤到電路的電源線被縮短，從而抑制了功率損 耗。此外，用于施加寫入ROM所需的較高的電源的電源端子VPPl VPP3被設置在芯片的 角部。因此，在電源焊盤VPPl VPP3和其他的焊盤間產(chǎn)生的靜電耐壓可以被增大。在本 實施例中，為了進一步增加靜電耐壓，將電源焊盤VPP1 VPP3和接地焊盤GND之間的間隔 比每一個電源焊盤VPPl VPP3之間的間隔寬。圖18示出了構(gòu)成本實施例的液晶控制驅(qū)動器的半導體芯片的電路模塊的布圖另 一個例子。在圖18中，對與圖17所示相同的電路和端子分配相同的符號，并不再重復對它 們的說明。在圖18的例子中，在大致配置在芯片中部的控制器260附近配置ROM 250。在液晶控制驅(qū)動器IC中，為了傳送寫入數(shù)據(jù)和讀出數(shù)據(jù)，連接到控制器260和ROM 250上的線的數(shù)量是相當大的。因此，當控制器260和ROM 250彼此分離的時候，由線所占 據(jù)的面積也是很大的，由此導致了芯片尺寸的增大。因此，利用使用如本實施例所示的布 圖，其優(yōu)點是減少了由線所占據(jù)的面積，并可以減小芯片的面積。本實施例在ROM 250的存 儲容量很大時是非常有效的。
18
雖然已經(jīng)基于本實施例對本發(fā)明者得到的本發(fā)明進行了詳細的說明，但本發(fā)明并 不限于上述的實施例，而可以是在不偏離其主旨的情況下的各種變更。例如，為了防止由于 電荷泄漏而使存儲數(shù)據(jù)的可靠性惡化，可以在存儲單元配置兩個電荷注入MOSFET和兩個 讀出M0SFET。相應的，存儲單元也可以配置一個電荷注入MOSFET和一個讀出M0SFET。雖然在前述的實施例中對只有用于存儲由用戶設定的信息的第二區(qū)域252是可 重寫的情況進行了說明，但也可以將在用于存儲由制造商設定的信息的第一區(qū)域251中的 存儲電路的存儲區(qū)數(shù)目設定為兩個，而從表面上看，在該區(qū)域中僅可重寫入數(shù)據(jù)一次。以上主要以由本發(fā)明者所獲得的本發(fā)明的應用范圍為背景，對通過作為三端開關 元件的薄膜晶體管將電荷注入到像素電極中的、用于驅(qū)動TFT液晶面板的液晶控制驅(qū)動器 進行了說明。本發(fā)明并不限于液晶控制驅(qū)動器，也可以被應用到利用兩端開關元件將電荷 注入到像素電極中的、用于驅(qū)動MIM液晶面板的液晶控制驅(qū)動器中。
權利要求
一種液晶顯示系統(tǒng)，包括液晶面板，用于驅(qū)動液晶顯示面板的控制驅(qū)動電路，其中所述控制驅(qū)動電路生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和被施加在液晶顯示面板的信號線上的驅(qū)動信號，其中所述控制驅(qū)動電路包括電可編程的非易失性存儲器電路或電可擦除可編程的非易失性存儲器電路；其中，所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導體制造工藝而形成的元件。
2.根據(jù)權利要求1所述的液晶顯示系統(tǒng)，其中所述非易失性存儲器電路用于存儲半導 體集成電路中的初始設定信息。
3.根據(jù)權利要求2所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路被分為多個組；用任何一個組中的存儲器電路寫入用于對在 半導體集成電路器件中的電路的特性偏差進行校正的設定信息；用剩余的組中的存儲器電 路寫入適用于由所述半導體集成電路器件驅(qū)動的液晶面板的特性的設定信息。
4.根據(jù)權利要求2所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路被分為多個組，用任何一個組中的存儲器電路寫入由制造半 導體集成電路器件的制造商所存儲的設定信息；用剩余的組中的存儲器電路寫入由使用所 述半導體集成電路器件來制造設備的用戶所存儲的設定信息。
5.根據(jù)權利要求3所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路是數(shù)據(jù)僅可以被電寫入一次的非易失性存儲器電路；將所述 任何一個組中的存儲器電路設為一個單組；剩余的組又進一步被分為多個亞組，并且在寫 入時每次選擇不同的亞組來寫入數(shù)據(jù)，從而表面上看可以執(zhí)行多次重寫。
6.根據(jù)權利要求3所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路是數(shù)據(jù)僅可以被電寫入一次的非易失性存儲器電路；為所述 任何一個組中的存儲器電路和剩余的組中的存儲器電路的每一個設置了用于施加用于寫 入的高電壓的電源電壓端子。
7.根據(jù)權利要求1所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路由多個存儲相同數(shù)據(jù)的存儲單元構(gòu)成。
8.根據(jù)權利要求1所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路和所述另一電路中的每一個是采用包括P溝道型場效應晶 體管和η溝道型場效應晶體管的CMOS電路的形式。
9.根據(jù)權利要求1所述的液晶顯示系統(tǒng)，其中，所述半導體芯片為矩形形狀，沿著所述半導體芯片的長邊方向的一邊，配置有用于輸 出施加在掃描線上的驅(qū)動信號和施加在信號線上的驅(qū)動信號的端子；沿著所述半導體芯片 的長邊方向的另一邊，配置有電源電壓端子和施加用于寫入存儲器電路的高電壓的輸入端 子；所述非易失性存儲器電路配置在所述電源電壓端子附近。
10.根據(jù)權利要求1所述的液晶顯示系統(tǒng)，其中，所述半導體芯片為矩形形狀；沿著所述半導體芯片長邊方向的一邊，配置有輸出施加在掃描線上的驅(qū)動信號和施加在信號線上的驅(qū)動信號的端子；大致在所述半導體芯片的長 邊方向的另一邊的中心部分，配置有施加寫入所述存儲器電路的高電壓的電源電壓端子； 大致在所述半導體芯片的中心，配置有用于向/從所述非易失性存儲器電路中寫入/讀出 數(shù)據(jù)的控制電路；所述非易失性存儲器電路配置在所述控制電路和所述電源電壓端子處附 近。
11.一種液晶顯示系統(tǒng)，包括 液晶面板，用于驅(qū)動液晶顯示面板的控制驅(qū)動電路，其中所述控制驅(qū)動電路生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和 被施加在液晶顯示面板的信號線上的驅(qū)動信號， 其中所述控制驅(qū)動電路包括 非易失性存儲器，其中所述非易失性存儲器包括電可擦除可編程區(qū)域，所述電可擦除可編程區(qū)域用于存 儲適用于由半導體集成電路器件驅(qū)動的液晶面板的特性的設定信息。
12.一種液晶顯示系統(tǒng)，包括 液晶面板，用于驅(qū)動液晶顯示面板的控制驅(qū)動電路，其中所述控制驅(qū)動電路生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和 被施加在液晶顯示面板的信號線上的驅(qū)動信號， 其中所述控制驅(qū)動電路包括 非易失性存儲器，其中，所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導 體制造工藝而形成的元件，其中，所述非易失性存儲器電路被分為多個組；所述非易失性存儲器電路的所述多個 組中的至少一個以上被配置為對適用于由所述半導體集成電路器件驅(qū)動的液晶面板的特 性的程序設定信息電可擦除可編程。
13.一種液晶顯示系統(tǒng)，包括 液晶面板，用于驅(qū)動液晶顯示面板的控制驅(qū)動電路，其中所述控制驅(qū)動電路生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和 被施加在液晶顯示面板的信號線上的驅(qū)動信號， 其中所述控制驅(qū)動電路包括 非易失性存儲器，其中所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導 體制造工藝而形成的元件，所述非易失性存儲器包括電可擦除可編程區(qū)域，所述電可擦除可編程區(qū)域用于存儲適 用于由半導體集成電路器件驅(qū)動的顯示面板的特性的設定信息。
14.根據(jù)權利要求3所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路由多個存儲相同數(shù)據(jù)的存儲單元構(gòu)成。
15.根據(jù)權利要求3所述的液晶顯示系統(tǒng)，其中，所述非易失性存儲器電路和所述另一電路中的每一個是采用包括P溝道型場效應晶 體管和η溝道型場效應晶體管的CMOS電路的形式。
16.一種液晶顯示系統(tǒng)，包括 液晶面板，用于驅(qū)動液晶顯示面板的控制驅(qū)動電路，其中所述控制驅(qū)動電路生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和 被施加在液晶顯示面板的信號線上的驅(qū)動信號， 其中所述控制驅(qū)動電路包括 電可擦除可編程非易失性存儲器電路，其中，所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導 體制造工藝而形成的元件，其中，所述半導體芯片為矩形形狀，沿著所述半導體芯片的長邊方向的一邊，配置有用 于輸出施加在掃描線上的驅(qū)動信號和施加在信號線上的驅(qū)動信號的端子；沿著所述半導體 芯片的長邊方向的另一邊，配置有施加用于寫入存儲器電路的高電壓的第二電源電壓端子 和第一電源電壓端子、以及施加用于擦除所述存儲器電路的低電壓的第三電源電壓端子； 所述非易失性存儲器電路配置在所述電源電壓端子附近。
17.一種液晶顯示系統(tǒng)，包括 液晶面板，用于驅(qū)動液晶顯示面板的控制驅(qū)動電路，其中所述控制驅(qū)動電路生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和 被施加在液晶顯示面板的信號線上的驅(qū)動信號， 其中所述控制驅(qū)動電路包括 電可擦除可編程非易失性存儲器電路，其中所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導 體制造工藝而形成的元件，其中，所述半導體芯片為矩形形狀；沿著所述半導體芯片長邊方向的一邊，配置有輸出 施加在掃描線上的驅(qū)動信號和施加在信號線上的驅(qū)動信號的端子；大致在所述半導體芯片 的長邊方向的另一邊的中心部分，配置有施加用于寫入存儲器電路的高電壓的第一電源電 壓端子、施加用于寫入存儲器電路的高電壓的第二電源電壓端子和施加用于擦除所述存儲 器電路的低電壓的第三電源電壓端子；大致在所述半導體芯片的中心，配置有用于向/從 所述非易失性存儲器電路中寫入/讀出數(shù)據(jù)的控制電路；所述非易失性存儲器電路配置在 所述控制電路附近。
18.一種半導體集成電路器件，該半導體集成電路器件用于生成并輸出被施加在顯示 面板的掃描線上的驅(qū)動信號和被施加在顯示面板的信號線上的驅(qū)動信號，所述半導體集成 電路器件包括非易失性存儲器，其中所述非易失性存儲器包括電可擦除可編程區(qū)域，所述電可擦除可編程區(qū)域用于存 儲適用于由所述半導體集成電路器件驅(qū)動的面板的特性的設定信息。
19.一種半導體集成電路器件，該半導體集成電路器件用于生成并輸出被施加在顯示 面板的掃描線上的驅(qū)動信號和被施加在顯示面板的信號線上的驅(qū)動信號，所述半導體集成 電路器件包括非易失性存儲器，其中，所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導 體制造工藝而形成的元件，其中，所述非易失性存儲器電路被分為多個組；所述非易失性存儲器電路的所述多個 組中的至少一個以上被配置為對適用于由所述半導體集成電路器件驅(qū)動的液晶面板的特 性的程序設定信息電可擦除可編程。
20.一種半導體集成電路器件，該半導體集成電路器件用于生成并輸出被施加在顯示 面板的掃描線上的驅(qū)動信號和被施加在顯示面板的信號線上的驅(qū)動信號，所述半導體集成 電路器件包括非易失性存儲器，其中所述非易失性存儲器電路包括利用在半導體芯片上形成另一電路的元件的半導 體制造工藝而形成的元件，所述非易失性存儲器包括電可擦除可編程區(qū)域，所述電可擦除可編程區(qū)域用于存儲適 用于由所述半導體集成電路器件驅(qū)動的顯示面板的特性的設定信息。
21.根據(jù)權利要求3所述的半導體集成電路器件，其中，所述非易失性存儲器電路由多個存儲相同數(shù)據(jù)的存儲單元構(gòu)成。
22.根據(jù)權利要求3所述的半導體集成電路器件，其中，所述非易失性存儲器電路和所述另一電路中的每一個采用包括P溝道型場效應晶體 管和η溝道型場效應晶體管的CMOS電路的形式。
23.一種用于驅(qū)動液晶顯示面板的半導體集成電路器件，該半導體集成電路器件用于 生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和被施加在液晶顯示面板的信 號線上的驅(qū)動信號，且形成在單個的半導體芯片上，所述半導體集成電路器件包括電可擦除可編程的非易失性存儲器電路；其中，所述非易失性存儲器電路包括利用在所述半導體芯片上形成另一電路的元件的 半導體制造工藝而形成的元件，其中，所述半導體芯片為矩形形狀，沿著所述半導體芯片的長邊方向的一邊，配置有用 于輸出施加在掃描線上的驅(qū)動信號和施加在信號線上的驅(qū)動信號的端子；沿著所述半導體 芯片的長邊方向的另一邊，配置有施加用于寫入存儲器電路的高電壓的第二電源電壓端子 和第一電源電壓端子、以及施加用于擦除所述存儲器電路的低電壓的第三電源電壓端子； 所述非易失性存儲器電路配置在所述電源電壓端子附近。
24.一種用于驅(qū)動液晶顯示面板的半導體集成電路器件，該半導體集成電路器件用于 生成并輸出被施加在液晶顯示面板的掃描線上的驅(qū)動信號和被施加在液晶顯示面板的信 號線上的驅(qū)動信號，且形成在單個的半導體芯片上，所述半導體集成電路器件包括電可擦除可編程的非易失性存儲器電路；其中，所述非易失性存儲器電路包括利用在所述半導體芯片上形成另一電路的元件的 半導體制造工藝而形成的元件，其中，所述半導體芯片為矩形形狀；沿著所述半導體芯片長邊方向的一邊，配置有輸出 施加在掃描線上的驅(qū)動信號和施加在信號線上的驅(qū)動信號的端子；大致在所述半導體芯片 的長邊方向的另一邊的中心部分，配置有施加用于寫入存儲器電路的高電壓的第一電源電 壓端子、施加用于寫入存儲器電路的高電壓的第二電源電壓端子和施加用于擦除所述存儲 器電路的低電壓的第三電源電壓端子；大致在所述半導體芯片的中心，配置有用于向/從 所述非易失性存儲器電路中寫入/讀出數(shù)據(jù)的控制電路；所述非易失性存儲器電路配置在 所述控制電路附近。
全文摘要
本發(fā)明實現(xiàn)了易于根據(jù)所使用的液晶顯示器的規(guī)格來設定用于驅(qū)動液晶(液晶控制驅(qū)動器IC)的驅(qū)動條件的半導體集成電路器件。在用于驅(qū)動液晶顯示器的半導體集成電路器件內(nèi)配置有電可編程的非易失性存儲器電路(EPROM)或電可擦除可編程的非易失性存儲器電路(EEPROM)，設定信息被存儲在存儲器電路中。存儲器電路可以用與形成其他電路器件的半導體制造工藝相同的工藝所形成的常規(guī)器件來構(gòu)成。
文檔編號H01L29/788GK101944345SQ20101028275
公開日2011年1月12日 申請日期2006年5月30日 優(yōu)先權日2005年5月30日
發(fā)明者宮本直樹, 川瀨靖, 志波和佳, 永田寧, 石田進, 秋葉武定 申請人:瑞薩電子株式會社