專利名稱：輕摻雜漏極的形成方法和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及一種輕摻雜漏極的形成方法和半導(dǎo)體
器件。
背景技術(shù)：
半導(dǎo)體器件例如NM0S晶體管工作時，柵極接小幅的正向電壓，柵氧化層下的P阱 內(nèi)空穴被排斥，緊貼柵氧化層的區(qū)域就會形成一層耗盡層；當(dāng)柵極上的正向電壓繼續(xù)升高 超過一個特定值(閥值電壓)后，柵極與襯底間的電場強(qiáng)大到可以從別的地方吸引大量的 電子，這一區(qū)域就會形成一層反型層，由于反型層有大量與源極和漏極相同的載流子(電 子)，因此形成了一條連接源極和漏極的導(dǎo)電通道，于是NMOS晶體管就導(dǎo)通。
隨著半導(dǎo)體器件特征尺寸的減小，特別是對于90nm以下的半導(dǎo)體器件，工作電壓 并未隨特征尺寸的減小而相應(yīng)的降低，于是，柵極與襯底間的電場強(qiáng)度增大，導(dǎo)致電子運(yùn)動 速率的增加，當(dāng)電場強(qiáng)度增加到一定程度，使電子的能量足夠高時，就會離開襯底，隧穿進(jìn) 入柵氧化層中，被柵氧化層中的晶格缺陷所俘獲，這種現(xiàn)象就是熱載流子效應(yīng)。同樣，PMOS 晶體管也會產(chǎn)生熱載流子效應(yīng)，只是PMOS晶體管中的熱載流子是空穴。
熱載流子效應(yīng)會增加NMOS晶體管的閾值電壓，減小PMOS晶體管的閾值電壓，使半 導(dǎo)體器件的性能退化，并影響長期運(yùn)行的可靠性。為解決這一問題，業(yè)界提出了很多辦法。
例如公開號為CN101261958A的中國專利申請?zhí)峁┝艘环N互補(bǔ)性金屬氧化物半導(dǎo) 體場效應(yīng)晶體管的制造方法，該方法包括如下步驟a.提供半導(dǎo)體襯底，半導(dǎo)體襯底包括 核心器件區(qū)域和輸入/輸出器件區(qū)域，核心器件區(qū)域和輸入/輸出器件區(qū)域的半導(dǎo)體襯底 上都形成有柵氧化層和位于柵氧化層上的柵極；b.進(jìn)行再氧化柵氧化層及柵極的步驟，在 柵氧化層以及柵極的側(cè)壁形成柵氧化壁；c.掩模核心器件區(qū)域，在輸入/輸出器件源漏低 摻雜區(qū)進(jìn)行離子注入；d.對輸入/輸出器件源漏低摻雜區(qū)進(jìn)行退火氧化步驟，在柵氧化壁 的側(cè)壁生成側(cè)墻，采用的溫度條件是65(TC 85(TC，生長時間為10min 150min。
上述方法中，退火氧化步驟在柵氧化壁的側(cè)壁生成側(cè)墻(或稱為Offsetspacer)， 所述Offset spacer在90nm及其以下半導(dǎo)體器件制造工藝中，通常用于離子注入形成輕摻 雜漏極(Lightly Doped Drain, LDD)時的遮擋物，以減小核心器件源/漏極與柵極之間交 迭區(qū)(overlap)，降低交迭電容、提高器件速度。但是，對于輸入/輸出器件而言，所述交迭 區(qū)不夠的話，熱載流子會更接近柵極，更容易產(chǎn)生熱載流子效應(yīng)，導(dǎo)致飽和電流等參數(shù)的退 化，影響半導(dǎo)體器件的性能和可靠性。

發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種輕摻雜漏極的形成方法，能夠避免輸入/輸出器件 的熱載流子效應(yīng)。 本發(fā)明解決的另一問題是提供一種半導(dǎo)體器件，制作過程中采用上述輕摻雜漏極 的形成方法，能夠避免輸入/輸出器件的熱載流子效應(yīng)。
為解決上述問題，本發(fā)明提供一種輕摻雜漏極的形成方法，包括
提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件區(qū)域和輸入/輸出器件區(qū)域，所 述核心器件區(qū)域和輸入/輸出器件區(qū)域上具有柵介質(zhì)層和位于柵介質(zhì)層上的柵極，所述柵 極的側(cè)壁外具有第一側(cè)墻； 在所述半導(dǎo)體襯底上形成掩膜層，以將所述核心器件區(qū)域覆蓋，并露出所述輸入/ 輸出器件區(qū)域； 去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻；
去除所述覆蓋核心器件區(qū)域的掩膜層； 采用離子注入法分別在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中形成輕摻雜 漏極，其中，所述核心器件區(qū)域上柵極的側(cè)壁外的第一側(cè)墻阻擋離子注入其下面的區(qū)域。
可選的，所述去除輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻采用濕法清 洗。 所述濕法清洗可以采用酸洗法。 可選的，所述第一側(cè)墻為氮化硅，則采用磷酸濕洗去除所述輸入/輸出器件區(qū)域 上的柵極的側(cè)壁外的第一側(cè)墻。 第一側(cè)墻采用化學(xué)淀積法形成，其包括氮化硅、氧化硅中的一種或它們的組合。
可選的，所述掩膜層為光刻膠層。 所述采用離子注入法在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中分別形成輕 摻雜漏極之后，還可以包括進(jìn)行退火處理。 可選的，所述退火處理在形成核心器件區(qū)域的輕摻雜漏極和形成輸入/輸出器件
區(qū)域的輕摻雜漏極之后分別各自進(jìn)行，或者，所述退火處理在所述核心器件區(qū)域和輸入/
輸出器件區(qū)域均形成輕摻雜漏極后統(tǒng)一進(jìn)行。 相應(yīng)地，本發(fā)明還提供一種半導(dǎo)體器件，包括 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件和輸入/輸出器件； 所述核心器件和輸入/輸出器件均具有柵介質(zhì)層和位于柵介質(zhì)層上的柵極，所述
核心器件和所述輸入/輸出器件中，僅在所述核心器件柵極的側(cè)壁外具有第一側(cè)墻，所述
第一側(cè)墻用于在形成輕摻雜漏極的過程中，阻擋離子注入其下面的區(qū)域。 所述輸入/輸出器件的柵極側(cè)壁外和所述核心器件的第一側(cè)墻外還具有第二側(cè)
攤 I回o 所述第一側(cè)墻可以包括氮化硅。 所述第二側(cè)墻可以包括氧化硅層、氮化硅層或它們的疊層。
與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點(diǎn) 由于退火處理中雜質(zhì)離子的擴(kuò)散，LDD邊界橫向擴(kuò)展，從而與柵極發(fā)生橫向交迭。 在現(xiàn)有技術(shù)中，核心器件和輸入/輸出器件這樣的橫向交迭區(qū)的大小都是一樣的，而對核 心器件而言，其工作電壓較低，橫向交迭區(qū)越小，柵極和源/漏極之間的交迭電容就越小， 器件越容易驅(qū)動，有利于提高器件速度，而對于輸入/輸出器件而言，由于其工作電壓相對 于核心器件較大，如果橫向交迭區(qū)較小的話，熱載流子會更接近柵極，更容易產(chǎn)生熱載流子 效應(yīng)。 因此，所述的輕摻雜漏極的形成方法中，通過對核心器件和輸入/輸出器件進(jìn)行
4不同的離子注入工藝，也即，去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻， 對核心器件的LDD進(jìn)行離子注入時，采用第一側(cè)墻和柵極遮擋，而對輸入/輸出器件的LDD 進(jìn)行離子注入時，僅采用柵極遮擋，于是輸入/輸出器件柵極與LDD的交迭區(qū)T大于核心器 件柵極與LDD的交迭區(qū)t (見圖5)，這樣可以提高柵極與源/漏極的交迭電容，避免產(chǎn)生熱 載流子效應(yīng)，提高輸入/輸出器件的性能和可靠性。


通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中 相同的附圖標(biāo)記指示相同的部分。并未刻意按實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示 出本發(fā)明的主旨。 圖1至圖5為CMOS晶體管制作過程中輕摻雜漏極的形成方法的示意圖；
圖6為所述輕摻雜漏極的形成方法的流程圖；
圖7為所述半導(dǎo)體器件的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實(shí)施方式
做詳細(xì)的說明。 在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以 采用其他不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的 情況下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施例的限制。 其次，本發(fā)明結(jié)合示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng) 限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。
在90nm及其以下半導(dǎo)體器件制造工藝中，緊貼柵極側(cè)壁外的側(cè)墻 (Offsetspacer)通常在形成輕摻雜漏極(Lightly Doped Drain,LDD)而進(jìn)行離子注入時， 用于定義半導(dǎo)體器件的源/漏擴(kuò)展區(qū)，所述側(cè)墻作為遮擋物，防止高能離子進(jìn)入其下面的 區(qū)域，使LDD的摻雜粒子位于柵極以下緊貼溝道的邊緣，以減小核心器件源/漏極到柵極之 間交迭區(qū)(overlap)，降低交迭電容、提高器件速度。但是，對于輸入/輸出器件而言，所述 交迭區(qū)不夠的話，熱載流子會更接近柵極，更容易產(chǎn)生熱載流子效應(yīng)，導(dǎo)致飽和電流等參數(shù) 的退化，影響半導(dǎo)體器件的性能和可靠性。而核心器件的工作電壓一般低于輸入/輸出器 件的工作電壓，對于核心器件而言，由于較低的工作電壓，熱載流子效應(yīng)并不嚴(yán)重。
基于此，本發(fā)明提供了一種輕摻雜漏極的形成方法以及制造過程中采用該方法的 半導(dǎo)體器件，所述輕摻雜漏極的形成方法的基本思想在于，在離子注入工藝中，核心器件區(qū) 域利用側(cè)墻遮擋，而輸入/輸出器件區(qū)域不用側(cè)墻遮擋，這樣可以避免輸入/輸出器件中的 熱載流子效應(yīng)。 具體地，所述輕摻雜漏極的形成方法包括 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件區(qū)域和輸入/輸出器件區(qū)域，所 述核心器件區(qū)域和輸入/輸出器件區(qū)域上具有柵介質(zhì)層和位于柵介質(zhì)層上的柵極，所述柵 極的側(cè)壁外具有第一側(cè)墻；
5
在所述半導(dǎo)體襯底上形成掩膜層，以將所述核心器件區(qū)域覆蓋，并露出所述輸入/ 輸出器件區(qū)域； 去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻；
去除所述覆蓋核心器件區(qū)域的掩膜層； 采用離子注入法分別在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中形成輕摻雜 漏極，其中，所述核心器件區(qū)域上柵極的側(cè)壁外的第一側(cè)墻阻擋離子注入其下面的區(qū)域。
可選的，所述去除輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻采用濕法清 洗。 所述濕法清洗可以采用酸洗法。 可選的，所述第一側(cè)墻為氮化硅，則采用磷酸濕洗去除所述輸入/輸出器件區(qū)域 上的柵極的側(cè)壁外的第一側(cè)墻。 第一側(cè)墻采用化學(xué)淀積法形成，其包括氮化硅、氧化硅中的一種或它們的組合。
可選的，所述掩膜層為光刻膠層。 所述采用離子注入法在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中分別形成輕 摻雜漏極之后，還可以包括進(jìn)行退火處理。 可選的，所述退火處理在形成核心器件區(qū)域的輕摻雜漏極和形成輸入/輸出器件 區(qū)域的輕摻雜漏極之后分別各自進(jìn)行，或者，所述退火處理在所述核心器件區(qū)域和輸入/ 輸出器件區(qū)域均形成輕摻雜漏極后統(tǒng)一進(jìn)行。 相應(yīng)的，本發(fā)明的實(shí)施例還提供一種半導(dǎo)體器件，包括 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件和輸入/輸出器件； 所述核心器件和輸入/輸出器件均具有柵介質(zhì)層和位于柵介質(zhì)層上的柵極，所述
核心器件和所述輸入/輸出器件中，僅在所述核心器件柵極的側(cè)壁外具有第一側(cè)墻，所述
第一側(cè)墻用于在形成輕摻雜漏極的過程中，阻擋離子注入其下面的區(qū)域。 所述輸入/輸出器件的柵極側(cè)壁外和所述核心器件的第一側(cè)墻外還具有第二側(cè)
攤 I回o 所述第一側(cè)墻可以包括氮化硅。 所述第二側(cè)墻可以包括氧化硅層、氮化硅層或它們的疊層。 下面以互補(bǔ)性金屬氧化物半導(dǎo)體(complementary metal oxidesemiconductor， CMOS)晶體管為例，給出本發(fā)明所述輕摻雜漏極的形成方法以及半導(dǎo)體器件的具體實(shí)施方 式。 圖1至圖5為CMOS晶體管制作過程中輕摻雜漏極的形成方法的示意圖；圖6為所 述方法的流程圖。 步驟S1 :首先，如圖l所示，提供半導(dǎo)體襯底100，例如P型單晶硅晶片，所述半導(dǎo) 體襯底100包括核心器件區(qū)域A和輸入/輸出器件區(qū)域B。 其中，核心器件區(qū)域A中具有阱區(qū)110，用于制作核心器件，輸入/輸出器件區(qū)域B 中具有阱區(qū)112，用于制作輸入/輸出器件。 一般說來，半導(dǎo)體器件在工作時，核心器件的 工作電壓低于輸入/輸出器件的工作電壓，例如核心器件的工作電壓通常為1. 2v，而輸入/ 輸出器件的工作電壓通常為1. 8v或2. 5v。 所述阱區(qū)110和阱區(qū)112均分別包括N阱和P阱，N阱用于形成NM0S晶體管，而P阱用于形成PM0S晶體管；N阱和P阱之間具有淺溝槽隔離結(jié)構(gòu)115，將NMOS晶體管和PMOS 晶體管隔離絕緣。 所述核心器件區(qū)域A和輸入/輸出器件區(qū)域B的阱區(qū)110和阱區(qū)112上均具有柵 介質(zhì)層105和位于柵介質(zhì)層105上的柵極120。所述柵介質(zhì)層105至少包括氧化硅，利用高 溫?zé)嵫趸ㄐ纬?；在柵介質(zhì)層105上形成柵層，經(jīng)過光刻、刻蝕形成柵極120，所述柵極120 包括摻雜多晶硅、或者由多晶硅和多晶硅上的金屬硅化物組成的疊層。
接著，如圖2所示，在所述柵極120的側(cè)壁外形成第一側(cè)墻130。
具體地，在半導(dǎo)體襯底100上形成覆蓋柵極120和淺溝槽隔離115的第一介質(zhì)層 116 ;所述第一介質(zhì)層116至少包括氮化硅(Si3N》、氧化硅中的一種或它們的組合，利用化 學(xué)氣相沉積法制備；然后采用各向異性等離子刻蝕法，反刻去除大部分的第一介質(zhì)層116， 僅留下柵極120側(cè)壁周圍的部分，從而形成第一側(cè)墻130。 步驟S2 :在所述半導(dǎo)體襯底IOO上形成掩膜層，將所述核心器件區(qū)域A覆蓋，并露 出所述輸入/輸出器件區(qū)域B。該掩膜層可以為光刻膠層。 具體地，如圖3所示，旋涂光刻膠，接著曝光、顯影，形成圖案化的光刻膠層135，該 光刻膠層135 (掩膜層135)將核心器件區(qū)域A覆蓋，并露出所述輸入/輸出器件區(qū)域B。
步驟S3 :去除所述輸入/輸出器件區(qū)域B上的柵極120的側(cè)壁外的第一側(cè)墻130。
如圖4所示，采用濕法清洗例如酸洗，去除暴露的輸入/輸出器件區(qū)域B上的第一 側(cè)墻130。如果所述第一側(cè)墻130包括氮化硅，優(yōu)選的，采用磷酸(H3P04)濕洗去除該第一 側(cè)墻130，這樣清洗的效果最好。清洗過程中，掩膜層135保護(hù)核心器件區(qū)域A的第一側(cè)墻 130不被清洗。 步驟S4 :去除所述覆蓋核心器件區(qū)域A的掩膜層135 ; 步驟S5 :如圖4所示，采用離子注入法分別在所述核心器件區(qū)域A和輸入/輸出 器件區(qū)域B中形成輕摻雜漏極140、145，其中，所述核心器件區(qū)域A上柵極的側(cè)壁外的第一 側(cè)墻130阻擋雜質(zhì)離子入其下面的區(qū)域。 具體的，不論是所述核心器件區(qū)域A還是輸入/輸出器件區(qū)域B， LDD的離子注入 工藝對于NMOS晶體管和PMOS晶體管是分別進(jìn)行的。對N阱區(qū)注入時，掩蔽P阱區(qū)，采用小 劑量、低能量的P型雜質(zhì)例如BF2離子進(jìn)行淺注入，對P阱區(qū)注入時，掩蔽N阱區(qū)，采用小劑 量、低能量的N型雜質(zhì)例如As離子進(jìn)行淺注入。 對于所述核心器件區(qū)域A， LDD140的離子注入過程中，柵極120和柵極120側(cè)壁外 的第一側(cè)墻130為遮蔽物，防止雜質(zhì)離子進(jìn)入其下面的區(qū)域，因此，LDD140的邊界截止于第 一側(cè)墻130的外側(cè)。 對于所述輸入/輸出器件區(qū)域B， LDD145的離子注入過程中，以柵極120為遮蔽
物，防止雜質(zhì)離子進(jìn)入其下面的區(qū)域，因此，LDD145的邊界截止于柵極120的外側(cè)。 如圖5所示，然后進(jìn)行退火處理，可以采用高溫爐退火或快速熱退火，退火過程中
輕摻雜漏極140U45的邊界橫向移動。離子注入后的半導(dǎo)體襯底經(jīng)過退火后，能夠修復(fù)被
注入的雜質(zhì)離子損傷的晶格缺陷，還能是注入的離子移動到晶格位置，將其激活。 所述退火處理，可以在形成核心器件區(qū)域的輕摻雜漏極和形成輸入/輸出器件區(qū)
域的輕摻雜漏極之后分別各自進(jìn)行，這樣實(shí)際上進(jìn)行至少兩次的退火工藝，能夠針對分別
針對不同的器件區(qū)域選擇退火的工藝參數(shù)，有利于提高半導(dǎo)體器件的整體性能。
所述退火處理，也可以在所述核心器件區(qū)域和輸入/輸出器件區(qū)域均形成輕摻雜 漏極后統(tǒng)一進(jìn)行，這樣實(shí)際上僅進(jìn)行一次退火工藝，能夠減少工藝步驟，有利于降低生產(chǎn)成 本。 由于退火處理中雜質(zhì)離子的擴(kuò)散，LDD邊界橫向擴(kuò)展，從而與柵極120發(fā)生橫向交 迭。在傳統(tǒng)工藝中，核心器件和輸入/輸出器件這樣的橫向交迭的大小都是一樣的，而對 核心器件而言，其工作電壓較低，橫向交迭越小，柵極和源/漏極之間的交迭電容就越小， 器件越容易驅(qū)動，有利于提高器件速度，而對于輸入/輸出器件而言，由于其工作電壓相對 于核心器件較大，如果橫向交迭較小的話，熱載流子會更接近柵極，更容易產(chǎn)生熱載流子效 應(yīng)。 因此，本實(shí)施例中，通過對核心器件和輸入/輸出器件進(jìn)行不同的離子注入工藝， 也即，去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻，對核心器件的LDD140 進(jìn)行離子注入時，采用第一側(cè)墻和柵極遮擋，而對輸入/輸出器件的LDD145進(jìn)行離子注入 時，僅采用柵極遮擋，于是輸入/輸出器件柵極120與LDD145的交迭區(qū)T大于核心器件柵 極120與LDD140的交迭區(qū)t (見圖5)，這樣可以提高柵極與源/漏極的交迭電容，避免產(chǎn)生 熱載流子效應(yīng)，提高輸入/輸出器件的性能和可靠性。 在形成輕摻雜漏極之后，可以在柵極側(cè)壁外形成第二側(cè)墻，并以第二側(cè)墻為為遮 蔽物進(jìn)行離子注入，形成源/漏極。 相應(yīng)的，本發(fā)明還提供了采用上述方法制造的半導(dǎo)體器件，如圖7所示，所述半導(dǎo) 體器件包括 半導(dǎo)體襯底100，所述半導(dǎo)體襯底包括核心器件A和輸入/輸出器件B ; 所述核心器件A和輸入/輸出器件B均具有柵介質(zhì)層105和位于柵介質(zhì)層上的柵
極120。所述核心器件A和所述輸入/輸出器件B中，僅在所述核心器件B柵極120的側(cè)壁
外具有第一側(cè)墻130，所述第一側(cè)墻130用于在形成輕摻雜漏極的過程中，阻擋離子注入其
下面的區(qū)域。而所述輸入/輸出器件B的柵極120的側(cè)壁外沒有第一側(cè)墻。 在所述半導(dǎo)體器件的另一實(shí)施例中，所述輸入/輸出器件B的柵極120側(cè)壁外和
所述核心器件A的第一側(cè)墻130外還具有第二側(cè)墻150。 所述第一側(cè)墻130包括氮化硅。 所述第二側(cè)墻150包括氧化硅層、氮化硅層或它們的疊層。 核心器件A的源/漏極160與柵極120的交迭區(qū)t小于輸入/輸出器件B的源/ 漏極160與柵極120的交迭區(qū)T。 所述半導(dǎo)體器件核心器件，對其核心器件而言，其工作電壓較低，橫向交迭區(qū)越 小，柵極和源/漏極之間的交迭電容就越小，器件越容易驅(qū)動，有利于提高器件速度，對其 輸入/輸出器件而言，其工作電壓相對于核心器件較大，橫向交迭區(qū)較大，熱載流子會更遠(yuǎn) 離柵極，能夠避免產(chǎn)生熱載流子效應(yīng)。 以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制。
雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi),
權(quán)利要求
一種輕摻雜漏極的形成方法，其特征在于，包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件區(qū)域和輸入/輸出器件區(qū)域，所述核心器件區(qū)域和輸入/輸出器件區(qū)域上具有柵介質(zhì)層和位于柵介質(zhì)層上的柵極，所述柵極的側(cè)壁外具有第一側(cè)墻；在所述半導(dǎo)體襯底上形成掩膜層，以將所述核心器件區(qū)域覆蓋，并露出所述輸入/輸出器件區(qū)域；去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻；去除所述覆蓋核心器件區(qū)域的掩膜層；采用離子注入法分別在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中形成輕摻雜漏極，其中，所述核心器件區(qū)域上柵極的側(cè)壁外的第一側(cè)墻阻擋離子注入其下面的區(qū)域。
2. 根據(jù)權(quán)利要求l所述的輕摻雜漏極的形成方法，其特征在于，所述去除輸入/輸出器 件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻采用濕法清洗。
3. 根據(jù)權(quán)利要求2所述的輕摻雜漏極的形成方法，其特征在于，所述濕法清洗采用酸 洗法。
4. 根據(jù)權(quán)利要求1所述的輕摻雜漏極的形成方法，其特征在于，所述第一側(cè)墻為氮化 硅，則采用磷酸濕洗去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻。
5. 根據(jù)權(quán)利要求1所述的輕摻雜漏極的形成方法，其特征在于，第一側(cè)墻采用化學(xué)淀 積法形成，其包括氮化硅、氧化硅中的一種或它們的組合。
6. 根據(jù)權(quán)利要求1所述的輕摻雜漏極的形成方法，其特征在于，所述掩膜層為光刻膠層。
7. 根據(jù)權(quán)利要求1所述的輕摻雜漏極的形成方法，其特征在于，所述采用離子注入法 在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中分別形成輕摻雜漏極之后，還包括進(jìn)行退火 處理。
8. 根據(jù)權(quán)利要求7所述的輕摻雜漏極的形成方法，其特征在于，所述退火處理在形成 核心器件區(qū)域的輕摻雜漏極和形成輸入/輸出器件區(qū)域的輕摻雜漏極之后分別各自進(jìn)行， 或者，所述退火處理在所述核心器件區(qū)域和輸入/輸出器件區(qū)域均形成輕摻雜漏極后統(tǒng)一 進(jìn)行。
9. 一種半導(dǎo)體器件，包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件和輸入/輸出器件；所述核心器件和輸入/輸出器件均具有柵介質(zhì)層和位于柵介質(zhì)層上的柵極，其特征在于，所述核心器件和所述輸入/輸出器件中，僅在所述核心器件柵極的側(cè)壁外具有第一側(cè) 墻，所述第一側(cè)墻用于在形成輕摻雜漏極的過程中，阻擋離子注入其下面的區(qū)域。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，所述輸入/輸出器件的柵極側(cè)壁 外和所述核心器件的第一側(cè)墻外還具有第二側(cè)墻。
11. 根據(jù)權(quán)利要求9或10所述的半導(dǎo)體器件，其特征在于，所述第一側(cè)墻包括氮化硅。
12. 根據(jù)權(quán)利要求9或10所述的半導(dǎo)體器件，其特征在于，所述第二側(cè)墻包括氧化硅 層、氮化硅層或它們的疊層。
全文摘要
本發(fā)明提供一種輕摻雜漏極的形成方法和半導(dǎo)體器件，所述方法包括提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心器件區(qū)域和輸入/輸出器件區(qū)域，柵極的側(cè)壁外具有第一側(cè)墻；在所述半導(dǎo)體襯底上形成掩膜層，以將所述核心器件區(qū)域覆蓋；去除所述輸入/輸出器件區(qū)域上的柵極的側(cè)壁外的第一側(cè)墻；去除所述覆蓋核心器件區(qū)域的掩膜層；采用離子注入法分別在所述核心器件區(qū)域和輸入/輸出器件區(qū)域中形成輕摻雜漏極，其中，所述核心器件區(qū)域上柵極的側(cè)壁外的第一側(cè)墻阻擋離子注入其下面的區(qū)域。采用本發(fā)明所述的輕摻雜漏極的形成方法能夠提高柵極與源/漏極的交迭電容，避免產(chǎn)生熱載流子效應(yīng)，提高輸入/輸出器件的性能和可靠性。
文檔編號H01L27/092GK101740517SQ20081022717
公開日2010年6月16日 申請日期2008年11月24日 優(yōu)先權(quán)日2008年11月24日
發(fā)明者毛剛, 王家佳 申請人:中芯國際集成電路制造(北京)有限公司