整合ic焊墊的內(nèi)建式橋式整流器的制作方法

文檔序號：6898789閱讀：217來源：國知局

專利名稱：整合ic焊墊的內(nèi)建式橋式整流器的制作方法
技術(shù)領域：
本發(fā)明有關于半導體裝置，特別是有關于一種內(nèi)建于一集成電路
(integrated circuit, IC)中的橋式整流器(bridge rectifier)，整合IC內(nèi)部焯墊(pad)及外部橋式整流器。
背景技術(shù)：
一般而言，整流器除了可以拿來檢測無線電信號之外，還大量的使用在交流(alternating current, AC)至直流(direct current, DC)電信號的轉(zhuǎn)換，特別是AC電源到DC電源的轉(zhuǎn)換。
圖1是一個設于IC外部的現(xiàn)有橋式整流器的架構(gòu)示意圖。參考圖1, 一般橋式整流器100設置于IC 120的外部，利用4個二極管D1、 D2、 D3、 D4，連接成一電橋的形式以提供全波整流(foll-waverectification)。橋式整流器100的特色是無論施加于橋式整流器100輸入端的電壓(^相對于、J 極性是正或負，輸出端的電壓(VPX相對于GND)極性永遠不變。例如^相對于^2的電壓極性為正時，二極管D1、D3導通，電流方向如路徑La; ^ 相對于^2的電壓極性為負時，二極管D2、 D4導通，電流方向如路徑Lb。從上述二個整流路徑La、 Lb可以觀察到，電流通過負載電路110的方向是不變的。
為了降低外部橋式整流器的硬件成本，因此提出本發(fā)明。

發(fā)明內(nèi)容
有鑒于上述問題，本發(fā)明的目的之一是提供一種內(nèi)建式橋式整流器，是重新組態(tài)集成電路內(nèi)部原本既有的靜電放電防護電路而得，不但節(jié)省外部橋式整流器的硬件成本，更縮小印刷電路板的空間，且不須在IC內(nèi)額外再作電路。
為達成上述目的，本發(fā)明內(nèi)建式橋式整流器適用于一集成電路內(nèi)，用以接收一交流輸入信號，以產(chǎn)生一直流輸出信號，該橋式整流器包含一第一 PMOS晶體管，柵極與源極間短路；一第一 NMOS晶體管，柵極與源極間短路，該第一NMOS晶體管的漏極與該第一 PMOS晶體管的漏極于該集成電路的一第一焊墊相連接；一第二PMOS晶體管，柵極與源極間短路，該第一 PMOS晶體管的源極與該第二 PMOS晶體管的源極于一第一輸出節(jié)點相連接；以及，一第二NMOS晶體管，柵極與源極間短路，該第二NMOS晶體管的漏極與該第二 PMOS晶體管的漏極于該集成電路的一第二焊墊相連接，而且，該第一NMOS晶體管的源極與該第二NMOS晶體管的源極于一第二輸出節(jié)點相連接；其中，該交流輸入信號被施加在該第一焊墊與該第二焊墊之間，及該第一輸出節(jié)點與該第二輸出節(jié)點間產(chǎn)生該直流輸出信號，且該第一輸出節(jié)點的電壓大于該第二輸出節(jié)點的電壓。
茲配合下列圖示、實施例的詳細說明及申請專利范圍，將上述及本發(fā)明的其它目的與優(yōu)點詳述于后。

圖1是一個設于IC外部的現(xiàn)有橋式整流器的架構(gòu)示意圖。圖2顯示一個位于IC內(nèi)部且設于焊墊IO旁的現(xiàn)有靜電放電防護電路。圖3顯示本發(fā)明內(nèi)建式橋式整流器第一實施例的架構(gòu)示意圖。圖4顯示位于IC內(nèi)部且設置于現(xiàn)有輸出焊墊OUT旁的靜電放電防護電路及輸出緩沖電路的示意圖。
圖5顯示本發(fā)明內(nèi)建式橋式整流器第二實施例的架構(gòu)示意圖。圖6顯示本發(fā)明內(nèi)建式橋式整流器第三實施例的架構(gòu)示意圖。圖7顯示本發(fā)明內(nèi)建式橋式整流器第四實施例的架構(gòu)示意圖。主要元件符號說明-100橋式整流器 110、 510負載電路
300、 500、 600、 700內(nèi)建式橋式整流器
40ESD防護電路
420輸出緩沖電路
601、 602、 701反相器
Dl、 D2、 D3、 D4二極管
Pi、 Pi2、 P22、 Pii、 P22 PMOS晶體管
N,、 N12、 N22、 N21、 NnNMOS晶體管
inl、 in2、 IN3、 IN4、 IO、 IOl焊墊
102、 104、 OUT、 OUTl、 OUT2焊墊
具體實施例方式
圖2顯示一個位于IC內(nèi)部及設于焊墊IO旁的現(xiàn)有靜電放電防護電路 (ESD protection circuit)。 ESD防護電路是一般集成電路上專門用來做靜電放電防護之用，此ESD防護電路提供了ESD電流路徑，以免ESD放電時，靜電電流流入IC內(nèi)部電路而造成損傷。參考圖2，從焊墊IO既有的ESD防護電路可以看到，二個晶體管P!、 M的柵極和源極間短路，實質(zhì)上等效于二個串聯(lián)的二極管。
圖3顯示本發(fā)明內(nèi)建式橋式整流器第一實施例的架構(gòu)示意圖。倘若進一步，將二個相鄰焊墊IOl、 102的ESD電路整合并連接如圖3所示，晶體管 Pn相當于圖1的二極管D"晶體管P^相當于二極管D2，晶體管Nu相當于二極管D4，晶體管N^相當于二極管D3，就形成一個內(nèi)建式橋式整流器 300。因此，原本施加于橋式整流器100輸入端的輸入信號，可直接饋入IC，并利用二個焊墊IOl、 102原本既有的ESD防護電路來做適當電路組態(tài)或連接，即可形成一內(nèi)建式橋式整流器300，進而得以舍棄外部元件，以節(jié)省硬整流器300整流出來的VDD 可直接或間接(例如降壓為VDDL)作為電源，供IC使用。
請注意，利用IC焊墊及其ESD防護電路作為本發(fā)明內(nèi)建式橋式整流器的應用，不會與一般輸出/輸入信號應用有沖突，原因如下。第一，當作橋式整流器時，電壓VDD不接電源，而是直接使用焊墊IOl、 K)2饋入的交流信號或電源；而當作一般輸出/輸入信號應用時，電壓VDD必須接電源。第二，當作橋式整流器時，焊墊IOl的電壓或焊墊I02的電壓必須大于電壓VDD，才能導通二極管；而當作一般輸出/輸入信號應用時，焊墊101的電壓及焊墊I02的電壓只能小于或等于電壓VDD ，無法導通二極管。第三，當作橋式整流器時，二輸入端IOl、 102的電壓極性必定互為反向；而當作一般輸出/輸入信號應用時，焊墊IOl、 K)2的電壓極性則取決于其應用，無一定的必然性。因此，電路設計者可依集成電路的功能需求，來調(diào)整相關電路組態(tài) 以符合不同的應用。
圖4顯示位于IC內(nèi)部且設置于現(xiàn)有輸出焊墊(output pad)OUT旁的靜電放電防護電路及輸出緩沖電路(outputbuffer)的示意圖。參考圖4，位于IC內(nèi) 部的現(xiàn)有輸出焊墊OUT，一般會耦接一 ESD防護電路410及一輸出緩沖電路420。輸出緩沖電路420由控制信號Dx、Dy所控制，當Dx=VDD、Dy=GND 時，表示輸出緩沖電路420被禁能，而此時，圖4中剩下可運作的ESD防護電路410就相當于是圖2的電路。另一個例子是，一個設有ESD防護電路及輸入緩沖電路(inputbuffer)的輸入焊墊(inputpad)(圖未示)，當其輸入緩沖電路同樣被禁能時，所剩下可運作的ESD防護電路也相當于圖2的電路。
圖5顯示本發(fā)明內(nèi)建式橋式整流器第二實施例的架構(gòu)示意圖。參考圖5，將二個相鄰輸出焊墊OUTl、 OUT2原先個別設置的ESD電路及輸出緩沖電路重新組態(tài)或連接，就形成一個內(nèi)建式橋式整流器500。其中，晶體管、 N^的柵極于一節(jié)點DOl相連接，并耦接至輸出焊墊OUT2;晶體管P22、N22的柵極于一節(jié)點D02相連接，并耦接至輸出焊墊OUTl。以下詳述本發(fā) 明內(nèi)建式橋式整流器500的運作。
橋式整流器500的二個輸入端(即輸出焊墊OUTl、 OUT2)接收一交流輸入信號，故輸出焊墊OUTl的電壓與輸出焊墊OUT2的電壓互為反向。當輸出焊墊OUT1的電壓相對于輸出焊墊OUT2的電壓為正時，因為 ^。,-f^r,L，故晶體管P^導通(on)、晶體管N12斷路(off);相對而言，因為r。面-^。2:H，故晶體管P22斷路、晶體管N22導通，電流會選擇電阻值較小的路徑走，即沿著路徑Lc =>負載電路510々路徑Ld的方向流動，而不再通過晶體管Pn、 N21 (電阻值較大)。反之，當輸出焊墊OUTl的電壓相對于輸出焊墊OUT2的電壓為負時，因為^。嚴K。^-H，故晶體管N^導通、晶體管P^斷路；相對而言，因為r。^,^。,L,故晶體管N22斷路、晶體管P22導通，電流會選擇電阻值較小的路徑走，即沿著路徑Le-〉負載電路510^路徑Lf的方向流動，而不再通過晶體管P^、 N (電阻值較大)。從整流路徑可以觀察到，雖然橋式整流器500的二個輸入端的電壓極性會改變，但二個輸出端(VDD相對于GND)的電壓極性永遠維持不變。
再者，相較于現(xiàn)有橋式整流器100及本發(fā)明內(nèi)建式橋式整流器300輸出端的電壓擺動幅度會有2xVt (約2x0.6V)的壓降，在本發(fā)明第二實施例中，由于電流不再選擇流過組態(tài)成二極管的晶體管(Pn、 Nu、 P21、 N21)，而是選
擇流過導通的MOS晶體管(P^&N22、或P22&NJ，而由于整流電流通過導
通MOS晶體管只產(chǎn)生約0.1V的壓降(依晶體管的不同尺寸而有不同的壓降)，因此，本發(fā)明內(nèi)建式橋式整流器500的輸出電壓擺動幅度會更加接近輸入電壓擺動幅度。
另一方面，由于一般交流信號的頻率未必固定，當一個交流信號被施加于橋式整流器500的二個輸入端(輸出焊墊OUT1 、OUT2)時，若輸出端VDD、 GND產(chǎn)生的直流輸出被拿來當作電源使用，則載在其上的信號頻率就會不見。為解決上述問題，本發(fā)明利用一反相器(inverter)或一電位移轉(zhuǎn)器—(level shifter)耦接至本發(fā)明橋式整流器的一輸入端，以將輸入信號取出，供下一級電路進行解調(diào)。當然，也能利用二個反相器或二個電位移轉(zhuǎn)器同時耦接至本發(fā)明橋式整流器的二個輸入端，再依據(jù)電路的應用與需求，以取出二個(或其中任一個)輸入信號來解調(diào)。例如，可以利用二個設有ESD防護電路及輸入緩沖電路的輸入焊墊(假設為IN3、 IN4)，并結(jié)合第一實施例的電路來實施，如圖6所示為本發(fā)明內(nèi)建式橋式整流器第三實施例的架構(gòu)示意圖?；?者，也可以利用一個設有ESD防護電路、輸入緩沖電路及輸出緩沖電路的輸入/輸出焊墊(假設為I04)，并結(jié)合第二實施例的電路來實施，如圖7所示為本發(fā)明內(nèi)建式橋式整流器第四實施例的架構(gòu)示意圖。
參考圖6，由于內(nèi)建式橋式整流器600整流出來的VDD可能直接或間接作為電源，故VDD可能大于或等于VDDL，電路設計者可以根據(jù)電路需求，透過反相器(601、 602)來取得二個輸入信號(DA1、 DA2)(或其中之一)，以提供給下一級電路進行解調(diào)。參考圖7，本實施例假設電路設計者只須透過反相器701來取得輸入信號DA3，以提供給下一級電路進行解調(diào)，故不需對輸出焊墊OUT2重新組態(tài)。內(nèi)建式橋式整流器600、 700不但可獲得輸入交流信號(焊墊IN3、 IN4、 104上的信號)的正確頻率，還能同時調(diào) 整信號位準(從VDD改變?yōu)閂DDL)，達到信號整流、頻率解調(diào)及調(diào)整位準的三重功效。
在較佳實施例的詳細說明中所提出的具體實施例僅用以方便說明本發(fā) 明的技術(shù)內(nèi)容，而非將本發(fā)明狹義地限制于上述實施例，在不超出本發(fā)明的精神及權(quán)利要求的情況，所做的種種變化實施，都屬于本發(fā)明的范圍。
權(quán)利要求
1.一種內(nèi)建式橋式整流器，適用于一集成電路內(nèi)，用以接收一交流輸入信號，以產(chǎn)生一直流輸出信號，其特征在于，所述內(nèi)建式橋式整流器包含一第一PMOS晶體管，柵極與源極間短路；一第一NMOS晶體管，柵極與源極間短路，所述第一NMOS晶體管的漏極與所述第一PMOS晶體管的漏極于所述集成電路的一第一焊墊相連接；一第二PMOS晶體管，柵極與源極間短路，所述第一PMOS晶體管的源極與所述第二PMOS晶體管的源極于一第一輸出節(jié)點相連接；以及一第二NMOS晶體管，柵極與源極間短路，所述第二NMOS晶體管的漏極與所述第二PMOS晶體管的漏極于所述集成電路的一第二焊墊相連接，而且，所述第一NMOS晶體管的源極與所述第二NMOS晶體管的源極于一第二輸出節(jié)點相連接；其中，所述交流輸入信號被施加在所述第一焊墊與所述第二焊墊之間，及所述第一輸出節(jié)點與所述第二輸出節(jié)點間產(chǎn)生所述直流輸出信號，且所述第一輸出節(jié)點的電壓大于所述第二輸出節(jié)點的電壓。
2. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，當所述第一焊墊為一輸入焊墊時，與所述第一焊墊連接的一輸入緩沖器被禁能。
3. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，當所述第一焊墊為一輸入焊墊時，與所述第一焊墊連接的一第一輸入緩沖器的輸出，用以解調(diào)所述交流輸入信號。
4. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，當所述第一焊墊為一輸出焊墊時，與所述第一焊墊連接的一第一輸出緩沖器被禁能。
5. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，當所述第二焊墊為一輸入焊墊時，與所述第二焊墊連接的一第二輸入緩沖器被禁能。
6. 權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，當所述第二焊墊為一輸入焊墊時，與所述第二焊墊連接的一第二輸入緩沖器—的-輸'出，用以解調(diào)所述交流輸入信號。
7. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，當所述第二焊墊為一輸出焊墊時，與所述第二焊墊連接的一第二輸出緩沖器被禁能。
8. 如權(quán)利要求l所述的內(nèi)建式橋式整流器，其特征在于，所述第一焊墊的電壓或所述第二焊墊的電壓大于所述第一輸出節(jié)點的電壓。
9. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，所述第一輸出節(jié)點不接任何電源。
10. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，所述第一焊墊的電壓與所述第二焊墊的電壓互為反向。
11. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，所述內(nèi)建式橋式整流器還包含一第三PMOS晶體管，源極連接至所述第一輸出節(jié)點，漏極連接至所述第一焊墊，柵極連接至所述第二焊墊；一第三NMOS晶體管，源極連接至所述第二輸出節(jié)點，漏極連接至所述第一焊墊，柵極連接至所述第二焊墊；一第四PMOS晶體管，源極連接至所述第一輸出節(jié)點，漏極連接至所述第二焊墊，柵極連接至所述第一焊墊；以及一第四NMOS晶體管，源極連接至所述第二輸出節(jié)點，漏極連接至所述第二焊墊，柵極連接至所述第一焊墊。
12. 如權(quán)利要求11所述的內(nèi)建式橋式整流器，其特征在于，當所述第一焊墊為一輸入/輸出焊墊時，與所述第一焊墊連接的一第一輸入緩沖器的輸出，用以解調(diào)所述交流輸入信號。
13. 如權(quán)利要求11所述的內(nèi)建式橋式整流器，其特征在于，當所述第二焊墊為一輸入/輸出焊墊時，與所述第二焊墊連接的一第二輸入緩沖器的輸出，用以解調(diào)所述交流輸入信號。
14. 如權(quán)利要求11所述的內(nèi)建式橋式整流器，—其特征在于，當所述第一焊墊為一輸入/輸出焊墊時，與所述第一焊墊連接的一第一輸入緩沖器被禁能。
15. 如權(quán)利要求11所述的內(nèi)建式橋式整流器，其特征在于，當所述第二焊墊為一輸入/輸出焊墊時，與所述第二焊墊連接的一第二輸入緩沖器被禁能。
16. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，所述第一焊墊更連接至一第一電位移轉(zhuǎn)器的輸入端，而所述第一電位移轉(zhuǎn)器的輸出是用以解調(diào)所述交流輸入信號。
17. 如權(quán)利要求1所述的內(nèi)建式橋式整流器，其特征在于，所述第二焊墊更連接至一第二電位移轉(zhuǎn)器的輸入端，而所述第二電位移轉(zhuǎn)器的輸出是用以解調(diào)所述交流輸入信號。
全文摘要
本發(fā)明提供一種整合IC焊墊的內(nèi)建式橋式整流器，包含第一PMOS晶體管；第一NMOS晶體管，漏極與第一PMOS晶體管的漏極于集成電路的第一焊墊相連接；第二PMOS晶體管，第一PMOS晶體管的源極與第二PMOS晶體管的源極于第一輸出節(jié)點相連接；以及第二NMOS晶體管，漏極與第二PMOS晶體管的漏極于集成電路的第二焊墊相連接，而且，第一NMOS晶體管的源極與第二NMOS晶體管的源極于第二輸出節(jié)點相連接；其中，交流輸入信號被施加在第一焊墊與第二焊墊之間，及第一輸出節(jié)點與第二輸出節(jié)點間產(chǎn)生直流輸出信號，且第一輸出節(jié)點的電壓大于第二輸出節(jié)點的電壓。本發(fā)明不但節(jié)省外部橋式整流器的硬件成本，更縮小印刷電路板的空間。
文檔編號H01L27/02GK101621059SQ20081013064
公開日2010年1月6日申請日期2008年7月2日優(yōu)先權(quán)日2008年7月2日
發(fā)明者吳伯豪申請人:義隆電子股份有限公司

完整全部詳細技術(shù)資料下載