專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地說，涉及一種利用疊層 結(jié)構(gòu)在保持器件的可靠性的同時提高集成度的方法。
背景技術(shù)：
半導(dǎo)體器件包含多個電路。通常，諸如DRAM等半導(dǎo)體存儲元 件是由單元區(qū)域、核心區(qū)域、周邊區(qū)域構(gòu)成的。單元區(qū)域存儲數(shù)據(jù)。 核心區(qū)域具有用于存取存儲在單元區(qū)域內(nèi)的數(shù)據(jù)的電路。周邊區(qū)域具 有用于驅(qū)動半導(dǎo)體存儲元件以及輸入/輸出數(shù)據(jù)的電路。
在單元區(qū)域內(nèi)，包含單元晶體管以及單元電容器的存儲單元以 陣列形式排列。這種單元區(qū)域含有多個單位單元陣列(單元陣列單 位)。
在核心區(qū)域內(nèi)，形成有包含次字線驅(qū)動器(sub-word line driver) 以及檢測放大器的電路。這里，次字線驅(qū)動器根據(jù)主字線(main word line)的電壓水平來驅(qū)動次字線。檢測放大器檢測并且放大單元的數(shù) 據(jù)。
排(bank)包含多個單位單元陣列以及多個核心區(qū)域。舉例來 說，對于DDR2 512Mbit器件而言，其具有四個排。在排與排之間設(shè) 置有周邊區(qū)域，在周邊區(qū)域中形成有包含自由譯碼器、輸入緩沖器和 輸出緩沖器的電路。
近年來，越來越多的電路，特別是越來越多的存儲單元必須在 有限的芯片面積中形成，這是因?yàn)殡S著半導(dǎo)體器件的尺寸減小，需要 更高的集成度。
然而，在增加凈晶粒數(shù)與確保器件可靠性之間存在著難以兩全 的關(guān)系。因此，如果增加凈晶粒數(shù)，則器件的可靠性便會降低。也就 是說，在目前的DRAM結(jié)構(gòu)下，如果不想降低器件的可靠性，則在
5增加凈晶粒數(shù)方面會存在結(jié)構(gòu)上的限制。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例旨在保持半導(dǎo)體器件的可靠性，并且通過利用 疊層結(jié)構(gòu)形成單元區(qū)域和核心區(qū)域來增加單元區(qū)域，從而提高集成 度。
根據(jù)本發(fā)明的一個實(shí)施例， 一種半導(dǎo)體器件包括單元陣列區(qū) 域，其形成在第一半導(dǎo)體基板上；以及核心電路單位，其形成在位于 單元陣列之上的第二半導(dǎo)體基板上。
核心電路單位包括檢測放大器和次字線驅(qū)動器中的至少一者。
檢測放大器與單元陣列的位線電連接。次字線驅(qū)動器與單元陣列的字
線電連接。第二半導(dǎo)體基板是以第一半導(dǎo)體基板作為種晶層的外延生
長層。根據(jù)本發(fā)明的一個實(shí)施例，半導(dǎo)體器件還包括用于通過生長第
一半導(dǎo)體基板來形成第二半導(dǎo)體基板的接觸區(qū)域。根據(jù)本發(fā)明的一個
實(shí)施例，半導(dǎo)體器件還包括在單元陣列區(qū)域和第二半導(dǎo)體基板之間形
成的絕緣層。絕緣層的厚度在500A至5000A的范圍內(nèi)。絕緣層是由
氧化物膜、氮化物膜、及它們的組合中的任一者所形成的。
根據(jù)本發(fā)明的一個實(shí)施例， 一種制造半導(dǎo)體器件的方法包括 在第一半導(dǎo)體基板上形成單元陣列；在單元陣列之上形成第二半導(dǎo)體
基板；以及在第二半導(dǎo)體基板上形成核心電路。
形成第二半導(dǎo)體基板的步驟包括通過選擇性蝕刻包含在單元 陣列中的層間介電層而形成使第一半導(dǎo)體基板露出的接觸孔；以及通 過接觸孔來生長第一半導(dǎo)體基板。根據(jù)本發(fā)明的一個實(shí)施例，制造半 導(dǎo)體器件的方法還包括平坦地蝕刻生長后的半導(dǎo)體基板。生長第一 半導(dǎo)體基板的步驟是將從接觸孔露出的第一半導(dǎo)體基板作為種晶層 來執(zhí)行外延生長法。根據(jù)本發(fā)明的一個實(shí)施例，制造半導(dǎo)體器件的方 法還包括在單元陣列與第二半導(dǎo)體基板之間形成絕緣層。絕緣層的 厚度在500A至5000A的范圍內(nèi)。絕緣層是由氧化物膜、氮化物膜、
及它們的組合中的任一者所形成的。形成核心電路的步驟包括在第 二半導(dǎo)體基板中形成限定有源區(qū)的器件隔離結(jié)構(gòu)；以及在有源區(qū)上形成晶體管。根據(jù)本發(fā)明的一個實(shí)施例，制造半導(dǎo)體器件的方法還包括: 將核心電路的次字線驅(qū)動器與單元陣列的字線電連接。


圖1是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的布局圖。
圖2是沿圖i所示半導(dǎo)體器件的線i-r所截取的剖視圖。
圖3a至3d是示出圖2所示半導(dǎo)體器件的制造方法的剖視圖。
具體實(shí)施例方式
圖1是根據(jù)本發(fā)明實(shí)施例的半導(dǎo)體器件的布局圖，其示出數(shù)排 的半導(dǎo)體器件。
半導(dǎo)體器件包括第一半導(dǎo)體基板區(qū)域102、第二半導(dǎo)體基板區(qū)域 104和單元/核心區(qū)域108。
在第一半導(dǎo)體基板區(qū)域102上形成有包括字線(未顯示)、位 線(未顯示)以及存儲單元的單位單元陣列。每個存儲單元包括單元
晶體管以及單元電容器。
第二半導(dǎo)體基板區(qū)域104用作核心電路區(qū)域，例如檢測放大器
與次字線驅(qū)動器等電路形成在該核心電路區(qū)域中。第二半導(dǎo)體基板區(qū) 域104包括接觸區(qū)域106，并且形成在第一半導(dǎo)體基板區(qū)域102之上。 也就是說，在本實(shí)施例中，第一半導(dǎo)體基板區(qū)域102和第二半導(dǎo)體基 板區(qū)域104以疊層結(jié)構(gòu)形成。
由于第一半導(dǎo)體基板區(qū)域102和第二半導(dǎo)體基板區(qū)域104在不 同層上形成，因此可以增加第一半導(dǎo)體基板區(qū)域102的尺寸。因此， 由于單元陣列區(qū)域增加，所以可以改進(jìn)單元效率以及工序裕量。在一 個實(shí)施例中，接觸區(qū)域106形成在第一半導(dǎo)體基板區(qū)域102的外側(cè)， 但是也可以形成在其它位置。
單元/核心區(qū)域108是包括第一半導(dǎo)體基板區(qū)域102和第二半導(dǎo) 體基板區(qū)域104的區(qū)域。
圖2是沿圖1所示半導(dǎo)體器件的線I-I'所截取的剖視圖。
半導(dǎo)體器件包括單元陣列單位260與核心電路單位290。在此，單元陣列單位260和核心電路單位290以疊層結(jié)構(gòu)形成。舉例來說， 核心電路單位290形成于單元陣列單位260之上。
單元陣列單位260包括具有柵極230與電容器250的存儲單元。 存儲單元排列成陣列。在本實(shí)施例中，為了方便起見，只示出兩個存 儲單元。
單元陣列單位260包括柵極230、位線240和電容器250。柵極 230在第一半導(dǎo)體基板(或第一半導(dǎo)體材料)210的第一有源區(qū)210a 內(nèi)形成，而第一有源區(qū)210a是由第一器件隔離結(jié)構(gòu)220所限定的。 位線240在第二層間介電層243內(nèi)形成，同時與形成于柵極230之間 的連接插塞(landing plug) 233b電連接。電容器250在存儲電極觸 點(diǎn)插塞247和第三層間介電層245上形成。存儲電極觸點(diǎn)插塞247 與連接插塞233s電連接，并且在第二層間介電層243以及第三層間 介電層245內(nèi)形成。此外，第三層間介電層245在位線240和第二層 間介電層243上形成。
核心電路單位290包括第二半導(dǎo)體基板(或第二半導(dǎo)體材料) 270、第二器件隔離結(jié)構(gòu)273和晶體管280。第二半導(dǎo)體基板270在 單元陣列單位260之上形成。在此，第二半導(dǎo)體基板270可以是以第 一半導(dǎo)體基板210作為種晶層而形成的外延生長(apitaxial growth) 層。舉例來說，選擇性蝕刻第一至第四層間介電層235、 243、 245、 249，直到第一半導(dǎo)體基板210露出而形成接觸孔253為止。之后， 使用在接觸孔253下部露出的第一半導(dǎo)體基板210作為種晶層執(zhí)行外 延生長，可形成第二半導(dǎo)體基板270。在其它的實(shí)施例中，根據(jù)應(yīng)用 場合可使用不同的方法來形成第二半導(dǎo)體基板(或?qū)?。
晶體管280在第二有源區(qū)270a上形成，而第二有源區(qū)270a是 由第二器件隔離結(jié)構(gòu)273所限定的。晶體管280可以是用來形成諸如 檢測放大器或次字線驅(qū)動器等核心電路的元件。晶體管280可與單元 陣列單位260的字線(未顯示)或位線240電連接。為了使單元陣列 單位260與核心電路單位290隔離，在第二半導(dǎo)體基板270與電容器 250之間形成有絕緣層263。絕緣層263可由氧化物膜、氮化物膜及 它們的組合中的一者來形成。圖3a至3d是示出圖2所示半導(dǎo)體器件的制造方法的剖視圖。
在包括單元陣列區(qū)域3000c和接觸區(qū)域3000p的第一半導(dǎo)體基 板310上形成第一器件隔離結(jié)構(gòu)320，以限定出第一有源區(qū)310a。在 第一有源區(qū)310a上形成柵極330。在本實(shí)施例中，柵極330具有凹 陷的結(jié)構(gòu)，但是本發(fā)明并不限于此。
在第一器件隔離結(jié)構(gòu)320、第一有源區(qū)310a和柵極330上形成 第一層間介電層335。然后，通過移除第一層間介電層335的一部分， 在柵極330之間形成使第一有源區(qū)310a露出的連接插塞接觸孔(未 顯示)。然后形成第一導(dǎo)電層(未顯示)以填充連接插塞接觸孔。通 過對第一導(dǎo)電層進(jìn)行平坦化蝕刻，直到柵極330的上部露出為止，從 而使連接插塞333s、 333b隔離。
在連接插塞333s、 333b、柵極330和第一層間介電層335上形 成第二層間介電層343。然后，選擇性蝕刻第二層間介電層343的一 部分，以露出連接插塞333b，從而形成位線接觸孔(未顯示)。在 包含位線接觸孔的第二層間介電層343上形成第二導(dǎo)電層(未顯示)， 然后，通過使用位線掩模(未顯示)將第二導(dǎo)電層圖案化來形成位線 340。
在位線340和第二層間介電層343上形成第三層間介電層345。 通過選擇性蝕刻第三層間介電層345和第二層間介電層343的一部 分，形成使連接插塞333s露出的存儲電極插塞接觸孔(未顯示)。 在包含存儲電極插塞接觸孔的第三層間介電層345上形成第三導(dǎo)電 層(未顯示)，然后，通過對第三導(dǎo)電層進(jìn)行平坦化蝕刻來形成存儲 電極觸點(diǎn)插塞347。
接下來，在存儲電極觸點(diǎn)插塞347上形成第四層間介電層349， 然后選擇性蝕刻第四層間介電層349以形成使存儲電極觸點(diǎn)插塞347 露出的存儲電極接觸孔(未顯示)。在包含存儲電極接觸孔的第四層 間介電層349上形成第四導(dǎo)電層(未顯示)，然后，通過對第四導(dǎo)電 層進(jìn)行平坦化蝕刻來形成底板355。
接下來，實(shí)施浸除(dip-out)工序以移除單元陣列區(qū)域3000c 的第四層間介電層349，然后，在包括底板355的第一半導(dǎo)體基板310上形成介電層(未顯示)和頂板357。在此，電容器350包括底板355、 上述介電層和頂板357。結(jié)果，在單元陣列區(qū)域3000c內(nèi)形成單元陣 列360。關(guān)于在半導(dǎo)體基板310上形成單元陣列的方法，也可以采用 除上述方法以外的其它方法。
然后，在包括單位單元陣列區(qū)域3000c和接觸區(qū)域3000p的第 一半導(dǎo)體基板310之上形成絕緣層363。絕緣層363使將要形成的核 心電路與單元陣列360電隔離。此外，絕緣層363可形成為具有500A 到5000A的厚度。絕緣層363可由氧化物膜、氮化物膜、及它們的 組合中的任一者來形成。在其它的實(shí)施方式中可以使用其它介電材 料。
參照圖3b，在絕緣層363上形成感光層(未顯示)，然后，使 用掩模(未顯示)通過對感光層執(zhí)行曝光與顯影過程，而形成感光圖 案365，以露出接觸區(qū)域3000p的一部分。然后，通過使用感光圖案 365作為掩模選擇性蝕刻絕緣層363和層間介電層367，而形成使第 一半導(dǎo)體基板310露出的接觸孔353。
參照圖3c，移除感光圖案365。將從接觸孔353露出的第一半 導(dǎo)體基板310的一部分作為種晶層，在絕緣層363上外延生長第二半 導(dǎo)體基板370。通過外延生長法，第二半導(dǎo)體基板370填充接觸孔353。 在一個實(shí)施例中，在350。C到85(TC的溫度范圍內(nèi)實(shí)施該外延生長法。 外延生長法會填充接觸孔353?？梢钥刂粕L時間，從而使第二半導(dǎo) 體基板370形成于單位單元陣列區(qū)域3000c與接觸區(qū)域3000p之上。
然后，將第二半導(dǎo)體基板370平坦化。可以采用化學(xué)機(jī)械拋光 (chemical mechanical polishing, CMP)法、回蝕法、或結(jié)合上述兩 種方法來執(zhí)行平坦化過程。雖然第二半導(dǎo)體基板370是形成在單元陣 列區(qū)域3000c和接觸區(qū)域3000p兩者之上，但是本發(fā)明并不僅限于這 樣的實(shí)施例。舉例來說，第二半導(dǎo)體基板370可以形成在單元陣列區(qū) 域3000c或接觸區(qū)域3000p的一部分上。
參照圖3d，在第二半導(dǎo)體基板370中形成限定第二有源區(qū)370a 的第二器件隔離結(jié)構(gòu)373。在第二有源區(qū)370a上形成晶體管380。第 二半導(dǎo)體基板370和晶體管380形成諸如檢測放大器與次字線驅(qū)動器等核心電路390。除了檢測放大器與次字線驅(qū)動器以外，核心電路390 也可以具有其它類型的電路。
然后，在隨后的互連電路形成過程中形成互連電路(未顯示)， 該互連電路用于將單元陣列360的字線(未顯示)或位線340與核心 電路390電連接。舉例來說，互連電路形成為將核心電路390的檢測 放大器與位線340連接，另一方面，互連電路形成為將核心電路390 的次字線驅(qū)動器與字線連接。接下來，實(shí)施諸如熔斷器形成工序等后 續(xù)工序，于是完成半導(dǎo)體器件。
如上所述，通過以疊層結(jié)構(gòu)來形成第一半導(dǎo)體基板(其中形成 有單元陣列)以及第二半導(dǎo)體基板(其中形成有核心電路)，本發(fā)明 不但能增加單元陣列區(qū)域，同時可以確保器件的可靠性與工序裕量。
對于本領(lǐng)域技術(shù)人員而言，顯然可以在不偏離本發(fā)明的精神及 范圍的情況下對本發(fā)明進(jìn)行各種修改及變動。因此，本發(fā)明意圖涵蓋 落入所附權(quán)利要求書及其等同物范圍內(nèi)的對本發(fā)明的各種修改及變 動。
本申請要求2007年12月11日提交的韓國專利申請No. 10-2007-0128346的優(yōu)先權(quán)，該韓國專利申請的全部內(nèi)容以引用的方
式并入本文。
1權(quán)利要求
1. 一種半導(dǎo)體器件，包括單元陣列單位，其形成在第一半導(dǎo)體材料上；核心電路單位，其形成在位于單元陣列之上的第二半導(dǎo)體材料上；以及介電層，其將所述單元陣列單位與所述核心電路單位隔開。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體器件，其中，所述核心電路單位包括檢測放大器和次字線驅(qū)動器中的至少一者。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述檢測放大器與所述單元陣列的位線電連接。
4. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中， 所述次字線驅(qū)動器與所述單元陣列的字線電連接。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 所述第二半導(dǎo)體材料是以所述第一半導(dǎo)體材料作為種晶層而外延生長的。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中， 所述第二半導(dǎo)體材料具有豎直部分，所述豎直部分向下延伸而在接觸區(qū)域中接觸到所述第一半導(dǎo)體材料。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中， 所述第一半導(dǎo)體材料與第二半導(dǎo)體材料是相同的材料。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其中，所述介電層具有在500A至5000A范圍內(nèi)的厚度。
9. 根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中， 所述介電層包括氧化物、或氮化物、或氧化物和氮化物這兩者。
10. —種制造半導(dǎo)體器件的方法，所述方法包括 在第一半導(dǎo)體材料上形成單元陣列；在所述單元陣列之上形成第二半導(dǎo)體材料；以及 在所述第二半導(dǎo)體材料上形成核心電路，其中，所述第一半導(dǎo)體材料與第二半導(dǎo)體材料由至少一個層隔開。
11. 根據(jù)權(quán)利要求IO所述的方法，其中， 形成第二半導(dǎo)體材料的步驟包括蝕刻所述至少一個層以形成使所述第一半導(dǎo)體材料露出的接觸孔；以及使用所述第一半導(dǎo)體材料作為種晶層，在所述接觸孔內(nèi)生長半 導(dǎo)體材料。
12. 根據(jù)權(quán)利要求11所述的方法，其中，生長所述半導(dǎo)體材料，直到所生長的半導(dǎo)體材料限定所述第二 半導(dǎo)體材料為止；并且所述方法還包括平坦化所述第二半導(dǎo)體材料。
13. 根據(jù)權(quán)利要求IO所述的方法，其中， 所述第一半導(dǎo)體材料與第二半導(dǎo)體材料是相同的材料。
14. 根據(jù)權(quán)利要求IO所述的方法，還包括在所述單元陣列與第二半導(dǎo)體材料之間形成絕緣層，以隔開所 述單元陣列與核心電路。
15. 根據(jù)權(quán)利要求14所述的方法，其中， 所述絕緣層具有在500A至5000A范圍內(nèi)的厚度。
16. 根據(jù)權(quán)利要求14所述的方法，其中，所述絕緣層包括氧化物膜、或氮化物膜、或氧化物膜和氮化物 膜這兩者。
17. 根據(jù)權(quán)利要求IO所述的方法，其中， 形成核心電路的步驟包括在所述第二半導(dǎo)體材料中形成限定有源區(qū)的器件隔離結(jié)構(gòu)；以及在所述有源區(qū)上形成晶體管。
18. 根據(jù)權(quán)利要求IO所述的方法，還包括將所述核心電路的檢測放大器與所述單元陣列的位線電連接。
19. 根據(jù)權(quán)利要求IO所述的方法，還包括將所述核心電路的次字線驅(qū)動器與所述單元陣列的字線電連接。
全文摘要
本發(fā)明公開一種半導(dǎo)體器件及其制造方法，所述半導(dǎo)體器件及其制造方法通過增加單元區(qū)域來提高集成度，同時通過采用疊層結(jié)構(gòu)來形成單元區(qū)域與核心區(qū)域來確保器件的可靠性以及工序裕量。
文檔編號H01L27/04GK101459175SQ20081012668
公開日2009年6月17日 申請日期2008年6月20日 優(yōu)先權(quán)日2007年12月11日
發(fā)明者林寬容, 黃允澤 申請人:海力士半導(dǎo)體有限公司