專利名稱：包含金屬覆蓋的晶圓級封裝結(jié)構(gòu)與制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體封裝，特別是于一包含一金屬覆蓋的晶圓級封裝， 且一保護(hù)膜形成于硅晶圓背面，以改善封裝熱傳導(dǎo)與切割質(zhì)量，因此可改 善封裝效能與可靠性測試的生命周期。
背景技術(shù)：
近年，芯片內(nèi)電路裝置趨勢為以高密度制造，且半導(dǎo)體裝置趨勢為小 型化。集成電路設(shè)計(jì)者致力于縮小裝置并增加單元區(qū)域芯片整合度。 一般 來說，半導(dǎo)體裝置需要避免濕氣與機(jī)械性損害。半導(dǎo)體裝置結(jié)構(gòu)與封裝技 術(shù)有關(guān)。于該技術(shù)，半導(dǎo)體芯片或芯片通常個別封裝于塑料或陶瓷封裝內(nèi)。 封裝用以保護(hù)芯片與發(fā)散裝置產(chǎn)生的熱。因此，散熱對半導(dǎo)體裝置，尤 其對于裝置效能與動力提供的提升，相當(dāng)重要。
此外，傳統(tǒng)封裝也用于芯片全功能測試中。重要的是每一裝置要盡量 小。近來，發(fā)展可提供高量輸入與輸出的封裝受到高度關(guān)注。 一解決方案
是發(fā)展包含球柵陣列(ball grid army， BGA)與組裝的技術(shù)裝置。因?yàn)?大量電性連接與高數(shù)字是統(tǒng)頻率頻率的需求，對于高密度混成技術(shù)的需求 也出現(xiàn)。
對任何一種封裝，大部分封裝均于封裝前分割為個別芯片。但晶圓級
封裝為半導(dǎo)體封裝的趨勢。 一般來說，晶圓級封裝以整個晶圓，而非單 一芯片或芯片，為封裝標(biāo)的。因此進(jìn)行切割工藝前，封裝與測試必須完成。
此為先進(jìn)技術(shù)，因此打線接合工藝，壓模(molding)，芯片粘結(jié)且組裝、 導(dǎo)線架與基材可省略；繼而降低成本與制造時間。與該技術(shù)相比較，傳統(tǒng) 封裝工藝包含芯片切割，芯片粘結(jié)，打線接合，壓模，修整，標(biāo)記，電鍍
與檢測。
早期導(dǎo)線架封裝技術(shù)不適合用于具高密度終端的半導(dǎo)體芯片。因此， 新球柵陣列(Ball Grid Array)封裝技術(shù)已發(fā)展用于封裝半導(dǎo)體芯片。球 柵陣列封裝優(yōu)點(diǎn)為，與導(dǎo)線架封裝比較，球狀終端具有較短間距，且球柵 陣列終端較不易受到損害或變形。此外，較短信號傳遞路徑有提高操作頻 率以得到較快效率的優(yōu)點(diǎn)。大部分封裝技術(shù)于晶圓切割芯片為單個芯片 后，對個別芯片進(jìn)行封裝與測試。
另一封裝技術(shù)，晶圓級封裝(WLP)，可于晶圓切個為單個芯片前， 封裝芯片。晶圓級封裝技術(shù)優(yōu)點(diǎn)，包含較短生產(chǎn)期間，低成本，且不需要 填膠與壓模。
因此本發(fā)明揭露一晶圓級封裝改善晶圓級封裝芯片產(chǎn)率與可靠性。

發(fā)明內(nèi)容
有鑒于現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明提出一包含一保護(hù)膜的封裝結(jié)構(gòu)用 以保護(hù)硅芯片免于受到損害，并改善封裝效能與可靠性測試的生命周期。
本發(fā)明的目的為得到一具有較佳熱傳導(dǎo)與機(jī)械上防護(hù)性質(zhì) (mechanical protection)的封裝，本發(fā)明提出利用一金屬，較佳材料為
以合金42 (42%鎳與58%鐵)作為一封裝覆蓋層，因?yàn)樵摻饘贌崤蛎浵禂?shù) (coefficient of heat expansion, CTE) 與硅晶圓相接近。
本發(fā)明的另一目的為提出一封裝發(fā)明，關(guān)于制造一較薄封裝；本發(fā)明 目的為揭露一晶圓級封裝與其工藝。
本發(fā)明另一目的為提供一封裝適于晶圓級老化測試(burn-in test)
與終測試(final test)。
本發(fā)明包含一晶圓級封裝，至少包含一多數(shù)芯片形成于上的晶圓，其 中該晶圓至少包含一形成于內(nèi)的溝； 一介質(zhì)層形成于該多數(shù)芯片上且填充 該溝，但該多數(shù)芯片的墊片仍暴露； 一金屬層以一粘性材料附著于晶圓； 一保護(hù)膜形成于該金屬層背面； 一導(dǎo)體圖案(conductive trace)形成該介 質(zhì)層上且與該墊片連接； 一焊錫屏蔽覆蓋于導(dǎo)線與介質(zhì)層，但部分導(dǎo)線仍 暴露于外；球下金屬層(Under Bump Metallurgy, UBM)形成于該暴露部分 并與導(dǎo)線連接。
于另一具體實(shí)施例，本發(fā)明揭露一晶圓級封裝，至少包含多數(shù)芯片形 成于上的一晶圓，其中該晶圓至少包含一形成于內(nèi)的溝； 一較厚基材包 含一于切割在線位置形成的溝，以一粘性材料附著于晶圓(切割在線溝可 于附著于晶圓后形成)； 一保護(hù)膜形成于基材背面并填入該溝； 一介質(zhì)層 形成該多數(shù)芯片上并填入該晶圓上溝，但該多數(shù)芯片的墊片仍暴露；一 導(dǎo)線形成該介質(zhì)層上且與該墊片連接； 一焊錫屏蔽覆蓋于導(dǎo)體圖案與介 質(zhì)層，但仍暴露導(dǎo)線的部分；凸塊底層金屬、焊錫金屬形成于暴露部分上 且與導(dǎo)線連接。


圖1為關(guān)于本發(fā)明的金屬層以一粘性材料粘于一晶圓的示意圖2為關(guān)于本發(fā)明于多數(shù)芯片上形成介質(zhì)層并填入一溝的示意圖3為關(guān)于本發(fā)明于多數(shù)芯片上形成介質(zhì)層并使該多數(shù)芯片的墊片 暴露的示意圖4為關(guān)于本發(fā)明，其中焊錫屏蔽覆蓋導(dǎo)體圖案，且錫球形成于導(dǎo)體 圖案暴露部分的示意圖5為關(guān)于本發(fā)明，其中保護(hù)膜形成金屬覆蓋層背面的示意圖6為關(guān)于本發(fā)明，其中保護(hù)膜形成金屬覆蓋層背面的示意圖。
主要組件符號說明
基材l
保護(hù)膜2
粘性材料層3
晶圓5
切割線7
溝9
介質(zhì)層11
焊墊13
開口 15
重分布導(dǎo)體圖案層17
焊錫屏蔽介質(zhì)層19
焊錫21切割線22 溝2具體實(shí)施例方式
本發(fā)明的一些實(shí)施例詳細(xì)描述如下。然而，除了詳細(xì)描述的實(shí)施例外， 本發(fā)明亦可廣泛在其它的實(shí)施例中施行，并且本發(fā)明的保護(hù)范圍并不受限 于下述的實(shí)施例，其是以后述的申請專利范圍為準(zhǔn)。為提供更清楚的描述 及更易理解本發(fā)明，圖示中各部分并沒有依照其相對尺寸繪圖，不相關(guān)的 細(xì)節(jié)部分也未完全繪出，以求圖示的簡潔。
本發(fā)明揭露一形成一晶圓級封裝的方法以及結(jié)構(gòu)。以下為關(guān)于本發(fā)明 的詳細(xì)敘述。以下敘述與圖示僅用于說明關(guān)于本發(fā)明具體實(shí)施例，但本發(fā) 明不限于下述具體實(shí)施例。第一， 一經(jīng)處理晶圓背面(第一面)先以研磨 機(jī)打磨或研磨。較佳為，處理后，包含多數(shù)芯片形成于上的晶圓厚度為研 磨至所要厚度，例如約2-6密耳(mil)。之后一粘性材料層3形成于晶圓5 或一基材l背面。粘性材料層3形成方法，舉例言之，為使用一印刷或涂 布方法。粘性材料至少包含環(huán)氧樹脂，密封膠，水溶性紫外光膠，可重 復(fù)使用紫外光膠，硅樹脂，硅橡膠，彈性聚氨酯(PU)，多孔性聚氨酯，丙 烯酸橡膠，藍(lán)膠帶(blue tape)或紫外光膠帶(UV tape)。于一較佳具體實(shí) 施例，基材1材料至少包含金屬，例如合金42 (42%鎳與58%鐵)。接著， 使用適當(dāng)材料3接合經(jīng)處理晶圓5與合金42基材1，該材料3包含但不 限于圖l所繪示的一粘性材料，之后烘烤該結(jié)構(gòu)。合金42基材l可使用 現(xiàn)有技術(shù)所揭露的一積層(laminating)或接合工藝接合。合金42基材1 厚度較佳為約2-4密耳，但合金42基材1實(shí)際厚度與工藝參數(shù)有關(guān)。石 英或陶瓷可用以替換合金42基材1。選定用于積層工藝材料的熱膨脹系 數(shù)(CTE)與硅相似， 一般為3。合金42特性至少包含熱膨脹系數(shù)約為 4.0 4.7 (ppm/。C)，熱傳導(dǎo)系數(shù)約為12 (W/m-。C)，電阻約為70 (u Q -cm)與彎折疲勞強(qiáng)度(Yield bend fatigue strength)為約620 (MPa)。 特 殊合金例如合金42有廣泛的接受度，因?yàn)闊崤蛎浵禂?shù)與陶瓷相近，且具 有高形塑性(formability)。如上述，上述材料熱膨脹系數(shù)與硅及陶瓷基 材相近，其中硅為2.3ppm/°C，陶瓷基材為3.4至7.4ppm/°C。合金42 與大部分銅合金(380-550兆帕)相比較，具有高疲勞強(qiáng)度(620兆帕)?；?br> 材材料可具導(dǎo)電性以作為信號的導(dǎo)電導(dǎo)體。此外，材料應(yīng)具有抗蝕性，因 為腐蝕會增加材料電阻，并因而造成電性錯誤(electrical failure)與導(dǎo) 致的機(jī)械性破壞(mechanical fracture)。本發(fā)明所揭露的材料至少包含 鐵鎳合金，鐵鎳鈷合金，銅鐵合金，銅鉻合金，銅鎳硅合金或銅錫合金等 等。
之后， 一光阻層涂布于經(jīng)處理晶圓5表面并欲暴露一切割線7。進(jìn)行 一光阻顯影工藝后，晶圓(或硅)5使用一包含一特定圖案光阻屏蔽進(jìn)行 蝕刻(未繪出)以分割芯片。較佳為，光阻屏蔽開口與切割線7對準(zhǔn)，形成 于晶圓5表面上，以暴露切割線。于一較佳具體實(shí)施例，硅晶圓5使用 濕蝕刻以蝕刻出一包含斜度形狀的溝9。如該技藝領(lǐng)域所熟知，通過控制 蝕刻工藝可輕易得到上述結(jié)果。上述兩階段工藝可以芯片切割機(jī)械工藝替 換。
參照圖2， 一介質(zhì)層ll，舉例言之為苯環(huán)丁烯(BCB)，硅氧類高分 子(Siloxanes polymer, SINR)，環(huán)氧樹脂，聚酰亞胺，硅橡膠為基材材 質(zhì)或樹脂材質(zhì)，形成于晶圓5第二面(頂部)并填入切割線7，較佳為利用 印刷，真空鍍膜工藝。步驟與一般形成膠帶(tape)工藝類似。真空鍍膜介 質(zhì)層工藝可用于預(yù)防于介質(zhì)層H內(nèi)形成氣泡。該介質(zhì)層11會自動填入圖 l中的溝9。之后，于一烘烤步驟，使用紫外光(UV)硬化介質(zhì)層ll。也 可選擇使用熱工藝烘烤該材料?？蛇x擇性使用一化學(xué)機(jī)械研磨(chemical mechanical polishing, CMP)工藝研磨晶圓電路上介質(zhì)層11。
之后， 一光阻層涂布于介質(zhì)層11表面，之后使用光刻工藝，其中鋁 制焊墊13上光阻層暴露于外。 一蝕刻工藝用以移除部分介質(zhì)層11以產(chǎn)生 開口，使該鋁制焊墊13暴露，因此多數(shù)開口 15形成于介質(zhì)層11且與芯 片上墊片13對齊，如圖3所顯示。其它使鋁墊片暴露的方法包含，當(dāng)介 質(zhì)層11為光敏感材料使用光刻工藝。最后，芯片上墊片13暴露于外。等 離子蝕刻用以清潔鋁墊13。需注意的是，對準(zhǔn)標(biāo)記可供對準(zhǔn)工具用以后續(xù) 對準(zhǔn)。此外，介質(zhì)層11可抗潮濕。
之后，于介質(zhì)層11上表面安排一導(dǎo)體圖案布線(conductive trace layout)或又可稱為墊片電路重分布(pad circuit redistribution),如 圖4所顯示。重分布導(dǎo)體圖案層17可包含任何傳導(dǎo)層例如金屬，合金或 類似物。于一般工藝， 一阻障種子層(barrier seed)形成于圖3顯示的開 口 15內(nèi)與鋁墊13上，種子層，舉例言之，是以鈦/銅或鈦/鎢/銅合金材 料濺鍍形成。 一光阻涂布于種子層頂部，之后光屏蔽定義出重分布層傳導(dǎo) 層圖案。重分布層的圖案形成于種子層上，例如通過使用銅/金或銅/鎳/ 金合金原料材料進(jìn)行電鍍。之后剝除光阻并進(jìn)行金屬濕蝕刻，以形成重分布層金屬圖案。為使后續(xù)工藝中加入的焊錫凸塊有適當(dāng)放置位置與間距，
可于障礙層以重分布方式形成重分布層(RDL)。如該技術(shù)領(lǐng)域所熟知，部 分重分布導(dǎo)體圖案17與墊片13接觸以形成電性連接。
參照圖4，沉積一焊錫屏蔽介質(zhì)層19 (頂部保護(hù)層)以覆蓋介質(zhì)層11 與重分布層導(dǎo)體圖案層17，用以絕緣之用，以保護(hù)重分布導(dǎo)體圖案層17。 焊錫屏蔽介質(zhì)層19可以印刷或涂布形成，之后使用光刻工藝，以形成一 光屏蔽，用以限定出焊錫墊片位置。 一光刻工藝用以移除部分焊錫屏蔽介 質(zhì)層19以產(chǎn)生一第二開口，使重分布層圖案使焊錫墊片暴露。之后，可 以等離子清潔焊錫墊片。上述用以工藝形成重分布導(dǎo)體圖案層17可重復(fù) 進(jìn)行以形成多層，金屬重分布凸塊底層金屬結(jié)構(gòu)。該方式，是以圖案化焊 錫屏蔽介質(zhì)層19限定出凸塊底層金屬形狀，且一可以光線限定形狀的環(huán) 氧樹脂可選擇性涂布于晶圓，以作為一應(yīng)力補(bǔ)償層(stress compensation layer, SCU 。
焊錫屏蔽介質(zhì)層19用以暴露重分布導(dǎo)體圖案層17特定部分，該重 分布導(dǎo)體圖案層17暴露區(qū)域?yàn)轭A(yù)先決定，用以放置錫球作為導(dǎo)電端點(diǎn)。 一焊錫粘膠印刷工藝用以使焊錫21印刷于預(yù)先決定區(qū)域，且焊錫21與 重分布導(dǎo)體圖案層17相連接(經(jīng)由凸塊底層金屬；凸塊底層金屬部分，圖 示中未繪出)。之后，焊錫21為以本技術(shù)領(lǐng)域公知溫度使用紅外線回焊技 術(shù)以形成圓球體狀，作為終端接觸體，如圖5所繪示。半導(dǎo)體芯片5通過 墊片電路或重分布導(dǎo)體圖案層17與焊錫21耦合。焊錫21可以球柵陣列 技術(shù)形成。較佳為，焊錫21是以矩陣方式規(guī)劃形成。 一般而言，焊錫21 與電路連接，以建立電性連接。
之后，晶圓放置于測試裝置以進(jìn)行晶圓級測試與/或老化測試。參照
圖5，晶圓級封裝(WLP)測試后進(jìn)行切割工藝，依切割線22切割芯片，以 得到芯片級封裝(CSP)。于一具有較薄厚度基材1的封裝結(jié)構(gòu)，后續(xù)工藝 包含印刷一保護(hù)膜2，其材質(zhì)可為環(huán)氧樹脂樹脂，化合物，介質(zhì)層，硅， 硅橡膠，硅樹脂，彈性聚氨酯，多孔性聚氨酯，丙烯酸橡膠，藍(lán)膠帶或紫 外光膠帶材料，如圖5所繪示，于合金42基材l背面形成封裝覆蓋層， 另尚可以使用激光標(biāo)記以得到較佳切割質(zhì)量。舉例言之，金屬層1厚度約 為2.0密耳至4.0密耳。保護(hù)膜2可以激光或墨水加以標(biāo)記。 于較 佳具體實(shí)施例，保護(hù)膜2材料至少包含樹脂，化合物，介質(zhì)層，硅，藍(lán)膠 帶，紫外光膠帶，硅橡膠，硅樹脂，彈性聚氨酯，多孔性聚氨酯或丙烯酸 橡膠。最終沿切割線22切割(激光)包含合金42基材1的經(jīng)處理晶圓， 以分離該封裝。
此外，參照圖6，于另一具體實(shí)施例，包含一具較厚基材l的封裝結(jié) 構(gòu)，光阻為涂布于合金42基材l背面并使切割線22上光阻暴露，因此 基材1形成一預(yù)先形成圖案且一開口形成于該預(yù)先決定圖案間與切割在 線。之后，于較薄厚度的合金42基材1的切割線22上實(shí)施一濕蝕刻工 藝，以于上形成一溝23便利切割，以得到較佳切割質(zhì)量。之后，形成保 護(hù)膜2，材質(zhì)可為樹脂，化合物，介質(zhì)層，硅，硅橡膠，硅樹脂，彈性聚 氨酯，多孔性聚氨酯，丙烯酸橡膠，藍(lán)膠帶或紫外光膠帶材料，以印刷、 涂布、粘結(jié)(tapeing)或壓模形成于合金42基材1背面，并填入溝23 以形成封裝覆蓋層。舉例言之，溝23深度約為2.0密耳至IO.O密耳。 于該具體實(shí)施例，較厚基材l于切割線區(qū)域，蝕刻為如先前具體實(shí)施例的較薄層且溝23以覆蓋材料覆蓋；此種結(jié)構(gòu)利于使用激光標(biāo)記以得到較佳
封裝切割質(zhì)量。同樣的，沿切割線22切割(激光)包含合金42基材1經(jīng)
處理晶圓，以分離該封裝。
因此本發(fā)明揭露一結(jié)構(gòu)與工藝，其優(yōu)點(diǎn)包含保護(hù)一硅芯片免于損害，
不使用脆弱材料，具較佳熱傳導(dǎo)性，使用合金42，其熱膨脹系數(shù)( 4. 1) 與硅基材(2.6)相近，完整封裝芯片，可以較薄方式封裝多層重分布層傳 導(dǎo)層。因此，本發(fā)吸揭露一包含一金屬覆蓋的晶圓級尺度封裝的結(jié)構(gòu)與 工藝，可改善封裝效能與可靠性測試時的生命周期。
本發(fā)明以較佳實(shí)施例說明如上，然其并非用以限定本發(fā)明所主張的專 利權(quán)利范圍。其專利保護(hù)范圍當(dāng)視后附的申請專利范圍及其等同領(lǐng)域而 定。凡熟悉此領(lǐng)域的技藝者，在不脫離本專利精神或范圍內(nèi)，所作的更動 或潤飾，均屬于本發(fā)明所揭示精神下所完成的等效改變或設(shè)計(jì)，且應(yīng)包含 在下述的申請專利范圍內(nèi)。
權(quán)利要求
1.一晶圓級封裝結(jié)構(gòu)，其特征在于至少包含一晶圓，包含多數(shù)芯片形成于上，其中該晶圓至少包含一溝形成于內(nèi)；一介質(zhì)層形成于該多數(shù)芯片上并填入該溝，但使該多數(shù)芯片的墊片暴露；一金屬層以粘性材料粘于該晶圓；一保護(hù)膜形成于該金屬層背面；一導(dǎo)體圖案層形成于該介質(zhì)層且與該墊片連接；一焊錫屏蔽覆蓋于該導(dǎo)體圖案層與該介質(zhì)層，但該導(dǎo)體圖案層一部分暴露于外；與焊錫球形成于該暴露部分且與該導(dǎo)體圖案層連接。
2. 如權(quán)利要求1的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該金屬基材 至少包含合金42 (42%鎳與58%鐵)。
3.如權(quán)利要求1的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該保護(hù)膜材料 至少包含環(huán)氧樹脂樹脂，化合物，介質(zhì)層，硅，硅橡膠，硅樹脂，彈性聚 氨酯，多孔性聚氨酯，丙烯酸橡膠，藍(lán)膠帶或紫外光膠帶材料。
4. 如權(quán)利要求1的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該保護(hù)膜以 激光或墨水標(biāo)記。
5. 如權(quán)利要求1的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該金屬層厚 度為2.0密耳至4.0密耳。
6. —晶圓級封裝結(jié)構(gòu)，其特征在于至少包含一晶圓包含多數(shù)芯片形成于上，其中該晶圓至少包含一溝形成于內(nèi)； 一金屬基材包含一溝形成于內(nèi)，以一粘性材料粘于該晶圓； 一保護(hù)膜形成于該基材背面并填入該溝；一介質(zhì)層形成于該多數(shù)芯片上并填入該溝，但該多數(shù)芯片墊片暴露于外；一導(dǎo)體圖案層形成于該介質(zhì)層上且與該墊片連接； 一焊錫屏蔽覆蓋于該導(dǎo)體圖案層與該介質(zhì)層，但該導(dǎo)體圖案層一部分 暴露；與焊錫球形成于該暴露部分上且與該導(dǎo)體圖案層連接。
7. 如權(quán)利要求6的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該基材至少 包含合金42。
8. 如權(quán)利要求6的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該保護(hù)膜材 料至少包含環(huán)氧樹脂樹脂、化合物、介質(zhì)層、硅、硅橡膠、硅樹脂、彈性 聚氨酯、多孔性聚氨酯、丙烯酸橡膠、藍(lán)膠帶或紫外光膠帶材料。
9. 如權(quán)利要求6的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該保護(hù)膜以 激光或墨水標(biāo)記。
10. 如權(quán)利要求6的晶圓級封裝結(jié)構(gòu)，其特征在于，其中該溝深度為 2.0密耳至10. 0密耳。
全文摘要
本發(fā)明一晶圓級封裝至少包含多數(shù)芯片形成于一晶圓上；以一粘性材料將一包含一孔洞的較薄金屬覆蓋于晶圓上，以改善封裝熱傳導(dǎo)。一保護(hù)膜形成于金屬覆蓋背面并填入孔洞，以便于使用激光標(biāo)記與得到較佳封裝切割質(zhì)量。
文檔編號H01L23/367GK101197336SQ20071019699
公開日2008年6月11日 申請日期2007年12月7日 優(yōu)先權(quán)日2006年12月7日
發(fā)明者楊文焜 申請人:育霈科技股份有限公司