專利名稱：用單層多晶硅工藝形成高薄層電阻量電阻器和高電容量電容器的制作方法
技術(shù)領域：
本發(fā)明總體涉及半導體功率器件。更具體地，本發(fā)明涉及通過采用單層多晶硅工藝提供電子器件以及高薄層電阻量電阻器和高電容量電容器的經(jīng)改進的新穎器件結(jié)構(gòu)和制造工藝。
背景技術(shù)：
制造具有高薄層電阻量電阻器和高電容量電容器的器件元件的常規(guī)工藝通常采用雙層多晶硅工藝。制造雙層多晶硅元件的工藝步驟涉及多重掩模以及附加的加工步驟。這些類型的器件元件的實施變得更加昂貴，制造工藝變得更加費時和復雜。而且，由于更加復雜的制造工藝，器件的可靠性也受到不利的影響。由于包括高薄層電阻量電阻器和高電容量電容器的器件元件在模擬電路和功率集成電路(IC)的應用中被廣泛實施，也就更加需要解決這些技術(shù)局限和困難。
在Erdeljac等人的題為“Method of Fabricating Semiconductor DeviceHaving Polysilicon Resistor with Low Temperature Coefficient(制造具有低溫度系數(shù)的多晶硅電阻器的半導體器件的方法)”的5,489,547號專利中公開了一種如圖1A中所示的半導體器件。該半導體器件包括適中的薄層電阻量的P型多晶硅電阻器(56)。雙層多晶硅工藝被用于形成低溫度系數(shù)電阻器。該工藝也產(chǎn)生n和p溝道晶體管(44，50)，具有上下n型多晶硅電容器極板(36，26)的電容器，具有高薄層電阻量的n型多晶硅電阻器(32)，以及具有低薄層電阻量的n型電阻器(34)。用于形成p溝道晶體管(50)的源/漏區(qū)域(48)的p型摻雜在n型的第二層多晶硅中進行反摻雜以形成p型多晶硅電阻器(56)而對電容器極板(36，26)或n型電阻器(32，34)不起作用。如上所述，在該專利發(fā)明中公開的器件應用了總體涉及多重掩模以及附加的加工步驟的雙層多晶硅工藝。這些類型的器件元件的實施變得更加昂貴，制造工藝變得更加費時和復雜。
Tsui等人在另一個6,054,359號專利中公開了一種用于集成電路的高薄層電阻量多晶硅電阻器。該高薄層電阻量多晶硅電阻器用雙層多晶硅工藝制造。參考圖1B，Tsui等人公開了從多晶硅層形成FET的柵極和電容器的底電極的工藝。這些工藝在進行中都淀積一層薄的中間多晶硅氧化(IPO)層以形成 電容器的極間電介質(zhì)。為了形成電阻器，則淀積經(jīng)摻雜的多晶硅層和非經(jīng)摻雜的多晶硅層并且形成相應的圖形。由于非經(jīng)摻雜的多晶硅層具有非常高的電阻，因此由經(jīng)摻雜的多晶硅層占支配地位地確定電阻量。經(jīng)摻雜的多晶硅層可以減小厚度以進一步提高混合模式電路的薄層電阻。還有，雙層多晶硅工藝的應用仍有上述技術(shù)局限和困難。
因此，在半導體器件設計和制造的技術(shù)中仍然需要提供用簡化的制造工藝形成具有高薄層電阻量和高電容量的半導體器件的新穎的制造方法和器件結(jié)構(gòu)，使上述問題和局限得到解決。

發(fā)明內(nèi)容
本發(fā)明的一個方面是提供經(jīng)改進的新穎半導體器件結(jié)構(gòu)和制造工藝，該器件結(jié)構(gòu)和制造工藝通過實施單層多晶硅結(jié)構(gòu)和方法提供高薄層電阻量和高電容量，使背景技術(shù)中的局限和困難能得到解決。
具體地，本發(fā)明的一個方面是用單層多晶硅工藝提供經(jīng)改進的半導體器件結(jié)構(gòu)和制造方法。所構(gòu)造和制成的單層多晶硅的功能是作為晶體管的多晶硅柵極，電容器的底導電層和電阻器的高薄層電阻量電阻元件。硅化物阻擋層(SAB)工藝被用于形成電容器的介電層以及絕緣阻擋層。Ti/TiN的形成被用于與快速熱激活(RTA)過程相結(jié)合以形成TiSi層，然后進行第二次RTA以形成作為晶體管和電阻器的接觸層以及電容器的底極板的TiSi2層，Ti/TiN的一部分用作電容器的頂導電層。因此，本發(fā)明公開了一種提供具有晶體管，電容器和電阻器的器件元件的簡化而方便的制造工藝。
簡單地說，本發(fā)明的優(yōu)選實施例公開了一種半導體器件，該半導體器件包括晶體管，電容器和電阻器，其中電容器包括用作底導電層的摻雜的多晶硅層，硅化物阻擋(SAB)層用作介電層，該介電層由作為頂導電層的Ti/TiN層覆蓋，因此而構(gòu)成單層多晶硅金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)。
進一步，本發(fā)明公開了一種制造半導體器件的方法。該方法包括在半導體襯底的頂部淀積多晶硅層，然后將該多晶硅層形成晶體管的柵極，電容器的底導電層以及電阻器節(jié)段的圖形并對其進行摻雜的步驟。該方法進一步包括通過在電容器的底導電層的頂部淀積作為電容器的介電層的絕緣層并形成該絕緣層的圖形，然后淀積Ti/TiN層并且形成其圖形以及將其退火以形成電容器的頂導電層，從而形成作為單層多晶硅金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)的電容器的步驟。同時，在源漏區(qū)域和柵極的頂部以及電阻器和電容器的接觸區(qū)域上形成TiSi2接觸點。在優(yōu)選實施例中，淀積絕緣層和形成其圖形的步驟包括在電容器的底導電層的頂部淀積作為電容器介電層的硅化物阻擋(SAB)層并形成其圖形的步驟。在另一個優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器的底導電層的頂部淀積作為電容器介電層的高溫氧化層并形成其圖形的步驟。在另一個優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器的底導電層的頂部淀積作為電容器介電層的氧化硅-氮化硅和氧化硅(ONO)堆積層并形成其圖形的步驟。在還有一個優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器的底導電層的頂部淀積作為電容器介電層的氧化氮化硅并形成其圖形的步驟。
通過參考各個附圖閱讀下文對優(yōu)選實施例的詳盡敘述，本發(fā)明的上述以及其他的目標和優(yōu)點對于本技術(shù)領域的普通熟練人員無疑是顯而易見的。


圖1A和1B是利用形成金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)的雙層多晶硅工藝制造的兩個交替的先有技術(shù)半導體器件的剖面圖；圖2是具有本發(fā)明的新穎器件結(jié)構(gòu)以及應用本發(fā)明的新穎制造工藝的半導體器件的剖面圖；圖3A到3G是顯示本發(fā)明的圖2所示的半導體器件的制造工藝的一系列剖面圖。
具體實施例方式
參考圖2的半導體器件100的剖面圖。半導體器件100被支撐在其上形成場氧化層110的襯底105上。所形成的場氧化層與晶體管區(qū)域相鄰。場氧化層110的頂表面將要支撐電阻器和電容器。在晶體管區(qū)域的頂表面上，晶體管上形成多晶硅柵極120-G，該多晶硅柵極120-G設置在柵氧化層115的頂部，處于源區(qū)域140-S和漏區(qū)域140-D之間。該柵極由隔離層130-G包圍。該晶體管進一步配備形成在N+或P+擴散電阻層140-S或140-D的頂部的ESD保護層150-ESD，該N+或P+擴散電阻層140-S或140-D轉(zhuǎn)而連接到鎢接點180，該鎢接點180填充于通過零空洞層間介電(ILD0)層170開口的溝槽中。
電容器被支撐在場氧化層110的頂表面上，該電容器包括用作底導電層的N+摻雜的多晶硅層120-C。隔離層130-C包圍該摻雜的多晶硅層120-C。絕緣硅化物阻擋(SAB)層150-C-I覆蓋隔離層130-C的一部分以將電容器與晶體管絕緣。電容器進一步包括形成為SAB層并由頂導電層160覆蓋的介電層150-C。在示例性的實施例中，頂導電層為與其中一個鎢接點180電連接的Ti/TiN層。進一步，N+摻雜的多晶硅層120的頂表面的一部分由與另一個鎢接點180接觸的TiSi2導電層145覆蓋。因此，該電容器用具有單層多晶硅結(jié)構(gòu)的金屬-絕緣物-多晶硅(MIP)構(gòu)造。
在場氧化層110上方的頂表面上還有包括由經(jīng)摻雜的多晶硅節(jié)段120-R形成的高阻元件的電阻器。在多晶硅電阻元件120-R的兩端是由N+摻雜的多晶硅節(jié)段形成的接觸點頭125。在接觸點頭125的頂部還有與在通過ILD0層170開口的溝槽中形成的鎢接點180電接觸的TiSi導電層145。該電阻器由包圍多晶硅節(jié)段120-R的隔離層130-R進一步與電容器絕緣。該電阻器的高薄層電阻通過向多晶硅節(jié)段120-R進行差分摻雜實現(xiàn)，將在下文進行進一步說明。
如圖2所示的器件結(jié)構(gòu)用單層多晶硅工藝制造。因此本發(fā)明公開了經(jīng)簡化的制造工藝。該器件進一步提供了通過控制多晶硅節(jié)段120-R和120-C的摻雜濃度控制電阻量，以及通過控制層次150-C的材料類型和厚度控制電容量的制造靈活性。高電阻量和電容量可以方便地實現(xiàn)，以提供能夠在模擬或功率集成電路(IC)器件的應用中方便地實施的有用的器件元件。
根據(jù)上文的敘述，本發(fā)明公開了一種包括晶體管，電容器和電阻器的半導體器件。該電容器包括用作底導電層的經(jīng)摻雜的多晶硅層，由作為頂導電層的導電層覆蓋的作為介電層的硅化物阻擋(SAB)層，從而構(gòu)成單層多晶硅金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)。在優(yōu)選實施例中，多晶硅層經(jīng)差分摻雜形成半導體器件的高薄層rho電阻器。在另一個優(yōu)選實施例中，多晶硅層用晶體管柵摻雜離子進一步摻雜以形成半導體器件的晶體管的柵極。在另一個優(yōu)選實施例中，晶體管進一步包括柵多晶硅，電阻器進一步包括經(jīng)摻雜的多晶硅電阻器，其中，柵多晶硅，經(jīng)摻雜的多晶硅電阻器以及用作電容器的底導電層的經(jīng)摻雜的多晶硅層通過一次多晶硅淀積工藝形成，并且基本設置在半導體器件的同一個垂直水平上。在另一個優(yōu)選實施例中，電容器和電阻器設置在與晶體管相鄰的場氧化層上。在另一個優(yōu)選實施例中，晶體管進一步包括形成在電連接到晶體管的源漏區(qū)的N+或P+擴散電阻層頂部的靜電放電(ESD)保護層。TiSi2層進一步電連接到通過覆蓋半導體器件的第一層間介電(ILD0)層開口的溝槽中填充的鎢接點。在另一個優(yōu)選實施例中，電容器的經(jīng)摻雜的多晶硅層包括用作底導電層的N+摻雜的多晶硅層。在另一個優(yōu)選實施例中，電容器進一步包括包圍和絕緣用作底導電層的經(jīng)摻雜的多晶硅層的隔離層。在另一個優(yōu)選實施例中，電容器的頂導電層進一步包括用作頂導電層的Ti/TiN層，并且電連接到通過覆蓋半導體器件的層間介電(ILD0)層開口的溝槽中填充的鎢接點。在另一個優(yōu)選實施例中，電阻器包括高電阻元件，該高電阻元件包括經(jīng)摻雜的電阻多晶硅節(jié)段，其中該電阻多晶硅元件的兩端包括N+摻雜以及帶有硅化物的接觸點頭節(jié)段。該接觸點頭節(jié)段進一步與通過覆蓋半導體器件的層間介電(ILD0)層開口的溝槽中填充的鎢接點接觸。在另一個優(yōu)選實施例中，電阻器進一步包括用于包圍高電阻元件使其與電容其絕緣的隔離層。
參考圖3A到3G，圖3A到3G是說明圖2的包括用單層多晶硅工藝形成的高薄層電阻量電阻器和高電容量電容器的器件的制造步驟的一系列側(cè)剖面圖。在圖3A中，采用硅局部氧化(LOCOS)工藝或淺溝槽絕緣(STI)工藝在襯底205中形成場氧化210。進行可選的阱注入，然后進行柵氧化以形成柵氧化層215。然后在頂表面上淀積多晶硅層220。在圖3B中，用輕劑量的磷進行摻雜注入以調(diào)節(jié)多晶硅層220的電阻，然后進行多晶硅退火過程。在圖3C中，用柵掩模(未顯示)將多晶硅層220蝕刻成晶體管柵極220-G，電容器多晶硅節(jié)段220-C和電阻器多晶硅節(jié)段220-R。輕摻雜漏(LDD)掩模(未顯示)被用來進行輕摻雜漏的注入以形成晶體管的LDD區(qū)域。然后進行隔離層淀積，接著是蝕刻過程以形成柵多晶硅220-G周圍的隔離230-G，電容器多晶硅節(jié)段220-C周圍的隔離230-C，和電阻器多晶硅節(jié)段220-R周圍的隔離230-R。源/漏掩模(未顯示)被用來進行源漏注入，然后施加高溫分別激活源漏區(qū)域240-S和240-D。源漏注入工藝實現(xiàn)NMOS柵極的N+摻雜或PMOS柵極220-G的P+摻雜。源漏注入工藝進一步完成電容器多晶硅節(jié)段220-C的底極板的N+摻雜和高電阻(HR)頭接觸區(qū)域225的N+摻雜。在圖3D中，進行硅化物阻擋(SAB)層淀積以在頂表面上淀積絕緣層。然后，SAB掩模(未顯示)被用于將SAB層形成ESD擴散電阻器節(jié)段230-ESD，電容器絕緣節(jié)段250-C和電阻器節(jié)段250-R的圖形。該SAB層可以是諸如HTO，ONO堆積層，氧化氮化或高K介電層的任何高質(zhì)量的絕緣體以適合特殊電容量的要求。
在圖3E中，淀積Ti/TiN層并且進行第一快速熱激活(RTA)過程以在晶體管的源漏區(qū)域和柵區(qū)域形成TiSi層245。該TiSi層245也形成在HR頭接觸區(qū)域和電容器底極板的接觸區(qū)域。然后用金屬-絕緣物-多晶硅(MIP)掩模255并通過使用APM去除未反應的Ti/TiN，接著是蝕刻過程中的HPM分解。MIP掩模255保護作為電容器絕緣節(jié)段250-C上方的電容器頂極板的Ti/TiN層260。在圖3F中，去除MIP掩模255并進行第二快速熱激活過程以將TiSi層245轉(zhuǎn)化成低電阻TiSi2層245(260仍然是Ti/TiN層)。在圖3G中，淀積第一層間介電層(ILD0)270并使其平面化。接觸溝槽通過ILD0層270開口并在這些溝槽的每一個中填充鎢接點275以接觸源漏頂部的TiSi2層245。鎢接點280進一步接觸電容器的頂和底極板以及電阻器的接觸點頭225。然后，以標準的后端線(BEOL)工藝完成所有的制造過程。
根據(jù)圖3A到3G，本發(fā)明進一步公開了制造半導體器件的方法。該方法包括在半導體襯底的頂部淀積多晶硅層，然后將該多晶硅層形成晶體管柵極，電容器底導電層和電阻器節(jié)段的圖形并向其摻雜的步驟。該方法進一步包括通過在電容器底導電層的頂部淀積用作電容器介電層的絕緣層并形成其圖形，然后形成作為導電層的Ti/TiN層，形成其圖形并進行退火以形成電容器頂導電層從而形成電容器的步驟，這樣就形成作為單層多晶硅金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)的電容器。在優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器底導電層的頂部淀積用作電容器介電層的硅化物阻擋(SAB)層并形成其圖形的步驟。在另一個優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器底導電層的頂部淀積用作電容器介電層的高溫氧化(HTO)層并形成其圖形的步驟。在另一個優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器底導電層的頂部淀積用作電容器介電層的氧化硅-氮化硅和氧化硅(ONO)堆疊層并形成其圖形的步驟。在另一個優(yōu)選實施例中，淀積絕緣層并形成其圖形的步驟包括在電容器底導電層的頂部淀積用作電容器介電層的氧化氮化硅層并形成其圖形的步驟。在另一個優(yōu)選實施例中，該方法進一步包括應用硅局部氧化(LOCOS)工藝形成場氧化的步驟，該場氧化用于在其上淀積多晶硅層并將該多晶硅層形成電容器底導電層和電阻器節(jié)段的圖形。在另一個優(yōu)選實施例中，該方法進一步包括應用差分摻雜以提高多晶硅層的電阻，然后進行多晶硅退火過程的步驟。在另一個優(yōu)選實施例中，該方法進一步包括應用源/漏掩模進行源漏注入，然后施加高溫激活源漏區(qū)域的步驟。在另一個優(yōu)選實施例中，進行源漏注入的步驟進一步包括摻雜晶體管柵極和摻雜電阻器節(jié)段的用作電阻器接觸區(qū)域的一部分的步驟。在另一個優(yōu)選實施例中，淀積用作電容器介電層的絕緣層并形成其圖形的步驟進一步包括淀積硅化物阻擋(SAB)層然后將該SAB層形成電容器介電層的圖形的步驟。在另一個優(yōu)選實施例中，淀積SAB層并形成其圖形的步驟進一步包括將該SAB層形成ESD節(jié)段的圖形的步驟。在另一個優(yōu)選實施例中，淀積SAB層并形成其圖形的步驟進一步包括將該SAB層形成覆蓋電阻節(jié)段的絕緣層的圖形的步驟。在另一個優(yōu)選實施例中，淀積Ti/TiN層，形成其圖形并退火的步驟進一步包括形成電阻節(jié)段的頭接觸區(qū)域和由多晶硅層形成的電容器底極板的接觸區(qū)域的步驟。在另一個優(yōu)選實施例中，淀積Ti/TiN層，形成其圖形并退火的步驟進一步包括去除未反應的Ti/TiN用以形成電容器的SAB層上方的頂表面的圖形以形成單層多晶硅MIP結(jié)構(gòu)的步驟。在另一個優(yōu)選實施例中，該方法進一步包括應用第二快速熱激活過程形成作為源漏區(qū)域的接觸點，電容器頂表面和電阻器節(jié)段的接觸點頭的TiSi2層的步驟。在另一個優(yōu)選實施例中，該方法進一步包括形成覆蓋半導體器件的第一層間介電層(ILD0)和在由TiSi2構(gòu)成的接觸點的頂部打開接觸開口的步驟。在另一個優(yōu)選實施例中，該方法進一步包括在該接觸開口中填充用于接觸由TiSi2形成的接觸點的鎢接觸接點的步驟。
雖然對本發(fā)明根據(jù)所存在的優(yōu)選實施例進行了敘述，應該理解的是這樣的敘述不應被解釋為對本發(fā)明的限制。各種替代和修改對于閱讀了上文的敘述的本技術(shù)領域的熟練人員無疑將是顯而易見的。因此，附后的權(quán)利要求將被認為是涵蓋落入本發(fā)明的真實精神和范圍內(nèi)的所有替代和修改。
權(quán)利要求
1.一種半導體器件，其特征在于，該半導體器件包括晶體管，電容器和電阻器，其中電容器包括用作底導電層的經(jīng)摻雜的多晶硅層，作為介電層的硅化物阻擋(SAB)層，該硅化物阻擋(SAB)層由作為頂導電層的導電層覆蓋，從而構(gòu)成單層多晶硅金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)。
2.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述多晶硅層被進一步差分摻雜以形成所述半導體器件的作為高薄層rho電阻器的所述電阻器。
3.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述多晶硅層被用晶體管柵摻雜離子進一步摻雜以形成所述半導體器件的所述晶體管的柵極。
4.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述晶體管進一步包括柵多晶硅，以及所述電阻器進一步包括經(jīng)摻雜的多晶硅電阻器，其中所述柵多晶硅，所述經(jīng)摻雜的多晶硅電阻器和用作所述電容器的底導電層的所述經(jīng)摻雜的多晶硅層通過一次多晶硅淀積工藝形成，并且基本上設置在所述半導體器件中相同的垂直水平上。
5.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述電容器和電阻器設置在場氧化層上。
6.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述晶體管進一步包括形成在連接到所述晶體管的源區(qū)域或漏區(qū)域的擴散電阻層頂部的靜電放電(ESD)保護層；以及所述TiSi層進一步電連接到填充在通過覆蓋所述半導體器件的層間介電層開口的溝槽中的鎢接點。
7.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述電容器的所述經(jīng)摻雜的多晶硅層包括用作底導電層的N+摻雜的多晶硅層。
8.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述電容器進一步包括包圍和絕緣用作底導電層的所述經(jīng)摻雜的多晶硅層的隔離層。
9.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述電容器的所述頂導電層進一步包括用作頂導電層的Ti/TiN層，并且所述Ti/TiN層被電連接到填充在通過覆蓋所述半導體器件的層間介電(ILD0)層開口的溝槽中的鎢接點。
10.如權(quán)利要求7所述的半導體器件，其特征在于，其中作為所述電容器的底導電層的所述經(jīng)摻雜的多晶硅層包括由與填充在通過覆蓋所述半導體器件的層間介電層開口的溝槽中的鎢接點接觸的TiSi導電層覆蓋的N+摻雜的多晶硅層。
11.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述電阻器包括由經(jīng)摻雜的電阻多晶硅節(jié)段構(gòu)成的高電阻元件，其中所述電阻多晶硅元件的兩端在多晶硅節(jié)段的兩端包括由N+摻雜的節(jié)段構(gòu)成的接觸點頭節(jié)段；以及所述接觸點頭節(jié)段進一步與填充在通過覆蓋所述半導體器件的層間介電層開口的溝槽中的鎢接點接觸。
12.如權(quán)利要求1所述的半導體器件，其特征在于，其中所述電阻器進一步包括用于包圍所述高電阻元件并使其與所述電容器絕緣的隔離層。
13.一種制造半導體器件的方法，其特征在于，該方法包括在半導體襯底的頂部淀積多晶硅層，然后將該多晶硅層形成晶體管的柵極，電容器的底導電層以及電阻器節(jié)段的圖形并對其摻雜；和通過在所述電容器的所述底導電層的頂部淀積作為電容器介電層的絕緣層并形成其圖形形成所述電容器，然后淀積作為導電層的Ti/TiN層，形成其圖形并退火以形成所述電容器的頂導電層，從而形成作為單層多晶硅金屬-絕緣物-多晶硅(MIP)結(jié)構(gòu)的所述電容器。
14.如權(quán)利要求13所述的方法，其特征在于，其中所述淀積絕緣層并形成其圖形的步驟包括在所述電容器的所述底導電層的頂部淀積作為電容器介電層的硅化物阻擋(SAB)層并形成其圖形的步驟。
15.如權(quán)利要求13所述的方法，其特征在于，其中所述淀積絕緣層并形成其圖形的步驟包括在所述電容器的所述底導電層的頂部淀積作為電容器介電層的高溫氧化(HTO)層并形成其圖形的步驟。
16.如權(quán)利要求13所述的方法，具特征在于，其中所述淀積絕緣層并形成其圖形的步驟包括在所述電容器的所述底導電層的頂部淀積作為電容器介電層的氧化硅-氮化硅和氧化硅堆疊層并形成其圖形的步驟。
17.如權(quán)利要求13所述的方法，其特征在于，其中所述淀積絕緣層并形成其圖形的步驟包括在所述電容器的所述底導電層的頂部淀積作為電容器介電層的氧化氮化硅并形成其圖形的步驟。
18.如權(quán)利要求13所述的方法，其特征在于，該方法進一步包括應用硅局部氧化(LOCOS)工藝以形成場氧化，該場氧化用于在其上淀積所述多晶硅層并將所述多晶硅層形成所述電容器底導電層和所述電阻器節(jié)段的圖形。
19.如權(quán)利要求18所述的方法，其特征在于，該方法進一步包括應用高電阻摻雜注入以提高所述多晶硅層的電阻，然后進行多晶硅退火過程。
20.如權(quán)利要求19所述的方法，其特征在于，該方法進一步包括應用源/漏掩模進行源漏注入，然后施加高溫激活源漏區(qū)域。
21.如權(quán)利要求20所述的方法，其特征在于，其中所述進行源漏注入的步驟進一步包括摻雜所述晶體管柵極和作為電阻器接觸區(qū)域的所述電阻器節(jié)段的一部分的步驟。
22.如權(quán)利要求13所述的方法，其特征在于，其中所述淀積作為電容器介電層的絕緣層并形成其圖形的步驟進一步包括淀積硅化物阻擋(SAB)層，然后將該SAB層形成所述電容器的所述介電層的步驟。
23.如權(quán)利要求22所述的方法，其特征在于，其中所述淀積所述SAB層并形成其圖形的步驟進一步包括將所述SAB層形成ESD節(jié)段的圖形的步驟。
24.如權(quán)利要求22所述的方法，其特征在于，其中所述淀積所述SAB層并形成其圖形的步驟進一步包括將所述SAB層形成覆蓋所述電阻器節(jié)段的絕緣層的圖形的步驟。
25.如權(quán)利要求13所述的方法，其特征在于，其中所述淀積所述Ti/TiN層，形成其圖形并退火的步驟進一步包括形成所述電阻器節(jié)段的頭接觸區(qū)域和由所述多晶硅層形成的所述電容器底極板的接觸區(qū)域的步驟。
26.如權(quán)利要求25所述的方法，其特征在于，其中所述淀積所述Ti/TiN層，形成其圖形并退火的步驟進一步包括去除未反應的Ti/TiN用以形成所述電容器的所述SAB層上方的頂表面的圖形以形成所述單層多晶硅MIP結(jié)構(gòu)的步驟。
27.如權(quán)利要求25所述的方法，其特征在于，該方法進一步包括應用第二快速熱激活過程形成作為所述源漏區(qū)域的接觸點，所述電容器頂表面和所述電阻器節(jié)段的所述接觸點頭的TiSi2層。
28.如權(quán)利要求27所述的方法，其特征在于，該方法進一步包括形成覆蓋所述半導體器件的第一層間介電層(ILD0)和在由所述TiSi2構(gòu)成的所述接觸點的頂部打開接觸開口。
29.如權(quán)利要求28所述的方法，其特征在于，該方法進一步包括以用于接觸由所述TiSi2形成的所述接觸點的鎢接觸接點填充所述接觸開口。
全文摘要
一種半導體器件包括晶體管，電容器和電阻器，其中電容器包括作為底導電層的經(jīng)摻雜的多晶硅層，作為介電層的硅化物阻擋(SAB)層，該硅化物阻擋(SAB)層由作為頂導電層的Ti/TiN層覆蓋，從而構(gòu)成單層多晶硅金屬－絕緣物－多晶硅(MIP)結(jié)構(gòu)。同時，通過多晶硅層的差分摻雜也在同一個單層多晶硅上形成高薄層rho電阻器。
文檔編號H01L21/822GK101083265SQ20071010925
公開日2007年12月5日 申請日期2007年5月25日 優(yōu)先權(quán)日2006年5月31日
發(fā)明者胡永中, 戴嵩山 申請人:萬國半導體股份有限公司