專利名稱：芯片封裝結(jié)構(gòu)及其制作方法
技術(shù)領域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種具有導線架的芯片 封裝結(jié)構(gòu)。
背景技術(shù)：
在半導體產(chǎn)業(yè)中，集成電路(integrated circuits, IC)的生產(chǎn)主要可分為 三個階段集成電路的設計(IC design)、集成電路的制作(IC process)及集 成電路的封裝(IC package)。在集成電路的制作中，芯片(chip)是經(jīng)由晶圓(wafer)制作、形成集成電 路以及切割晶圓(wafer sawing)等步驟而完成。晶圓具有一主動面(active surface)，其泛指晶圓的具有主動元件(active device)的表面。當晶圓內(nèi)部的 集成電路完成之后，晶圓的主動面更配置有多個焊墊(bonding pad)，以使最終 由晶圓切割所形成的芯片可經(jīng)由這些焊墊而向外電性連接于一承載器(carrier)。 承載器例如為一導線架(leadframe)或一封裝基板(package substrate)。芯片 可以打線接合(wire bonding)或覆晶接合(flip chip bonding)的方式連接至 承載器上，使得芯片的這些焊墊可電性連接于承載器的接點，以構(gòu)成一芯片封裝結(jié) 構(gòu)。圖1是現(xiàn)有的芯片封裝體的上視示意圖。圖2是圖1芯片封裝體的剖面示意 圖。請同時參考圖1與圖2，為了說明上的方便，圖1與圖2是透視封裝膠體140 的示意圖，并且僅以虛線描繪出封裝膠體140的輪廓。芯片封裝體100包括一導線 架110、 一芯片120、多條第一焊線(bonding wire) 130、多條第二焊線132、多 條第三焊線134與一封裝膠體140。導線架110包括一芯片座(die pad) 112、多 條內(nèi)引腳114以及多條匯流架116。內(nèi)引腳114配置于芯片座112的外圍。匯流架 116介于芯片座112與內(nèi)引腳114之間。芯片120具有彼此相對的一主動表面122以及一背面124。芯片120配置于芯片座112上，并且背面124朝向芯片座112。芯片120具有多個接地接點126與多 個非接地接點128，其中這些非接地接點128包括多個電源接點以及多個信號接點。 接地接點126與非接地接點128均位于主動表面122上。第一焊線130將接地接點126電性連接于匯流架116。第二焊線132將匯流架 116電性連接于這些內(nèi)引腳114中的接地引腳。第三焊線134則分別將其余的內(nèi)引 腳114電性連接于對應的第二接點128。封裝膠體140將芯片座112、內(nèi)引腳114、 匯流架116、芯片120、第一焊線130、第二焊線132以及第三焊線134包覆于其 內(nèi)。值得注意的是，由于現(xiàn)有的芯片封裝結(jié)構(gòu)100于封裝過程乃是使用已經(jīng)圖案 化的導線架，此導線架110本身即具有一芯片座(die pad) 112、多條內(nèi)引腳114 以及多條匯流架116。然而，在導線架圖案化制作過程中必須使用到費用高昂的曝 光顯影光掩膜，徒然增加額外的導線架成本。發(fā)明內(nèi)容本發(fā)明提供一種芯片封裝結(jié)構(gòu)及其制作方法，以解決現(xiàn)有的芯片封裝制程中， 直接使用圖案化導線架所構(gòu)成的封裝成本較高的問題。因此，本發(fā)明使用一金屬薄 板，于封裝過程當中通過蝕刻制程技術(shù)，以于金屬薄板上形成導線架的芯片座、匯 流架以及引腳，如此，將有助于節(jié)省芯片封裝結(jié)構(gòu)的制作成本。另外，本發(fā)明的蝕刻制程乃是通過具有凹部的下膠體作為蝕刻遮罩，以取代 現(xiàn)有曝光顯影所需的光掩膜，如此，即可節(jié)省下大量的光掩膜費用，進而降低封裝 成本。為解決上述問題，本發(fā)明提出一種芯片封裝結(jié)構(gòu)的制作方法，其包括下列步 驟。首先，提供一金屬薄板，具有一上表面以及一下表面，其中金屬薄膜的上表面 具有一第一凸起部、 一第二凸起部以及多個第三凸起部，第二凸起部是位于第--凸 起部與第三凸起部之間，且第一凸起部、第二凸起部以及第三凸起部是彼此相連。 接下來，提供一芯片，芯片具有一主動面、 一背面與多個芯片焊墊，其中芯片焊墊 配置于主動面上。然后，將芯片背面固著于第一凸起部上。接著，形成多條第 -焊 線以及多條第二焊線，其中第一焊線是分別連接芯片焊墊與第二凸起部，而第二焊 線是分別連接第二凸起部與第三凸起部。再來，形成一上膠體，其中上膠體是包覆住金屬薄板的上表面、芯片以及第一焊線與第二焊線。之后，于下表面上形成一蝕 刻掩膜，以暴露出第一凸起部、第二凸起部以及第三凸起部彼此相連之處。最后， 蝕刻金屬薄板，直到第一凸起部、第二凸起部與第三凸起部彼此電性絕緣，如此， 第一凸起部即形成一芯片座、第二凸起部即形成一匯流架，且第三凸起部即形成多 個引腳。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)的制作方法，于蝕刻金屬薄板的步 驟后，還包括形成一下膠體，下膠體填充于芯片座、匯流架以及引腳之間。 在本發(fā)明一實施例中，上述下膠體與蝕刻掩膜為共平面。 在本發(fā)明一實施例中，上述下膠體還包覆蝕刻掩膜。在本發(fā)明一實施例中，上述蝕刻掩膜為一圖案化的光阻層或是一圖案化的焊罩層。本發(fā)明另提出一種芯片封裝結(jié)構(gòu)，包括一芯片、 一導線架、多條第一焊線、 多條第二焊線、 一上膠體、 一第一下膠體以及一第二下膠體。芯片具有一主動面、 一背面與多個芯片焊墊，其中芯片焊墊配置于主動面上。導線架具有一上表面以及 與其相對應的一下表面，其中導線架包括一芯片座、多個引腳以及至少一匯流架， 其中芯片背面是固著于芯片座上。多個引腳環(huán)繞芯片座。匯流架位于芯片座與引腳 之間。第一焊線分別連接芯片焊墊與匯流架，而第二焊線分別連接匯流架與引腳。 上膠體包覆住導線架的上表面、芯片以及第一焊線與第二焊線。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)還包含一蝕刻掩膜，位于導線架的 下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)還包括一下膠體，填充于芯片座、匯流架以及引腳之間。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，其中下膠體還包覆蝕刻掩膜。 在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包含一蝕刻掩膜，位于匯流架及引腳的下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包括一下膠體，填充于芯片座、 匯流架以及引腳之間，且暴露出芯片座的下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包含一蝕刻掩膜，位于芯片座 及匯流架的下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包括一下膠體，填充于芯片座、 匯流架以及引腳之間，且暴露出引腳的下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包含一蝕刻掩膜，位于匯流架 的下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包括一下膠體，填充于芯片座、 匯流架以及引腳之間，且暴露出芯片座及引腳的下表面。在本發(fā)明一實施例中，上述芯片封裝結(jié)構(gòu)，還包含一下膠體，填充于芯片座、 匯流架以及引腳之間，且包覆導線架的下表面。本發(fā)明所揭示的芯片封裝結(jié)構(gòu)的制作方法，是先將芯片配置于金屬薄板上， 再于芯片及金屬薄板上形成所需的焊線以及封裝膠體。最后，蝕刻掉部分的金屬薄 板，即可形成導線架的芯片座、匯流架以及引腳。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合 附圖作詳細說明如下。


圖1為現(xiàn)有的芯片封裝體的上視示意圖。圖2為圖1芯片封裝體的剖面示意圖。圖3A 3G為根據(jù)本發(fā)明一實施例的一種芯片封裝結(jié)構(gòu)的制作流程剖面示意圖。圖4為根據(jù)本發(fā)明另一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。 圖5為根據(jù)本發(fā)明又一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。 圖6為根據(jù)本發(fā)明第二實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。 圖7為根據(jù)本發(fā)明第三實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。 圖8為根據(jù)本發(fā)明再一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。
具體實施方式
圖3A 3G為根據(jù)本發(fā)明第一實施例的一種芯片封裝結(jié)構(gòu)的制作流程剖面示意 圖。首先，請參考圖3A，提供一金屬薄板210，其具有相對設置的一上表面210a 以及一下表面210b。金屬薄板210上形成有多個凹陷218，以將上表面210a區(qū)分成一第一凸起部212、 一第二凸起部214以及多個第三凸起部216。第二凸起部214 位于第一凸起部212的外側(cè)，而第三凸起部216則位于第二凸起部214的外側(cè)，且 第一凸起部212、第二凸起部214以及第三凸起部216彼此相連接。此外，第一凸 起部212、第二凸起部214以及多個第三凸起部216分別具有芯片座、匯流架以及 引腳的外形，使其經(jīng)過后續(xù)加工后可分別作為導線架中的芯片座、匯流架以及引腳。 在此實施例中，金屬薄板210可由銅箔所組成。接下來，請參考圖3B，提供一芯片220，芯片220具有一主動面220a、 -背 面220b以及多個芯片焊墊222，其中主動面220a與背面220b相對設置，而芯片 焊墊212配置于主動面220a上。然后，將芯片220的背面220b固著于第一凸起部 212上，固著的方式例如是以一紫外線固化膠體或熱固化膠體將芯片220黏著于第 一凸起部212上。之后，請參考圖3C，形成多條第一焊線230及多條第二焊線240，其中第一 焊線230分別電性連接于芯片焊墊222以及第二凸起部214之間，而第二焊線240 則分別電性連接于第二凸起部214與第三凸起部216之間。上述第一焊線230以及 第二焊線240可由打線接合方式形成。再來，請參考圖3D，形成一上膠體250，其中上膠體250覆蓋金屬薄板210 的上表面210a，并包覆芯片220、第一焊線230以及第二焊線240。然后，請參考圖犯，在金屬薄板210的下表面210b形成--蝕刻掩膜270，其 中蝕刻掩膜270可為一圖案化的光阻層或是一圖案化的焊罩層，其暴露出金屬薄板 210的第一凸起部212、第二凸起部214以及第三凸起部216彼此相連的部分。之后，請參考圖3F，蝕刻金屬薄板210，直到第一凸起部212、第二凸起部 214與第三凸起部216彼此電性絕緣，如此，第一凸起部212即可作為導線架210' 中的芯片座212，、此第二凸起部214即可作為一匯流架214，，而這些第三凸起 部216即可作為引腳216'。至此，即大致完成芯片封裝結(jié)構(gòu)200的制作流程。為防止芯片座212'、匯流架214'以及引腳216'因暴露于空氣中而易發(fā)生 氧化的問題，請參考圖3G所示，可形成一下膠體260，下膠體260填充于芯片座 212'、匯流架214'以及引腳216'之間，其中下膠體260與蝕刻掩膜270為共平 面。下膠體260除了以上述方式配置以外，本領域的技術(shù)人員也可以其他方式配置，本發(fā)明并不對此加以限制。圖4為根據(jù)本發(fā)明另一實施例的一種芯片封裝結(jié)構(gòu) 的剖面示意圖。請參照圖4，在本實施例中，芯片封裝結(jié)構(gòu)300的下膠體360不僅 填充于芯片座212'、匯流架214'以及引腳216'之間，還包覆下表面210b以及 蝕刻掩膜270。圖5為根據(jù)本發(fā)明又一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖 5，在制作芯片封裝結(jié)構(gòu)400時，于蝕刻金屬薄板210的步驟之后，也可先移除蝕 刻掩膜270，之后再形成下膠體460，并使下膠體460包覆下表面210b。移除蝕刻 掩膜270的方法例如為使用有機溶劑溶解蝕刻掩膜270以將蝕刻掩膜270去除。第二實施例圖6為根據(jù)本發(fā)明第二實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。需先說明 的是，在第二實施例與第一實施例中，相同或相似的元件標號代表相同或相似的元 件，且第二實施例與第一實施例大致相同。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。請參照圖6，第二實施例與第一實施例不同之處在于在芯片封裝結(jié)構(gòu)500 中，金屬薄板510的第二凸起部514為沉置設計。也就是說，第二凸起部514的上 表面510a較第一凸起部212以及第三凸起部216的上表面510a低。在金屬薄板 510形成導線架510'，而第一凸起部212、第二凸起部514以及第三凸起部216 形成芯片座212'、匯流架514'以及引腳216'后，會使匯流架514'為沉置設計， 如此可達成更佳的模流平衡。除此之外，本領域的技術(shù)人員也可使芯片座212'或 引腳216'為沉置設計，又或者是使芯片座212'、匯流架514'以及引腳216'其 中任意兩者的組合為沉置設計，本發(fā)明并不對此加以限制。第三實施例圖7為根據(jù)本發(fā)明第三實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。需先說明 的是，在第二實施例與第一實施例中，相同或相似的元件標號代表相同或相似的元 件，且第二實施例與第一實施例大致相同。以下將針對兩實施例不同之處詳加說明， 相同之處便不再贅述。請參照圖7，第三實施例與第一實施例不同之處在于，在芯片封裝結(jié)構(gòu)600 的導線架610'中，芯片座612'的厚度大于匯流架214'的厚度以及引腳216'的 厚度，而芯片座612'、匯流架214'以及引腳216'的上表面210a仍維持在同一平面。在完成芯片封裝結(jié)構(gòu)600基本制作流程后，移除掉位于芯片座612'的下表 面610b上的蝕刻掩膜270，使芯片座612'的下表面610b直接與外界接觸，以有 效地提升芯片封裝結(jié)構(gòu)600的散熱效率。另外，也可使蝕刻掩膜與下膠體暴露出引腳的下表面。圖8為根據(jù)本發(fā)明再 一實施例的一種芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖8，在芯片封裝結(jié)構(gòu)700的 導線架710'中，蝕刻掩膜270與下膠體260暴露出引腳716'的下表面710b。如 此，可將芯片封裝結(jié)構(gòu)700應用于無引腳封裝結(jié)構(gòu)中，例如將芯片封裝結(jié)構(gòu)700 應用于四方扁平無引腳封裝結(jié)構(gòu)。除此之外，本領域的技術(shù)人員也可使蝕刻掩膜與 下膠體暴露出導線架其他部分的下表面，例如可使蝕刻掩膜與下膠體同時暴露出引 腳的下表面以及芯片座的下表面，本發(fā)明并不對此加以限制。綜上所述，本發(fā)明提出一種全新的芯片封裝結(jié)構(gòu)的制作方法，首先，提供一 具有第一凸起部、第二凸起部及多個第三凸起部的金屬薄板。之后，將芯片配置于 金屬薄板上，并形成用以電性連接芯片與第二凸起部以及第二凸起部與第三凸起部 之間的多條焊線。接著，于金屬薄板的上下表面上形成上膠體。然后，在下表面上 形成一蝕刻掩膜，此蝕刻掩膜暴露出第一凸起部、第二凸起部與三凸起部之間彼此 相連的部分。最后，蝕刻此金屬薄板，使第一凸起部、第二凸起部以及第三凸起部 分別形成為導線架的芯片座、匯流架以及引腳。本發(fā)明所揭示的芯片封裝結(jié)構(gòu)的制作方法有別于現(xiàn)有的以導線架作為承載器 的芯片封裝制程之處在于:現(xiàn)有的芯片封裝制程是直接以現(xiàn)成的圖案化導線架進行 芯片的封裝，而本發(fā)明的芯片封裝結(jié)構(gòu)是先將芯片配置于金屬薄板上，再形成所需 的焊線以及封裝膠體，最后，再蝕刻掉部分的金屬薄板，以形成導線架的芯片座、 匯流架以及引腳。由于本發(fā)明所提供的芯片封裝結(jié)構(gòu)的制作方法是使用一金屬薄 板，于封裝過程當中通過蝕刻制程技術(shù)，以于金屬薄板上形成導線架的芯片座、匯 流架以及引腳，如此，將可節(jié)省其制作成本，以解決現(xiàn)有技術(shù)中因直接使用圖案化 導線架而造成封裝成本較高的問題。除此之外，在本發(fā)明的芯片封裝結(jié)構(gòu)中，可使芯片座、匯流架以及引腳其中 之一或是其中任意兩者的組合為沉置設計，以達成更佳的模流平衡。另外，在本發(fā) 明的芯片封裝結(jié)構(gòu)中，可使蝕刻掩膜與下膠體暴露出芯片座的下表面，以提高芯片 封裝結(jié)構(gòu)的散熱效率。再者，也可使蝕刻掩膜與下膠體暴露出引腳的下表面，以將芯片封裝結(jié)構(gòu)應用于無引腳封裝結(jié)構(gòu)中。雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何所屬 技術(shù)領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許更動與 潤飾，因此本發(fā)明的保護范圍當以權(quán)利要求所界定的為準。
權(quán)利要求
1. 一種芯片封裝結(jié)構(gòu)的制作方法，包括提供一金屬薄板，具有一上表面以及一下表面，其中該金屬薄膜的該上表面具有一第一凸起部、一第二凸起部以及多個第三凸起部，該第二凸起部是位于該第一凸起部與該些第三凸起部之間，且該第一凸起部、該第二凸起部以及該些第三凸起部是彼此相連；提供一芯片，該芯片具有一主動面、一背面與多個芯片焊墊，其中該些芯片焊墊配置于該主動面上；將該芯片的該背面固著于該第一凸起部上；形成多條第一焊線以及多條第二焊線，其中該些第一焊線是分別連接該些芯片焊墊與該些第二凸起部，而該些第二焊線是分別連接該些第二凸起部與該些第三凸起部；形成一上膠體，其中該上膠體是包覆住該金屬薄板的該上表面、該芯片以及該些第一焊線與該些第二焊線；于該下表面上形成一蝕刻掩膜，以暴露出該第一凸起部、該第二凸起部以及該些第三凸起部彼此相連之處；以及蝕刻該金屬薄板，直到該第一凸起部、該第二凸起部與該些第三凸起部彼此電性絕緣，如此，該第一凸起部即形成一芯片座、該第二凸起部即形成一匯流架，且該些第三凸起部即形成多個引腳。
2. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，于蝕刻該金屬 薄板的步驟后，還包括形成一下膠體，該下膠體填充于該芯片座、該匯流架以及該 些引腳之間。
3. 如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在亍，該下膠體與該 蝕刻掩膜為共平面。
4. 如權(quán)利要求2所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，該下膠體還包 覆該蝕刻掩膜。
5. 如權(quán)利要求1所述的芯片封裝結(jié)構(gòu)的制作方法，其特征在于，該蝕刻掩膜為 一圖案化的光阻層或是一圖案化的焊罩層。
6. —種芯片封裝結(jié)構(gòu)，包括一芯片，具有一主動面、 一背面與多個芯片焊墊，其中該些芯片焊墊配置于 該主動面上；一導線架，具有一上表面以及與其相對應的一下表面，該導線架包括一芯片座，該芯片之該背面是固著于該芯片座上；多個引腳，環(huán)繞該芯片座；以及至少一匯流架，位于該芯片座與該些引腳之間； 多條第一焊線，分別連接該些芯片焊墊與該匯流架； 多條第二焊線，分別連接該匯流架與該些引腳；以及一上膠體，包覆住該導線架的該上表面、該芯片以及該些第一焊線與該些第 二焊線。
7. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包含--蝕刻掩膜，位于 該導線架的該下表面。
8. 如權(quán)利要求7所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一下膠體，填充 于該芯片座、該匯流架以及該些引腳之間。
9. 如權(quán)利要求8所述的芯片封裝結(jié)構(gòu)，其特征在于，該下膠體還包覆該蝕刻掩膜。
10. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包含一蝕刻掩膜，位 于該匯流架及該些引腳的該下表面。
11. 如權(quán)利要求IO所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一下膠體，填 充于該芯片座、該匯流架以及該些引腳之間，且暴露出該芯片座的該下表面。
12. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包含-一蝕刻掩膜，位 于該芯片座及該匯流架的該下表面。
13. 如權(quán)利要求12所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一下膠體，填 充于該芯片座、該匯流架以及該些引腳之間，且暴露出該些引腳的該下表面。
14. 如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包含一蝕刻掩膜，位 于該匯流架的該下表面。
15. 如權(quán)利要求14所述的芯片封裝結(jié)構(gòu)，其特征在于，還包括一下膠體，填 充于該芯片座、該匯流架以及該些引腳之間，且暴露出該芯片座及該些引腳的該下表面。
16.如權(quán)利要求6所述的芯片封裝結(jié)構(gòu)，其特征在于，還包含一下膠體，填充 于該芯片座、該匯流架以及該些引腳之間，且包覆該導線架的該下表面。
全文摘要
本發(fā)明公開了一種芯片封裝結(jié)構(gòu)的制作方法，首先，提供一具有第一凸起部、第二凸起部及多個第三凸起部的金屬薄板。之后，將芯片配置于金屬薄板上，并形成用以電性連接于芯片與第二凸起部以及第二凸起部與第三凸起部之間的多條焊線。接著，于金屬薄板的上下表面形成上膠體及下膠體。再來，于下表面形成一蝕刻掩膜，暴露出各個凸起部之間彼此相連之處。然后，蝕刻此金屬薄板，使第一凸起部、第二凸起部以及第三凸起部分別形成導線架的芯片座、匯流架以及引腳。
文檔編號H01L23/31GK101241863SQ20071000514
公開日2008年8月13日 申請日期2007年2月8日 優(yōu)先權(quán)日2007年2月8日
發(fā)明者喬永超, 吳燕毅, 邱介宏 申請人:百慕達南茂科技股份有限公司