專利名稱：晶片級(jí)涂覆的銅柱狀凸起的制作方法
相關(guān)申請(qǐng)的對(duì)照本申請(qǐng)是非臨時(shí)的并且是要求2002年3月12日提交的美國(guó)專利申請(qǐng)No.60/363789的權(quán)利和利益。該美國(guó)臨時(shí)專利申請(qǐng)?jiān)诖苏w并入以供參考。
背景技術(shù)：
有許多方法在半導(dǎo)體管芯上形成導(dǎo)電凸起。
一種方法包括使用使用縫合球上接合(BSOB)線路接合工藝。該技術(shù)被廣泛地用于管芯到管芯的接合。它包括將金球凸起放置和接合于位于硅管芯上的接合墊上線路的一端。線路的另一端處的另一個(gè)金球用超聲能被接合到引線框架上，隨后在金凸起的頂部執(zhí)行楔接合工藝。
采用BSOB工藝具有一些問(wèn)題。首先，BSOB工藝很慢且很難進(jìn)行。第二，球凸起工藝的高壓引起接合成坑?！俺煽印笔且蝗毕?，其中一部分管芯由于過(guò)量的超聲線路接合能而被撕松。第三，很難一貫地產(chǎn)生均勻成形的金球。
另一種方法包括在硅管芯上形成碰撞緩沖的銅柱狀凸起。在銅柱狀凸起形成過(guò)程期間，碰撞緩沖的銅柱狀凸起保護(hù)硅管芯不破裂。該過(guò)程使用銅線以便在硅管芯上形成銅柱狀凸起。
存在與碰撞緩沖的銅柱狀凸起過(guò)程有關(guān)的一些問(wèn)題。首先，與上述金球過(guò)程相同，該凸起過(guò)程很緩慢并很難執(zhí)行。第二，所形成的銅柱不受保護(hù)并傾向于氧化。在銅柱與無(wú)鉛焊料一起使用時(shí)，銅柱狀凸起中銅氧化物的存在會(huì)增加過(guò)度金屬間化合物形成的危險(xiǎn)。
另一種方法描述于Strandjord等人的“Low Cost Wafer Bumping Process forFlip Chip Applications(用于倒裝芯片應(yīng)用的低成本晶片凸起工藝)(EletrolessNickel-Gold/Stencil Printing(無(wú)電鎳-金/模板印刷))”。在該文獻(xiàn)中，描述了焊料凸起晶片的低成本方法。將可焊接無(wú)電鎳膜沉積于鋁墊上。鎳被鍍敷到所需高度，且鎳層由金的波浸沒(méi)層涂覆。
這種低成本晶片凸起過(guò)程具有一些問(wèn)題。首先，在該過(guò)程中，鎳被用作凸起材料。期望更高的電阻，因?yàn)殒嚲哂斜茹~高的電阻。鎳還比銅更硬，因此Strandjord等人所描述的實(shí)施例更傾向于在線路接合期間接合成坑。
本發(fā)明的實(shí)施例解決了這些問(wèn)題和其它問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例針對(duì)凸起的半導(dǎo)體管芯和用于形成凸起的半導(dǎo)體管芯的方法。
本發(fā)明的一個(gè)實(shí)施例針對(duì)一種方法，它包括(a)使用鍍敷工藝在半導(dǎo)體管芯上形成多個(gè)銅凸起，其中半導(dǎo)體管芯包括半導(dǎo)體器件；(b)在多個(gè)銅凸起中的每個(gè)銅凸起上形成粘合層；以及(c)在多個(gè)銅凸起中的每個(gè)銅凸起上形成貴金屬層，其中粘合層位于貴金屬層和銅凸起之間。
本發(fā)明的另一個(gè)實(shí)施例針對(duì)一種方法，它包括(a)使用鍍敷工藝在半導(dǎo)體管芯上形成多個(gè)銅凸起，其中半導(dǎo)體管芯包括半導(dǎo)體器件；(b)在多個(gè)銅凸起中的每個(gè)銅凸起上形成包含鎳的粘合層；(c)在多個(gè)銅凸起中的每個(gè)銅凸起上形成包含金的抗氧化層，其中粘合層位于抗氧化層和銅凸起之間以形成被涂覆的銅凸起；以及(d)使用焊料將所述被涂覆的銅凸起接合到電路基板的導(dǎo)電區(qū)。
本發(fā)明的另一個(gè)實(shí)施例針對(duì)一種半導(dǎo)體管芯封裝，它包括(a)半導(dǎo)體管芯，它包括半導(dǎo)體器件；(b)所述半導(dǎo)體管芯上的鍍敷的銅凸起，所述鍍敷的銅凸起具有一頂面；(c)所述被鍍敷的銅凸起的至少頂面上的粘合層；以及(d)所述粘合層上的抗氧化層。
以下進(jìn)一步詳細(xì)描述本發(fā)明的這些和其它實(shí)施例。
附圖概述

圖1示出根據(jù)本發(fā)明實(shí)施例的銅柱狀凸起的半導(dǎo)體管芯的透視圖。
圖2示出圖1所示的銅柱狀凸起的半導(dǎo)體管芯的側(cè)視圖。
圖3示出涂覆的銅柱狀凸起的剖視圖。
圖4示出連接到電路基板的導(dǎo)電區(qū)上的焊料的被涂覆的銅柱狀凸起的剖視圖。
具體實(shí)施例方式
本發(fā)明的一個(gè)實(shí)施例針對(duì)凸起的半導(dǎo)體管芯。半導(dǎo)體管芯包括一半導(dǎo)體器件。鍍敷過(guò)的銅凸起位于半導(dǎo)體管芯上并具有一頂面。粘合層至少位于鍍敷過(guò)的銅凸起的該頂面上，且抗氧化層位于粘合層上?？寡趸瘜印⒄澈蠈雍湾兎筮^(guò)的銅凸起一起可形成被涂覆的銅凸起。在半導(dǎo)體管芯上可以有許多被涂覆的銅凸起。
圖1和2示出根據(jù)本發(fā)明實(shí)施例的凸起的半導(dǎo)體管芯100。該凸起的半導(dǎo)體管芯100包括半導(dǎo)體管芯18上的多個(gè)被涂覆的銅凸起30。每個(gè)被涂覆的銅凸起30都包括被鍍敷的銅凸起、粘合層和抗氧化層。每個(gè)被涂覆的銅凸起30都具有圖1和2中的圓柱形，但在本發(fā)明的其它實(shí)施例中被涂覆的銅凸起可以具有其它形狀。
半導(dǎo)體管芯18可以包括任何合適的材料(例如，硅，砷化鎵)并可以包括任何合適的有源或無(wú)源的半導(dǎo)體器件。例如，半導(dǎo)體管芯可以包括金屬氧化物場(chǎng)效應(yīng)晶體管(MOSFET)，諸如功率MOSFET。MOSFET可以具有平面的或溝槽的柵極。溝槽的柵極是優(yōu)選的。包含溝槽柵極的晶體管元件比平面柵極窄。此外，MOSFET可以是垂直MOSFET。在垂直MOSFET中，源極區(qū)和漏極區(qū)位于半導(dǎo)體管芯的相對(duì)側(cè)，從而晶體管中的電流垂直地流過(guò)半導(dǎo)體管芯。例如，參考圖1和2，被涂覆的銅凸起12(a)可以對(duì)應(yīng)于半導(dǎo)體管芯18中垂直MOSFET的柵極區(qū)，而另一個(gè)被涂覆的銅凸起12(b)可以對(duì)應(yīng)于垂直MOSFET的源極區(qū)。MOSFET的漏極區(qū)可以位于與被涂覆的銅凸起12(a)、12(b)相對(duì)的半導(dǎo)體管芯18的一側(cè)。
如以下將進(jìn)一步詳細(xì)描述的，在它形成之后，凸起的半導(dǎo)體管芯100可以進(jìn)一步被處理為半導(dǎo)體管芯封裝，例如這可以是BGA型封裝或使用接合線的封裝。在半導(dǎo)體管芯封裝的一個(gè)實(shí)例中，凸起的半導(dǎo)體管芯100可以安裝到引線框架上，從而半導(dǎo)體管芯中MOSFET的漏極區(qū)與引線框架的管芯附著墊接觸。線路可用于將與MOSFET的源極區(qū)和柵極區(qū)相對(duì)應(yīng)的被涂覆銅凸起接合到引線框架中各引線的內(nèi)部。隨后，可以將線路、凸起半導(dǎo)體管芯100和引線框架的內(nèi)部密封在模制化合物中以形成半導(dǎo)體管芯封裝。在半導(dǎo)體管芯封裝的第二實(shí)例中，凸起的半導(dǎo)體管芯100可以被顛倒并可以用焊料安裝到載體基板以形成半導(dǎo)體管芯封裝。載體基板可以具有任何合適數(shù)量的輸入和輸出連接。
圖3示出半導(dǎo)體管芯18上的被涂覆的銅凸起30。鈍化層16和導(dǎo)電墊32位于半導(dǎo)體管芯18中導(dǎo)電墊32可以包括(例如)鋁或者其合金，同時(shí)鈍化層16可以包括任何合適的電介質(zhì)材料。
被涂覆的銅凸起30包括鍍敷過(guò)的銅凸起22、粘合層24和抗氧化層26。粘合層24位于抗氧化層26和鍍敷過(guò)的銅凸起22之間。如圖3所示，鍍敷過(guò)的銅凸起22可以具有頂面和側(cè)表面。粘合層24和抗氧化層26可以覆蓋鍍敷過(guò)的銅凸起22的至少頂面。圖3中，粘合層24和抗氧化層26覆蓋鍍敷過(guò)的銅凸起22的頂面和側(cè)表面。
采用鍍敷工藝形成鍍敷過(guò)的銅凸起22。實(shí)例性的鍍敷工藝包括鍍敷或無(wú)鍍敷。用于鍍敷和無(wú)鍍敷的合適工藝條件是本技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員已知的。鍍敷過(guò)的銅凸起22可以包括銅合金或基本純銅。在某些實(shí)施例中，鍍敷過(guò)的銅凸起22可以大于約25微米厚(例如，大于約30或約50微米厚)。
粘合層24可以包括諸如鎳(或鎳合金)的金屬，且在某些實(shí)施例中粘合層的厚度范圍可以從約1到約4微米。可以位于粘合層中的其它合適材料可以包括Cr、Ti、Ti/W、Pd和Mo(及其合金)。
抗氧化層26可以包括諸如貴金屬(例如，Au、Ag、Pd、Pt及其合金)的金屬。在某些實(shí)施例中，抗氧化層26可以具有約400埃到約2微米之間的厚度?？寡趸瘜?6是可焊接的并防止氧化。
如果凸起的半導(dǎo)體管芯100要與電路基板一起使用，可以將凸起的半導(dǎo)體管芯100顛倒并用焊料安裝到電路基板的導(dǎo)電區(qū)。例如，參考圖3和4，在被涂覆的凸起30安裝到半導(dǎo)體管芯18上后，可以將凸起的半導(dǎo)體管芯100顛倒并隨后安裝到電路基板40上，該電路基部可以包括導(dǎo)電區(qū)32和基部38?；?8可包括一個(gè)或多個(gè)電介質(zhì)和導(dǎo)電層(未示出)。電路基板40可以是芯片載體或印刷電路板。焊料34與導(dǎo)電區(qū)32和被涂覆的銅凸起30接觸。
在其它實(shí)施例中，凸起的半導(dǎo)體管芯100可以用焊料安裝到引線框架(未示出)上。凸起的半導(dǎo)體管芯100的底部可以安裝到引線框架的管芯附著墊上，而凸起的半導(dǎo)體管芯100的頂側(cè)上的輸入和輸出端子可以耦合到引線框架的引線內(nèi)部(例如，使用金線)。隨后，可以用模塑化合物密封引線框架的內(nèi)部和凸起的半導(dǎo)體管芯100以形成引線的半導(dǎo)體管芯封裝。引線框架中的引線外部將從模塑化合物橫向延伸離開(kāi)。這是“引線”的半導(dǎo)體管芯封裝的實(shí)例。
形成凸起的半導(dǎo)體管芯100的方法包括(a)使用鍍敷工藝在半導(dǎo)體管芯上形成多個(gè)銅凸起；(b)在多個(gè)銅凸起中的每個(gè)銅凸起上形成粘合層；以及(c)在多個(gè)銅凸起的每個(gè)銅凸起上形成抗氧化層，其中粘合層位于抗氧化層和銅凸起之間。
在一個(gè)實(shí)例性過(guò)程中，將籽晶層沉積在包含多個(gè)半導(dǎo)體管芯的晶片上。每個(gè)半導(dǎo)體管芯都可以包括半導(dǎo)體器件和鋁接合墊。接合墊可以通過(guò)鈍化層中小孔而露出。半導(dǎo)體器件可以包括功率MOSFET(金屬氧化物場(chǎng)效應(yīng)晶體管)。隨后，將光阻材料圖案形成于晶片上并露出每個(gè)半導(dǎo)體管芯中的鋁接合墊。
隨后，采用鍍敷工藝(鍍敷是本技術(shù)領(lǐng)域內(nèi)已知的)將銅凸起形成于鋁接合墊上。在形成銅凸起后，諸如鎳的粘合材料的覆蓋層形成于晶片上?？梢允褂谜舭l(fā)、鍍敷、無(wú)鍍敷、濺射等形成該層。結(jié)果，例如包含鎳的粘合層(例如，約1-4微米厚之間)形成于每個(gè)鍍敷的銅凸起上。隨后，例如包含金的抗氧化材料的覆蓋層形成于粘合材料上?？梢允褂谜舭l(fā)、鍍敷、無(wú)鍍敷、濺射等形成該層。結(jié)果，抗氧化層形成于每個(gè)鍍敷的銅凸起上?？寡趸瘜拥暮穸仍诩s400埃和約2微米之間。每個(gè)鍍敷的銅凸起上的抗氧化層是可焊接的并防止氧化。
在形成涂覆的凸起后，可以除去光阻材料層，且部分抗氧化層以及鍍敷銅凸起周圍的部分粘合層可以與被除去的光阻材料一起被除去。在除去光阻材料后，可以將之前沉積的籽晶層的暴露部分閃光蝕刻。在閃光蝕刻后，切割晶片以形成各個(gè)管芯。隨后，如上所述地將各個(gè)半導(dǎo)體管芯封裝。
可以將其它方法用于形成圖3所示的凸起的半導(dǎo)體管芯100，它們包括減去蝕刻工藝和光刻法。減去蝕刻工藝和光刻法工藝是本技術(shù)領(lǐng)域內(nèi)的普通技術(shù)人員已知的，并用于形成導(dǎo)電圖案。例如，覆蓋粘合層可以沉積于多個(gè)鍍敷的銅凸起上，且覆蓋粘合層可以采用本技術(shù)領(lǐng)域內(nèi)已知的光刻法和蝕刻工藝進(jìn)行處理以形成每個(gè)鍍敷的銅凸起上的各個(gè)粘合層。
本發(fā)明的實(shí)施例具有很多優(yōu)點(diǎn)。本發(fā)明的某些實(shí)施例可以采用最小30微米的鍍敷銅以形成銅柱狀凸起。鍍敷的銅柱狀凸起可以直接附著于半導(dǎo)體管芯中的鋁金屬化物。隨后，它可以用兩個(gè)或更多薄層(例如，包括鎳和金)加以保護(hù)。通過(guò)使用本發(fā)明的實(shí)施例，可以除去諸如BSOB的困難和緩慢的線路接合技術(shù)，而仍能實(shí)現(xiàn)隨后形成的電子封裝的較低通態(tài)電阻。通態(tài)電阻或RdSon是與將例如MOSFET從關(guān)閉狀態(tài)接通有關(guān)的電阻。在某些實(shí)施例中，與BSOB工藝相比，制造速度可以提升約36％以上。同樣，半導(dǎo)體管芯面上的被涂覆銅柱狀凸起的分布可實(shí)現(xiàn)更低的片電阻并允許半導(dǎo)體管芯的區(qū)域上的精確接合。還可以允許薄頂部金屬層上電流的重新分布，從而為隨后形成的封裝減少金屬電阻并形成更低的RdSon。通過(guò)改善線路接合設(shè)計(jì)，晶片級(jí)銅柱狀凸起還將改善可制造性。本發(fā)明的實(shí)施例還將防止或減少硅管芯成坑(cratering)的可能性，因?yàn)樵诳捎糜谛纬砂雽?dǎo)體管芯封裝的任何線路接合過(guò)程期間被涂覆的銅柱狀凸起將吸收多數(shù)的壓力。本發(fā)明的實(shí)施例還與銅接合兼容，這是節(jié)約成本的可能性。此外，晶片級(jí)銅柱狀凸起可用作用于某些焊料凸起應(yīng)用(例如，在MOSFET BGA應(yīng)用)的平臺(tái)。此外，銅柱狀凸起為現(xiàn)有的管芯封裝提供了可行的無(wú)Pb解決方案，因?yàn)榕c僅使用焊料使半導(dǎo)體管芯與引線框架或電路基板互連的封裝相比，減少了封裝中使用的鉛(lead)的量。
本發(fā)明的實(shí)施例具有許多其它優(yōu)點(diǎn)。首先，本發(fā)明實(shí)施例不使用由線路接合器制成的金球凸起。如果使用線路接合工藝，根據(jù)本發(fā)明的實(shí)施例，與不使用涂覆的銅柱狀凸起的工藝相比，就可以使用更簡(jiǎn)單的線路接合工藝。第二，本發(fā)明的實(shí)施例使用鍍敷銅。與使用線路接合工藝形成銅凸起相比，管芯上的壓力更少。在本發(fā)明的實(shí)施例中，如果使用線路接合工藝，施加的多數(shù)壓力由涂覆的銅柱狀凸起而非半導(dǎo)體管芯本身吸收。第三，上述晶片級(jí)銅柱狀凸起手段是柔性的，它可以用于常規(guī)線路接合的封裝以及凸起的封裝中。第四，將銅用作凸起材料，它具有更低的電阻并且比例如鎳更軟。這降低了所形成的封裝的電阻并降低了硅管芯中成坑的可能性。第五，每個(gè)銅凸起上的粘合層防止銅凸起氧化。如果焊料用于將銅凸起接合到某些其它導(dǎo)電區(qū)，這降低了形成金屬互化物的可能性。
這里采用的術(shù)語(yǔ)和表達(dá)用作描述的術(shù)語(yǔ)而非限制，且并非旨在將這些術(shù)語(yǔ)和表達(dá)及其部分用于排除所示和所述的特點(diǎn)的等效物，可以理解，在所要求的本發(fā)明的范圍內(nèi)，各種修改都是可能的。此外，本發(fā)明的任何實(shí)施例的任何一個(gè)或多個(gè)特點(diǎn)可以與本發(fā)明的任何其它實(shí)施例的任何一個(gè)或多個(gè)其它特點(diǎn)組合，而不背離本發(fā)明的范圍。
上述所有出版物、專利申請(qǐng)和專利都結(jié)合在此作為參考。哪個(gè)都不被認(rèn)為是“現(xiàn)有技術(shù)”。
權(quán)利要求
1.一種方法，其特征在于，包括(a)使用鍍敷工藝在半導(dǎo)體管芯上形成多個(gè)銅凸起，其中半導(dǎo)體管芯包括半導(dǎo)體器件；(b)在所述多個(gè)銅凸起中的每個(gè)銅凸起上形成粘合層；以及(c)在所述多個(gè)銅凸起中的每個(gè)銅凸起上形成抗氧化層，其中粘合層位于抗氧化層和銅凸起之間。
2.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體器件是功率MOSFET(金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管)。
3.如權(quán)利要求1所述的方法，其特征在于，所述抗氧化層和所述粘合層涂覆每個(gè)銅凸起的頂面和側(cè)表面。
4.如權(quán)利要求1所述的方法，其特征在于，每個(gè)銅凸起具有大于約25微米的厚度。
5.如權(quán)利要求1所述的方法，其特征在于，所述半導(dǎo)體管芯位于半導(dǎo)體晶片中，且其中該方法進(jìn)一步包括切割半導(dǎo)體晶片，以形成各個(gè)半導(dǎo)體管芯。
6.如權(quán)利要求1所述的方法，其特征在于，進(jìn)一步包括在(c)之后，封裝所述半導(dǎo)體管芯。
7.如權(quán)利要求1所述的方法，其特征在于，所述抗氧化層包含貴金屬。
8.如權(quán)利要求1所述的方法，其特征在于，所述抗氧化層包含貴金屬，且所述貴金屬包含金或金合金。
9.一種方法，其特征在于，包括(a)使用鍍敷工藝在半導(dǎo)體管芯上形成多個(gè)銅凸起，其中半導(dǎo)體管芯包括半導(dǎo)體器件；(b)在所述多個(gè)銅凸起中的每個(gè)銅凸起上形成包括鎳的粘合層；(c)在所述多個(gè)銅凸起中的每個(gè)銅凸起上形成包括金的抗氧化層，其中粘合層位于抗氧化層和銅凸起之間以形成被涂覆的銅凸起；以及(d)使用焊料將所述被涂覆的銅凸起接合到電路基板的導(dǎo)電區(qū)。
10.如權(quán)利要求9所述的方法，其特征在于，所述半導(dǎo)體器件包含垂直功率MOSFET。
11.一種凸起的半導(dǎo)體管芯，其特征在于，包括(a)半導(dǎo)體管芯，它包含半導(dǎo)體器件；(b)所述半導(dǎo)體管芯上的鍍敷的銅凸起，所述鍍敷的銅凸起具有一頂面；(c)所述被鍍敷的銅凸起的至少頂面上的粘合層；以及(d)所述粘合層上的抗氧化層。
12.如權(quán)利要求11所述的凸起的半導(dǎo)體管芯，其特征在于，所述半導(dǎo)體器件是功率MOSFET(金屬氧化物場(chǎng)效應(yīng)晶體管)。
13.如權(quán)利要求11所述的凸起的半導(dǎo)體管芯，其特征在于，將所述鍍敷的銅凸起鍍敷。
14.如權(quán)利要求11所述的凸起的半導(dǎo)體管芯，其特征在于，所述粘合層包含鎳而所述抗氧化層包含金。
15.如權(quán)利要求11所述的凸起的半導(dǎo)體管芯，其特征在于，所述抗氧化層包含貴金屬。
16.如權(quán)利要求11所述的凸起的半導(dǎo)體管芯，其特征在于，所述半導(dǎo)體管芯包括位于半導(dǎo)體管芯的一側(cè)的源極區(qū)和柵極區(qū)以及位于半導(dǎo)體管芯的另一側(cè)的漏極區(qū)。
17.一種半導(dǎo)體管芯封裝，其特征在于，包括如權(quán)利要求11所述的凸起的半導(dǎo)體管芯。
全文摘要
揭示了一種用于形成半導(dǎo)體管芯封裝的方法。在一個(gè)實(shí)施例中，該方法包括形成包含半導(dǎo)體器件的半導(dǎo)體管芯。采用鍍敷工藝將多個(gè)銅凸起形成于半導(dǎo)體管芯上。粘合層形成于每個(gè)銅凸起上，且貴金屬層形成于每個(gè)銅凸起上。
文檔編號(hào)H01L21/60GK1653603SQ03810644
公開(kāi)日2005年8月10日 申請(qǐng)日期2003年3月10日 優(yōu)先權(quán)日2002年3月12日
發(fā)明者R·約史, C·湯普茨, E·V·R·克魯茨 申請(qǐng)人:費(fèi)查爾德半導(dǎo)體有限公司