專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及形成雙鑲嵌(dual damascene)布線結構的半導體器件及其制造方法，尤其涉及得到良好加工形狀的半導體器件及其制造方法。
現(xiàn)有技術作為形成半導體集成電路器件的多層布線的方法，埋入布線(鑲嵌(damascene))技術是有效的。其中，在絕緣膜中形成連接上層布線的布線溝、上述上層布線和下層布線(或基板)的通孔(或連接孔)后，通過埋入與上述布線溝和通孔相同的金屬膜而一體形成布線和通路的雙鑲嵌技術，由于其制造工序的簡化和快速，具有可顯著降低制造成本的優(yōu)點。
以下展示了一例用現(xiàn)有布線層間膜上形成的2層硬掩模形成Cu雙鑲嵌布線的方法(雙硬掩模法)。
首先，在Cu下層布線層101上順次形成間隔膜102、通路層間膜103、抗蝕刻(etch stop)膜104、布線層間膜105、第一硬掩模106、第二硬掩模107的半導體基板上形成第一防反射膜108(有機BARC)，在其上形成開口圖形的正面寬度與布線寬度相當?shù)牡谝还庵驴刮g層109(參考圖5(A))。接著，將第一光致抗蝕層109作為蝕刻掩模，通過干蝕刻第一防反射膜108和第二硬掩模107直至第一硬掩模106露出，形成期望的溝圖形121(與布線寬度相當?shù)臏?，除去第一光致抗蝕層109和第一防反射膜108(參考圖5(B))。接著，在基板上形成第二防反射膜113(有機BARC)(參考圖5(C))，在其上形成開口圖形的正面寬度與通路直徑相當?shù)牡诙庵驴刮g層111(參考圖5(D))。接著，將第二光致抗蝕層111作為蝕刻掩模，通過選擇性地連續(xù)干蝕刻第一硬掩模106和布線層間膜105直至抗蝕膜104露出，形成期望的溝圖形122(與通路直徑相當?shù)臏?(參考圖5(E))，之后，除去第二光致抗蝕層111和第二防反射膜113(參考圖5(F))。接著，將第二硬掩模107作為蝕刻掩模，選擇性地或同時干蝕刻第一硬掩模106或抗蝕膜104，接著選擇性地或同時干蝕刻布線層間膜105或通路層間膜103直至抗蝕膜104或間隔膜102露出，通過選擇性地或同時干蝕刻而形成布線溝123和通孔124(參考圖5(G))。
接著，通過深蝕刻(etch back)法蝕刻露出的間隔膜102直至Cu下層布線層101露出，洗凈露出一部分Cu下層布線層101的基板后，在基板上形成(形成晶種膜，金屬柵膜后)Cu鍍膜，直至埋入通孔和布線溝中，之后，通過進行CMP(Chemical Mechanical Polishing，化學機械研磨)使Cu鍍膜和金屬柵膜平坦(未示出)。從而，形成和Cu下層布線層電連接的Cu雙鑲嵌布線。
但是，通過現(xiàn)有的雙硬掩模法得到雙鑲嵌布線結構的良好加工形狀很困難。理由如下。
第一個理由如果第二硬掩模107是通常的膜厚，那么在形成溝圖形122(與通路直徑相當?shù)臏?后將第二硬掩模107作為蝕刻掩模進行干蝕刻時，第二硬掩模107由于所謂的漸縮而正面寬度變寬，出現(xiàn)布線形狀變差(不穩(wěn)定)這樣的問題(參考圖6(B))。
第二個理由為了解決上述第一個理由中說明的問題，可以將第二硬掩模107膜厚化，使其膜厚比通常膜厚厚，但在這種情況下，在厚膜化第二硬掩模107時，形成大的臺階，結果，以通常膜厚形成第二防反射膜113(有機BARC)時，在第二硬掩模107中形成的溝側壁附近的第二防反射膜113的膜厚和遠離側壁的第二防反射膜113的膜厚相差很大(參考圖7(A))。結果，若在第二光致抗蝕層111中同時形成在側壁附近形成的開口圖形111a和遠離側壁形成的開口圖形111b，則不易得到DOF(焦點深度)邊緣，有圖形分辨率下降的問題(參考圖7(B))。
第三個理由為了解決上述第二個理由中說明的問題，可以考慮通過在第二硬掩模107中形成的溝內埋入第二防反射膜113來平整第二防反射膜113的表面(參考圖8(A))，但這時，DOF邊緣容易得到，第二光致抗蝕層111和第二防反射膜113的選擇比不充分，和上述第二個理由說明的情況相比，防反射膜的膜厚變厚，因此，進行蝕刻時，存在第二光致抗蝕層111的正面寬度變寬，第二光致抗蝕層111的膜厚不足的問題(參考圖8(B))。
第四個理由為了除去第二防反射膜必須使用等離子體剝離，但在等離子體剝離時，布線層間膜中形成的溝的側壁面由于接受邊緣而尺寸多少變大，存在通過之后進行的蝕刻形成的通孔不能得到期望的通路直徑的問題。
第五個理由布線層間膜是有機絕緣膜時，由于蝕刻的時候第二光致抗蝕層和有機絕緣膜的選擇比不充分，因此，難以得到良好的溝圖形。
第六個理由隨著布線圖形的細微化，上述第一至第五個理由所展示的問題更加明顯，得到良好的加工形狀變得更加困難。

發(fā)明內容
本發(fā)明的第一目的是提供一種得到雙鑲嵌布線結構的良好加工形狀的半導體器件及其制造方法。
本發(fā)明的第二目的是提供一種在布線層間膜的側壁面不帶邊緣的半導體器件及其制造方法。
本發(fā)明的第三目的是提供一種即使布線圖形細微化仍能得到良好的加工形狀的半導體器件及其制造方法。
本發(fā)明的第一方案是一種形成雙鑲嵌布線結構的半導體器件制造方法，其特征在于包括在基板上至少按第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模的順序成膜，并且，在形成上述第二硬掩模中露出上述第一硬掩模的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的吸光性犧牲膜埋入上述溝圖形中來成膜使其表面變平坦的工序；在上述溝圖形的區(qū)域上，在上述吸光性犧牲膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比上述溝圖形的正面寬度?。粚⑸鲜龉庵驴刮g層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少上述吸光性犧牲膜、上述第一硬掩模和上述第二層間膜的工序。根據(jù)這種構成，從光致抗蝕層的開口部分露出的吸光性犧牲膜表面是平坦的，并且，由于可得到恰當?shù)墓庵驴刮g層和吸光性犧牲膜的選擇比，因此蝕刻的時候，光致抗蝕層的開口部分的正面寬度穩(wěn)定，使得雙鑲嵌布線結構具有良好加工形狀。
本發(fā)明的第二方案是一種形成雙鑲嵌布線結構的半導體器件制造方法，其特征在于包括在基板上至少按第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模的順序成膜，并且，在形成上述第二硬掩模中露出上述第一硬掩模的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的犧牲膜埋入上述溝圖形中來成膜使其表面變平坦的工序；在上述犧牲膜上形成防反射膜的工序；在所述犧牲膜上形成防反射膜的工序；在上述溝圖形的區(qū)域上，在上述防反射膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比上述溝圖形的正面寬度小；將上述光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少上述防反射膜、上述犧牲膜、上述第一硬掩模和上述第二層間膜的工序。根據(jù)這種構成，從光致抗蝕層的開口部分露出的防反射膜表面是平坦的，并且，由于可使防反射膜薄至一定膜厚，因此蝕刻的時候，光致抗蝕層的開口部分的正面寬度的后退得到抑制，得到雙鑲嵌布線結構的良好加工形狀。
本發(fā)明的第三方案是一種形成雙鑲嵌布線結構的半導體器件制造方法，其特征在于包括在基板上至少按間隔膜、第一層間膜、抗蝕膜、第二層間膜、硬掩模的順序成膜，并且，在形成上述硬掩模和上述第二層間膜中露出上述抗蝕膜的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的吸光性犧牲膜埋入上述溝圖形中來成膜使其表面變平坦的工序；在上述溝圖形的區(qū)域上，在上述吸光性犧牲膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比上述溝圖形的正面寬度?。粚⑸鲜龉庵驴刮g層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少上述吸光性犧牲膜、上述抗蝕膜和上述第一層間膜的工序。根據(jù)這種構成，從光致抗蝕層的開口部分露出的吸光性犧牲膜表面是平坦的，并且，由于光致抗蝕層和吸光性犧牲膜的選擇比很充分，因此蝕刻的時候，光致抗蝕層的開口部分的正面寬度的后退得到抑制，可形成深溝。
本發(fā)明的第四方案是一種形成雙鑲嵌布線結構的半導體器件制造方法，其特征在于包括在基板上至少按間隔膜、第一層間膜、抗蝕膜、第二層間膜、硬掩模的順序成膜，并且，在形成上述硬掩模和上述第二層間膜中露出上述抗蝕膜的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的犧牲膜埋入上述溝圖形中來成膜使其表面變平坦的工序；在上述犧牲膜上形成防反射膜的工序；在上述溝圖形的區(qū)域上，在上述防反射膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比上述溝圖形的正面寬度小；將上述光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少上述防反射膜、上述犧牲膜、上述抗蝕膜和上述第一層間膜的工序。根據(jù)這種構成，從光致抗蝕層的開口部分露出的防反射膜表面是平坦的，并且，由于可使防反射膜薄至一定膜厚，因此蝕刻的時候，光致抗蝕層的開口部分的正面寬度的后退得到抑制，可形成深溝。
可得到作為在本發(fā)明第一至第四方案的半導體器件制造方法的中間工序中制造的中間制品的半導體器件(例如，形成犧牲膜或吸光性犧牲膜、形成光致抗蝕層的中間制品)。


圖1是示意性地表示根據(jù)本發(fā)明一個實施例(實施例1)的半導體器件制造方法各個工序的基板的部分截面圖；圖2是示意性地表示根據(jù)本發(fā)明實施例3的半導體器件制造方法各個工序的基板的部分截面圖；圖3是示意性地表示根據(jù)本發(fā)明實施例4的半導體器件制造方法各個工序的基板的部分截面圖；圖4是示意性地表示根據(jù)本發(fā)明實施例5的半導體器件制造方法各個工序的基板的部分截面圖；圖5是示意性地表示根據(jù)現(xiàn)有例1的半導體器件制造方法各個工序的基板的部分截面圖；圖6是示意性地表示根據(jù)參考例1的半導體器件制造方法各個工序的基板的部分截面圖；圖7是示意性地表示根據(jù)參考例2的半導體器件制造方法各個工序的基板的部分截面圖；圖8是示意性地表示根據(jù)參考例3的半導體器件制造方法各個工序的基板的部分截面圖。
發(fā)明實施例參考

本發(fā)明的一個實施例。圖1是示意性地表示根據(jù)本發(fā)明一個實施例(實施例1)的半導體器件制造方法各個工序的基板的部分截面圖。
在形成雙鑲嵌布線結構的半導體器件的制造方法中，包括在基板(具有Cu下層布線層1的基板)上至少按間隔膜2、第一層間膜3、抗蝕膜4、第二層間膜5、第一硬掩模6、第二硬掩模7的順序成膜，并且，在形成上述第二硬掩模7中露出上述第一硬掩模6的溝圖形21的半導體基板上，進行以下工序將至少和光致抗蝕層11的蝕刻速率彼此不同且用剝離液可除去的吸光性犧牲膜10埋入上述溝圖形21中來成膜使其整個表面變平坦的工序(參考圖1(C))；在上述溝圖形21的區(qū)域上，在上述吸光性犧牲膜10上形成光致抗蝕層11的工序，所述光致抗蝕層11的開口圖形的正面寬度比上述溝圖形21的正面寬度?。粚⑸鲜龉庵驴刮g層11作為蝕刻掩模，選擇性地連續(xù)蝕刻至少上述吸光性犧牲膜10、上述第一硬掩模6和上述第二層間膜5的工序(參考圖1(E))。從而，可得到恰當?shù)墓庵驴刮g層11和吸光性犧牲膜10的選擇比，并且，可在第二光致抗蝕層11中形成的開口圖形的正面寬度大小穩(wěn)定的狀態(tài)下進行蝕刻，無論第一層間膜3是有機膜還是無機膜，都能得到良好的加工形狀。
這里，間隔膜2是形成通孔時阻止蝕刻的硬掩模，例如，可用SiO2、SiN、SiC、SiON、SiCN等。間隔膜2可用和抗蝕膜4相同的材料。
第一層間膜(通路層間膜3)是形成通孔(通路圖形)的層間絕緣膜，例如，可用氧化硅膜、Low-k膜等。作為Low-k膜，可用SiOF、SiOB、BN、SiOC、多孔質硅膜等無機類絕緣膜，含甲基的SiO2、HSQ(hydrogensilsesquioxane，氫倍半硅氧烷)、聚酰亞胺類膜、聚對亞苯基二甲基類膜、聚四氟乙烯類膜、其他的共聚膜、摻雜氟元素的非晶碳膜等有機類絕緣膜等。作為無機類絕緣膜，可以是將在側鏈中具有氫基或烷基的硅氧烷為主要成分的聚合物，或者，以倍半硅氧烷(シルセスキォキサン)類化合物為主要成分的聚合物，作為有機類絕緣膜，可以是以芳香族化合物為主要成分的聚合物。
抗蝕膜4在布線層間膜5中形成布線溝(布線圖形)時阻止蝕刻，同時，在通路層間膜3中形成通孔(通路圖形)時是作為蝕刻掩模的硬掩模，例如可用SiC、SiN、SiON、SiCN等?？刮g膜4可用和第一硬掩模6相同的材料。
第二層間膜(布線層間膜5)是形成布線溝(布線圖形)的層間絕緣膜，例如可用和通路層間膜3同樣的SiO2、Low-k膜等。布線層間膜5在與通路層間膜3同時蝕刻時，最好與通路層間膜3的材料是共同的。
第一硬掩模6是在第二硬掩模7中形成溝圖形時阻止蝕刻的硬掩模，例如，可用SiCN、SiC、SiN、SiON等。另外，由于第一硬掩模6在蝕刻時利用選擇比，所以使用不同于第二硬掩模7的材料。第一硬掩模6使用和抗蝕膜4相同的材料。
第二硬掩模7是用作布線層間膜5的圖形形成(布線圖形或通路圖形)的蝕刻掩模的硬掩模，例如可用SiCN、SiC、SiN、SiON等。另外，由于第二硬掩模7在蝕刻時利用選擇比，因此使用不同于第一硬掩模6的材料。
防反射膜8例如可用有機BARC(bottom anti-reflective coat，底部防反射涂層)，涂敷形成防反射膜用的組合物(旋涂)，可以200℃預烘干90秒后成膜。對于形成防反射膜用的組合物，可以使用東京應用化學工業(yè)公司制造的形成防反射膜用的組合物(參考特開2001-92122號公報)或克拉里安特(クラリァント)公司制造的形成防反射膜用的組合物(參考國際公開號WO 00/01752)，它們都含有例如聚合物材料、吸光劑(吸光部位)、氧催化劑、有機溶劑、水。若使用有機BARC，則來自襯底的反射變少，因此，能更細微地曝光光致抗蝕層。
對于光致抗蝕層9、11，用通常的形成方法形成，例如涂敷(旋涂)光致抗蝕層組合物，用熱板以95℃預烘干90秒，調整為膜厚400nm的光致抗蝕層膜，之后，用ArF激元激光掃描器(尼康公司制造NSR-S302A)以最合適的曝光量并且聚焦對形成光致抗蝕層膜(化學放大正片型光致抗蝕層)的基板進行曝光，之后以105℃二次加熱90秒，用顯影液2.38重量％的四甲基氫氧化銨的水溶液進行60秒的顯影。在光致抗蝕層組合物中，可用例如包含通常的基礎樹脂、酸發(fā)生劑、堿性化合物、溶劑化學放大正片型光致抗蝕層組合物。
MSQ類吸光犧牲膜10例如可以通過以下方式成膜，即，涂敷(旋涂)形成MSQ類吸光犧牲膜用的組合物，以150～250℃預烘干90秒。形成MSQ類吸光犧牲膜用的組合物以MSQ(methylsilsesquioxane，甲基倍半硅氧烷)為主要成分，并含有染料。染料選擇可使來自襯底的反射變少的光致抗蝕層細微曝光的物質。MSQ類吸光犧牲膜10選擇與光致抗蝕層11、第一硬掩模6、布線層間膜5和抗蝕膜4分別具有適當選擇比的物質。MSQ類吸光犧牲膜10可用含有非常低濃度的稀氟酸或氟化氨的有機剝離液去除。在除去MSQ類吸光犧牲膜10時，輔助地進行O2、N2O或H2O等離子體拋光加工。
另外，這里的半導體基板是在基板上至少按第一層間膜3、抗蝕膜4、第二層間膜5、第一硬掩模6、第二硬掩模7的順序成膜的，但也可以加入其他膜，硬掩?？梢允?層以上。將光致抗蝕層11作為蝕刻掩模進行蝕刻時，不僅蝕刻至抗蝕膜4露出，而且可以更深地蝕刻。
實施例利用

本發(fā)明的實施例1。圖1是示意性地表示根據(jù)本發(fā)明實施例1的半導體器件制造方法的各個工序的基板的部分截面圖。
首先，通過CVD(Chemical Vapor Deposition，化學汽相淀積)法或涂敷法，在形成露出表面的Cu下層布線1的基板表面上，從基板側順序地形成間隔膜2(SiCN；膜厚50nm)、通路層間膜3(SiOC；膜厚350～400nm)、抗蝕膜4(SiC；膜厚50nm)、布線層間膜5(SiOC；膜厚300nm)、第一硬掩模6(SiO2；膜厚500nm)、第二硬掩模7(SiN；膜厚1500nm)(步驟A1；參考圖1(A))。
接著，在第二硬掩模7上形成防反射膜8(有機BARC；膜厚50nm)，在其上形成有與布線寬度相當?shù)恼鎸挾鹊拈_口圖形的第一光致抗蝕層9(膜厚400nm)(參考圖1(A))，將第一光致抗蝕層9作為蝕刻掩模干蝕刻(等離子體蝕刻)防反射膜8和第二硬掩模7，直至第一硬掩模6露出，將第二硬掩模7形成為期望的溝圖形21(與布線寬度相當?shù)臏?，之后，對第一光致抗蝕層9和防反射膜8進行O2等離子體拋光加工，之后，用有機剝離液除去(步驟A2；參考圖1(B))。
接著，通過在第二硬掩模7中形成的溝圖形21中埋入MSQ類吸光犧牲膜10(從第二硬掩模7表面開始膜厚300nm)而形成膜，使表面變平坦(參考圖1(C))，之后，在成膜的MSQ類吸光犧牲膜10表面形成有通路直徑相當?shù)恼鎸挾鹊拈_口圖形的第二光致抗蝕層11(膜厚400nm)(步驟A3；參考圖1(D))。
接著，將第二光致抗蝕層11作為蝕刻掩模，通過選擇性地連續(xù)干蝕刻MSQ類吸光犧牲膜10、第一硬掩模6和布線層間膜5直至抗蝕膜4露出，形成預備的通路圖形22(按0.13μm標準(ル一ル)是φ0.2μm)(參考圖1(E))，之后，用有機剝離液(例如NH4F類)除去(濕剝離)第二光致抗蝕層11和MSQ類吸光犧牲膜10(步驟A4；參考圖1(F))。
這里，該工序(從圖1(D)到(E)之間的工序)中的蝕刻是一邊順序調整CxFy、CxHyFz、Ar、N2、O2等蝕刻氣體一邊進行的，以便能選擇性地蝕刻各層(10、6、5)。
接著，將第二硬掩模7作為蝕刻掩模，同時干蝕刻第一硬掩模6和抗蝕膜4，然后通過同時干蝕刻布線層間膜5和通路層間膜3直至抗蝕膜4和間隔膜2露出，形成布線溝23和通孔24(按0.13μm標準為φ0.2μm)(步驟A5；參考圖1(G))。
接著，利用深蝕刻法來蝕刻露出的間隔膜2，直至Cu下層布線層1露出，洗凈露出了一部分Cu下層布線層1的基板后，在基板上(形成晶種膜、金屬柵膜后)成膜直至Cu鍍膜埋入通孔和布線溝中，之后，通過進行CMP(Chemical Mechanical Polishing，化學機械研磨)使Cu鍍膜和第二硬掩模7平坦化(研磨第一硬掩模6直至幾乎沒有)(未示出)。由此，形成和下部Cu布線層電連接的雙鑲嵌布線。
接著，說明本發(fā)明的實施例2。實施例2和實施例1所述的半導體器件的制造方法幾乎相同，不同點在于在通路層間膜3和布線層間膜5中具有有機聚合物(參考圖1)。MSQ吸光犧牲膜10和有機聚合物的選擇比合適，因此即使在實施例1的步驟A4中進行蝕刻(參考圖1(E))，由于良好地保持了MSQ吸光犧牲膜10的尺寸，因此能蝕刻與布線層間膜5有關的有機聚合物，可得到良好的加工形狀。另外，這里的蝕刻也是一邊順序調整CxFy、CxHyFz、Ar、N2、O2等蝕刻氣體一邊進行的，以便能選擇性地蝕刻各層(10、6、5)。
接著，利用

本發(fā)明的實施例3。圖2是示意性地表示根據(jù)本發(fā)明實施例3的半導體器件制造方法的各個工序的基板的部分截面圖。
首先，通過CVD法或涂敷法，在形成露出表面的Cu下層布線1的基板表面上，從基板側順序地形成間隔膜2(SiCN；膜厚50nm)、通路層間膜3(SiOC；膜厚350～400nm)、抗蝕膜4(SiC；膜厚50nm)、布線層間膜5(SiOC；膜厚300nm)、第一硬掩模6(SiO2；膜厚500nm)、第二硬掩模7(SiN；膜厚1500nm)(參考圖2(A))。
接著，在第二硬掩模7上形成防反射膜8(有機BARC；膜厚50nm)，在其上形成有與布線寬度相當?shù)恼鎸挾鹊拈_口圖形的第一光致抗蝕層9(膜厚400nm)(參考圖2(A))，將第一光致抗蝕層9作為蝕刻掩模干蝕刻(等離子體蝕刻)第一防反射膜8和第二硬掩模7，直至第一硬掩模6露出，將第二硬掩模7形成為期望的溝圖形21(與布線寬度相當?shù)臏?，之后，對第一光致抗蝕層9和防反射膜8進行O2等離子體拋光加工，之后，用有機剝離液除去(步驟A2；參考圖2(B))。
接著，通過在第二硬掩模7中形成的溝圖形21中埋入SOG犧牲膜12(從第二硬掩模7表面開始膜厚300nm)而形成膜，使表面變平坦(參考圖2(C))。之后，在SOG犧牲膜12的表面形成第二防反射膜13(有機BARC；膜厚50nm)，形成具有通路直徑相當?shù)恼鎸挾鹊拈_口圖形的第二光致抗蝕層11(膜厚400nm)(參考圖2(D))。
這里，SOG(玻璃上旋涂)犧牲膜12是旋涂將硅類聚合物(例如，側鏈中具有氫基或烷基的硅氧烷為主要成分的聚合物，或者，以倍半硅氧烷類化合物為主要成分的聚合物)溶入有機溶劑(堿等)后的組合物，在旋涂之后，以100～200℃預烘干60秒后而成膜。得到SOG犧牲膜12與光致抗蝕層的選擇比。可用含有非常低濃度的稀氟酸或氟化氨的有機剝離液去除。
接著，將第二光致抗蝕層11作為蝕刻掩模，通過選擇性地連續(xù)干蝕刻SOG犧牲膜12、第一硬掩模6和布線層間膜5直至抗蝕膜4露出，形成預備的通路圖形22(按0.13μm標準是φ0.2μm)(參考圖2(E))，之后，用有機剝離液除去第二光致抗蝕層11、第二防反射膜13和SOG犧牲膜12(參考圖2(F))。
這里，該工序(從圖2(D)到(E)之間的工序)中的蝕刻是一邊順序調整CxFy、CxHyFz、Ar、N2、O2等蝕刻氣體一邊進行的，以便能選擇性地蝕刻各層(12、6、5)。
接著，將第二硬掩模7作為蝕刻掩模，同時干蝕刻第一硬掩模6和抗蝕膜4，然后通過同時干蝕刻布線層間膜5和通路層間膜3直至抗蝕膜4和間隔膜2露出，形成布線溝23和通孔24(按0.13μm標準是φ0.2μm)(參考圖2(G))。
接著，通過深蝕刻法蝕刻露出的間隔膜2，直至Cu下層布線層1露出，洗凈露出了一部分Cu下層布線層1的基板后，在基板上(形成晶種膜、金屬柵膜后)成膜，直至Cu鍍膜埋入通孔和布線溝中，之后，通過進行CMP(Chemical Mechanical Polishing，化學機械研磨)使Cu鍍膜和第一硬掩模6平坦化(研磨第一硬掩模6直至幾乎沒有)(未示出)。由此，形成和下部Cu布線層電連接的雙鑲嵌布線。
接著，利用

本發(fā)明的實施例4。圖3是示意性地表示根據(jù)本發(fā)明實施例3的半導體器件制造方法的各個工序的基板的部分截面圖。
首先，通過CVD法或涂敷法，在形成露出表面的Cu下層布線1的基板表面上，從基板側順序地形成間隔膜2(SiCN；膜厚50nm)、通路層間膜3(SiOC；膜厚350～400nm)、抗蝕膜4(SiC；膜厚50nm)、布線層間膜5(SiOC；膜厚300nm)、硬掩模6(SiO2；膜厚500nm)(參考圖2(A))。
接著，在硬掩模6上形成第一防反射膜8(有機BARC；膜厚50nm)，在其上形成有與布線寬度相當?shù)恼鎸挾鹊拈_口圖形的第一光致抗蝕層9(膜厚400nm)(參考圖3(A))，將第一光致抗蝕層9作為蝕刻掩模，選擇性地連續(xù)干蝕刻第一防反射膜8、硬掩模6和布線層間膜5，直至抗蝕膜4露出，從而形成布線圖形23(參考圖3(B))，之后，用有機剝離液除去第一光致抗蝕層9和第一防反射膜8(參考圖3(C))。
通過在布線圖形23中埋入MSQ吸光犧牲膜10(從硬掩模6表面開始膜厚300nm)而形成膜，使表面變平坦(參考圖3(D))，之后，在MSQ吸光犧牲膜10的表面上，形成有通路直徑相當?shù)恼鎸挾鹊拈_口圖形的第二光致抗蝕層11(膜厚400nm)(參考圖3(E))。
接著，將第二光致抗蝕層11作為蝕刻掩模，通過選擇性地連續(xù)干蝕刻MSQ類吸光犧牲膜10、蝕刻掩模4和通路層間膜3直至間隔膜2露出，形成通孔24(按0.13μm標準是φ0.2μm左右)(參考圖3(F))，之后，用有機剝離液(例如NH4F類)除去第二光致抗蝕層11和MSQ吸光犧牲膜10(參考圖3(G))。
這里，該工序(從圖3(E)到(F)之間的工序)中的蝕刻是一邊順序調整CxFy、CxHyFz、Ar、N2、O2等蝕刻氣體一邊進行的，以便能選擇性地蝕刻各層(10、4、3)。
接著，通過深蝕刻法蝕刻露出的間隔膜2直至Cu下層布線層1露出，洗凈露出了一部分Cu下層布線層1的基板后，在基板上(形成晶種膜、金屬柵膜后)成膜直至Cu鍍膜埋入通孔和布線溝中，之后，通過進行CMP(Chemical Mechanical Polishing，化學機械研磨)使Cu鍍膜平坦化(研磨硬掩模6直至幾乎沒有)(未示出)。由此，形成和下部Cu布線層電連接的雙鑲嵌布線。
接著，利用

本發(fā)明的實施例5。圖4是示意性地表示根據(jù)本發(fā)明實施例5的半導體器件制造方法的各個工序的基板的部分截面圖。
首先，通過CVD法或涂敷法，在形成露出表面的Cu下層布線1的基板表面上，從基板側順序地形成間隔膜2(SiCN；膜厚50nm)、通路層間膜3(SiOC；膜厚350～400nm)、抗蝕膜4(SiC；膜厚50nm)、布線層間膜5(SiOC；膜厚300nm)、硬掩模6(SiO2；膜厚500nm)(參考圖4(A))。
接著，在硬掩模6上形成第一防反射膜8(有機BARC；膜厚50nm)，在其上形成有與布線寬度相當?shù)恼鎸挾鹊拈_口圖形的第一光致抗蝕層9(膜厚400nm)(參考圖4(A))，將第一光致抗蝕層9作為蝕刻掩模，選擇性地連續(xù)干蝕刻第一防反射膜8、硬掩模6和布線層間膜5，直至抗蝕膜4露出，從而形成布線圖形23(參考圖4(B))，之后，用有機剝離液除去第一光致抗蝕層9和第一防反射膜8(參考圖4(C))。
接著，通過在布線圖形23中埋入SOG犧牲膜12(從硬掩模6表面開始膜厚500nm)而形成膜，使表面變平坦(參考圖4(D))，之后，在SOG犧牲膜12表面形成第二防反射膜13(有機BARC；膜厚50nm)，在其上形成有通路直徑相當?shù)恼鎸挾鹊拈_口圖形的第二光致抗蝕層11(膜厚400nm)(參考圖4(E))。
接著，將第二光致抗蝕層11作為蝕刻掩模，通過選擇性地連續(xù)干蝕刻第二防反射膜13、SOG犧牲膜12、蝕刻掩模4和通路層間膜3直至間隔膜2露出，形成通孔24(按0.13μm標準是φ0.2μm左右)(參考圖4(F))，之后，用有機剝離液除去第二光致抗蝕層11、第二防反射膜13和SOG犧牲膜12(參考圖4(G))。
這里，該工序(從圖4(E)到(F)之間的工序)中的蝕刻是一邊順序調整CxFy、CxHyFz、Ar、N2、O2等蝕刻氣體一邊進行的，以便能選擇性地蝕刻各層(12、4、3)。
接著，通過深蝕刻法蝕刻露出的間隔膜2直至Cu下層布線層1露出，洗凈露出了一部分Cu下層布線層1的基板后，在基板上(形成晶種膜、金屬柵膜后)成膜直至Cu鍍膜埋入通孔和布線溝中，之后，通過進行CMP(Chemical Mechanical Polishing，化學機械研磨)使Cu鍍膜平坦化(研磨硬掩模6直至幾乎沒有)(未示出)。由此，形成和下部Cu布線層電連接的雙鑲嵌布線。
發(fā)明效果根據(jù)本發(fā)明，可得到雙鑲嵌布線結構的良好加工形狀。
根據(jù)本發(fā)明，即使在靠近布線溝的側壁處形成通孔，也能得到良好的加工形狀。
根據(jù)本發(fā)明，布線層間膜、通路層間膜無論是有機膜還是無機膜都能加工。
根據(jù)本發(fā)明，即使布線圖形細微化，也能得到良好的加工形狀。
根據(jù)本發(fā)明，用MSQ類吸光犧牲膜時，可不對布線層間膜造成破壞的情況下進行雙鑲嵌布線加工。其理由是MSQ類吸光犧牲膜可以用含有非常低濃度的稀氟酸或氟化氨的有機剝離液很容易地去除，因此，在通孔圖形蝕刻后，可選擇性地除去布線層間膜，不對布線層間膜造成破壞。
而且，根據(jù)本發(fā)明，用MSQ類吸光犧牲膜時，能充分地得到和光致抗蝕層的選擇比，因此，可埋入厚膜的硬掩模中所形成的深溝中，能形成尺寸精度高的光致抗蝕層。
權利要求
1.一種半導體器件制造方法，特征在于包括在基板上至少按第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模的順序成膜，并且，在形成所述第二硬掩模中露出所述第一硬掩模的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的吸光性犧牲膜埋入所述溝圖形中來成膜使其整個表面變平坦的工序；在所述溝圖形的區(qū)域上，在所述吸光性犧牲膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比所述溝圖形的正面寬度小；將所述光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少所述吸光性犧牲膜、所述第一硬掩模和所述第二層間膜的工序。
2.一種半導體器件制造方法，特征在于包括在基板上至少按第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模的順序成膜，并且，在形成所述第二硬掩模中露出所述第一硬掩模的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的犧牲膜埋入所述溝圖形中來成膜使其整個表面變平坦的工序；在所述犧牲膜上形成防反射膜的工序；在所述溝圖形的區(qū)域上，在所述防反射膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比所述溝圖形的正面寬度小；將所述光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少所述防反射膜、所述犧牲膜、所述第一硬掩模和所述第二層間膜的工序。
3.一種半導體器件制造方法，特征在于包括在基板上至少按間隔膜、第一層間膜、抗蝕膜、第二層間膜、硬掩模的順序成膜，并且，在形成所述硬掩模和所述第二層間膜中露出所述抗蝕膜的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的吸光性犧牲膜埋入所述溝圖形中來成膜使其表面變平坦的工序；在所述溝圖形的區(qū)域上，在所述吸光性犧牲膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比所述溝圖形的正面寬度??；將所述光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少所述吸光性犧牲膜、所述抗蝕膜和所述第一層間膜的工序。
4.一種半導體器件制造方法，特征在于包括在基板上至少按間隔膜、第一層間膜、抗蝕膜、第二層間膜、硬掩模的順序成膜，并且，在形成所述硬掩模和所述第二層間膜中露出所述抗蝕膜的溝圖形的半導體基板上，通過將至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的犧牲膜埋入所述溝圖形中來成膜使其表面變平坦的工序；在所述犧牲膜上形成防反射膜的工序；在所述溝圖形的區(qū)域上，在所述防反射膜上形成光致抗蝕層的工序，所述光致抗蝕層的開口圖形的正面寬度比所述溝圖形的正面寬度小；將所述光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少所述防反射膜、所述犧牲膜、所述抗蝕膜和所述第一層間膜的工序。
5.根據(jù)權利要求1或3所述的半導體器件制造方法，其特征在于，包括所述蝕刻之后，用所述剝離液從所述半導體基板上除去所述光致抗蝕層和所述吸光性犧牲膜的工序。
6.根據(jù)權利要求2或4所述的半導體器件制造方法，其特征在于，包括所述蝕刻之后，用所述剝離液從所述半導體基板上除去所述光致抗蝕層、所述防反射膜和所述犧牲膜的工序。
7.根據(jù)權利要求5所述的半導體器件制造方法，其特征在于，包括這樣的工序從所述半導體基板上除去所述光致抗蝕層和所述吸光性犧牲膜的單元或所述光致抗蝕層、所述防反射膜和所述犧牲膜的單元后，將所述第一硬掩模作為蝕刻掩模，形成布線溝圖形和通路圖形。
8.根據(jù)權利要求6所述的半導體器件制造方法，其特征在于，包括這樣的工序從所述半導體基板上除去所述光致抗蝕層和所述吸光性犧牲膜的單元或所述光致抗蝕層、所述防反射膜和所述犧牲膜的單元后，將所述第一硬掩模作為蝕刻掩模，形成布線溝圖形和通路圖形。
9.根據(jù)權利要求1或3所述的半導體器件制造方法，其特征在于，在所述吸光性犧牲膜中，以MSQ為主要成分，用含有染料的MSQ類吸光犧牲膜。
10.根據(jù)權利要求2或4所述的半導體器件制造方法，其特征在于，對于所述犧牲膜，用SOG膜。
11.根據(jù)權利要求10所述的半導體器件制造方法，其特征在于，在所述SOG膜中，使用以側鏈中具有氫基或烷基的硅氧烷為主要成分的聚合物，或者，以倍半硅氧烷類化合物為主要成分的聚合物。
12.根據(jù)權利要求1-4中任一項所述的半導體器件制造方法，其特征在于，在所述第一層間膜中用無機類絕緣物或有機類絕緣物，在所述第二層間膜中用無機類絕緣物或有機類絕緣物。
13.根據(jù)權利要求12所述的半導體器件制造方法，其特征在于，在所述無機類絕緣物中，使用以側鏈中具有氫基或烷基的硅氧烷為主要成分的聚合物，或者，以倍半硅氧烷類化合物為主要成分的聚合物。
14.根據(jù)權利要求12所述的半導體器件制造方法，其特征在于，在所述有機類絕緣物中使用以芳香族化合物為主要成分的聚合物。
15.根據(jù)權利要求1-4中任一項所述的半導體器件制造方法，其特征在于，在所述第一層間膜和所述第二層間膜中使用共同的材料。
16.一種半導體器件，作為中間制品，所述中間制品是在基板上至少順序地層疊第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模，并且具有所述第一硬掩模從所述第二硬掩模中露出的溝圖形，其特征在于，具備吸光性犧牲膜，埋入所述溝圖形中來成膜使整個表面變平坦，同時，至少和光致抗蝕層的蝕刻速率彼此不同，并且用剝離液可除去；光致抗蝕層，形成在所述吸光性犧牲膜上，同時，在所述溝圖形的區(qū)域上具有開口圖形，其正面寬度比所述溝圖形的正面寬度小。
17.一種半導體器件，作為中間制品，所述中間制品是在基板上至少順序地層疊第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模，并且具有所述第一硬掩模從所述第二硬掩模中露出的溝圖形，其特征在于，具備犧牲膜，埋入所述溝圖形中來成膜使整個表面變平坦，同時，至少和光致抗蝕層的蝕刻速率彼此不同，并且用剝離液可除去；在所述犧牲膜上成膜的防反射膜；光致抗蝕層，形成在所述防反射膜上，同時，在所述溝圖形的區(qū)域上具有開口圖形，其正面寬度比所述溝圖形的正面寬度小。
18.一種半導體器件，作為中間制品，所述中間制品是在基板上至少順序地層疊間隔膜、第一層間膜、抗蝕膜、第二層間膜、硬掩模，并且具有所述抗蝕膜從所述硬掩模和所述第二層間膜中露出的溝圖形，其特征在于，具備吸光性犧牲膜，埋入所述溝圖形中來成膜使其表面變平坦，同時，至少和光致抗蝕層的蝕刻速率彼此不同，并且用剝離液可除去；光致抗蝕層，形成在所述吸光性犧牲膜上，同時，在所述溝圖形的區(qū)域上具有開口圖形，其正面寬度比所述溝圖形的正面寬度小。
19.一種半導體器件，作為中間制品，所述中間制品是在基板上至少順序地層疊間隔膜、第一層間膜、抗蝕膜、第二層間膜、硬掩模，并且具有所述抗蝕膜從所述硬掩模和所述第二層間膜中露出的溝圖形，其特征在于，具備犧牲膜，埋入所述溝圖形中來成膜使整個表面變平坦，同時，至少和光致抗蝕層的蝕刻速率彼此不同，并且用剝離液可除去；在所述犧牲膜上成膜的防反射膜；光致抗蝕層，形成在所述防反射膜上，同時，在所述溝圖形的區(qū)域上具有開口圖形，其正面寬度比所述溝圖形的正面寬度小。
全文摘要
本發(fā)明公開了一種半導體器件及其制造方法。在基板上至少以第一層間膜、抗蝕膜、第二層間膜、第一硬掩模、第二硬掩模的順序成膜；并且，在第二硬掩模中形成溝圖形的半導體基板上，形成至少和光致抗蝕層的蝕刻速率彼此不同且用剝離液可除去的吸光性犧牲膜，使其整個表面平坦；形成開口圖形的正面寬度比溝圖形的正面寬度小的光致抗蝕層；將光致抗蝕層作為蝕刻掩模，選擇性地連續(xù)蝕刻至少吸光性犧牲膜、第一硬掩模和第二層間膜。利用這種半導體器件及其制造方法，可得到雙鑲嵌布線結構的良好加工形狀。
文檔編號H01L21/768GK1490867SQ0315436
公開日2004年4月21日 申請日期2003年8月21日 優(yōu)先權日2002年8月21日
發(fā)明者有田幸司, 田上政由, 宮本秀信, 信, 由 申請人:恩益禧電子股份有限公司