專利名稱：信號(hào)跳動(dòng)防止裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種信號(hào)跳動(dòng)(bounce)防止裝置，尤指一種可防止芯片(chip)產(chǎn)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)現(xiàn)象的信號(hào)跳動(dòng)防止裝置。
背景技術(shù)：
就目前的芯片(chip)設(shè)計(jì)而言，雖然整合進(jìn)芯片的功能愈來(lái)愈多，但為了縮小芯片尺寸的緣故，接腳的數(shù)量有朝向愈來(lái)愈精簡(jiǎn)的趨勢(shì)發(fā)展，所以，提供給芯片使用的電源(power)接腳以及接地(ground)接腳往往成為精簡(jiǎn)的對(duì)象之一，減少電源接腳以及接地接腳數(shù)目或線寬，都是可能的做法。另外，減少芯片接腳間的距離也是縮小芯片尺寸的常用方法之一。
如此一來(lái)，芯片便極易發(fā)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(groundbounce)現(xiàn)象；即，由于電源接腳數(shù)目或線寬不足，因此，當(dāng)芯片的多個(gè)輸出組件中有過(guò)多輸出信號(hào)的電平同時(shí)為高電平驅(qū)動(dòng)(active high)時(shí)，便易發(fā)生電源供應(yīng)量不足(或稱之為驅(qū)動(dòng)能力不足)的問(wèn)題；甚至，因電源供應(yīng)量不足而使電源信號(hào)產(chǎn)生上下跳動(dòng)的不穩(wěn)定現(xiàn)象(稱之為電源跳動(dòng)(power bounce))，將會(huì)連帶使輸出組件所產(chǎn)生的輸出信號(hào)電平形成連續(xù)轉(zhuǎn)態(tài)(tuggle)而讓電連接于該芯片輸出端處的另一芯片發(fā)生誤動(dòng)作。
同理，當(dāng)接地接腳數(shù)目或線寬不足，或芯片接腳間的距離過(guò)小時(shí)，芯片中任一輸出組件的輸出信號(hào)發(fā)生轉(zhuǎn)態(tài)動(dòng)作，便會(huì)通過(guò)接地接腳而影響到相鄰輸出組件的輸出信號(hào)電平，進(jìn)而使其產(chǎn)生連續(xù)轉(zhuǎn)態(tài)現(xiàn)象，尤其相鄰的輸出組件都欲同時(shí)轉(zhuǎn)為接地(ground)狀態(tài)時(shí)，此一現(xiàn)象更為明顯；當(dāng)然，接地接腳本身也會(huì)發(fā)生信號(hào)上下跳動(dòng)的不穩(wěn)定現(xiàn)象(稱之為接地跳動(dòng)(ground bounce))，如此結(jié)果，將嚴(yán)重影響到芯片輸出的穩(wěn)定性。
為進(jìn)一步說(shuō)明本實(shí)用新型的發(fā)明背景，請(qǐng)參閱圖1，其為一芯片中輸出組件的輸出信號(hào)以及接地信號(hào)產(chǎn)生信號(hào)跳動(dòng)(bounce)現(xiàn)象的結(jié)構(gòu)與相關(guān)波形說(shuō)明示意圖。于圖1中，一芯片C所包括的輸出組件CQ1、CQ2為一互補(bǔ)式的MOS結(jié)構(gòu)(包括有標(biāo)示為Q11、Q12、Q21、Q22等晶體管)，且其輸出端分別電連接于一輸出接腳墊(PAD)pad1、pad2；另外，有一接地線VSSO作為該輸出組件CQ1、CQ2的接地端使用。
假設(shè)，于該輸出組件CQ2的輸入端CI2處輸入一高電平信號(hào)，則此時(shí)該輸出組件CQ2的輸出接腳墊pad2處所產(chǎn)生的輸出信號(hào)應(yīng)為一穩(wěn)定的低電平信號(hào)(使其處于接地狀態(tài))；又，一旦于與該輸出組件CQ2相鄰的該輸出組件CQ1的輸入端CI1處也輸入一高電平信號(hào)時(shí)，如果該芯片C有前述接地接腳數(shù)目或線寬不足，或該輸出組件CQ1、CQ2的間距過(guò)小的問(wèn)題存在時(shí)，則于該輸出接腳墊pad1處達(dá)到一穩(wěn)定的低電平信號(hào)(使其處于接地狀態(tài))之前，往往會(huì)有一段信號(hào)跳動(dòng)的不穩(wěn)定現(xiàn)象發(fā)生，且信號(hào)跳動(dòng)的現(xiàn)象會(huì)通過(guò)該接地線VSSO的耦合作用而影響到該輸出接腳墊pad2處的輸出信號(hào)的電平，使其由原本穩(wěn)定的低電平信號(hào)產(chǎn)生出信號(hào)上下跳動(dòng)；當(dāng)然，該接地線VSSO本身的接地信號(hào)電平也會(huì)一并受到影響。
為解決上述電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)現(xiàn)象，早期常見(jiàn)做法采用許多方式來(lái)加以應(yīng)對(duì)，其中包括有增加電源接腳數(shù)目或線寬來(lái)提高芯片的驅(qū)動(dòng)能力、加入延遲閘(delay gate)以形成可避免同時(shí)處于高電平驅(qū)動(dòng)(active high)或低電平驅(qū)動(dòng)(active low)的交錯(cuò)(interleave)驅(qū)動(dòng)、抑或增加電平轉(zhuǎn)態(tài)的變化時(shí)間(slew rate)、抑或使輸出組件間的相隔距離加大等等方式，然而，不論采用何者做法，顯然會(huì)面臨必須增加芯片尺寸的缺失，抑或因芯片的運(yùn)算頻率太高而無(wú)法據(jù)以實(shí)施等設(shè)計(jì)上的難題；另一種常見(jiàn)做法提出，以祈能解決上述問(wèn)題。
請(qǐng)參閱圖2，其為常見(jiàn)防止信號(hào)跳動(dòng)的裝置實(shí)施示例圖；于圖2中，設(shè)該芯片C包括有多個(gè)輸出接腳P1～Pn，以輸出多個(gè)輸出信號(hào)S1～Sn，且倘若原本該芯片C的輸出接腳P1～Pn中有過(guò)多的接腳同時(shí)屬于高電平驅(qū)動(dòng)，抑或同時(shí)屬于低電平驅(qū)動(dòng)時(shí)，常見(jiàn)做法即自其中挑選出若干接腳(例如，選定圖2中所示的該輸出接腳P1、P5、Pn等)分別接上電阻R1、R5、Rn、二極管D1、D5、Dn與電源+Vcc，如此，該些輸出接腳P1、P5、Pn即可進(jìn)行電平轉(zhuǎn)態(tài)(包括使該輸出信號(hào)S1轉(zhuǎn)態(tài)為輸出信號(hào)S1’、該輸出信號(hào)S5轉(zhuǎn)態(tài)為輸出信號(hào)S5’、該輸出信號(hào)Sn轉(zhuǎn)態(tài)為輸出信號(hào)Sn’)，與其它輸出接腳的電平完全相反，此一做法顯可徹底解決因該輸出接腳P1～Pn中有過(guò)多的輸出接腳同時(shí)屬于高電平驅(qū)動(dòng)，抑或同時(shí)屬于低電平驅(qū)動(dòng)所帶來(lái)的信號(hào)跳動(dòng)的問(wèn)題；當(dāng)然，作為該芯片C驅(qū)動(dòng)對(duì)象的另一芯片(圖未示出)，即需配合該些被挑選出來(lái)進(jìn)行轉(zhuǎn)態(tài)的輸出接腳的電平狀態(tài)而有相對(duì)應(yīng)的設(shè)計(jì)，以避免產(chǎn)生誤動(dòng)作。
從上述對(duì)圖2所為的描述應(yīng)可得知，以加入電阻以及二極管來(lái)減少同時(shí)屬于高電平驅(qū)動(dòng)，抑或同時(shí)屬于低電平驅(qū)動(dòng)接腳數(shù)目的做法，雖然可行但實(shí)為缺乏設(shè)計(jì)上的彈性，且，一旦上述電源跳動(dòng)或接地跳動(dòng)現(xiàn)象是發(fā)生在該芯片C的電路欲進(jìn)行測(cè)試或已完成設(shè)計(jì)時(shí)，為了要臨時(shí)加入該些電阻以及二極管，顯必須重新規(guī)劃(layout)整體芯片的電路，此等常見(jiàn)做法將顯得十分不具成本效益與便利性。

發(fā)明內(nèi)容
本實(shí)用新型的主要目的，即提供一種可彈性規(guī)劃芯片接腳信號(hào)的驅(qū)動(dòng)輸出電平，避免使芯片本身的電源信號(hào)或接地信號(hào)發(fā)生信號(hào)跳動(dòng)(bounce)現(xiàn)象的信號(hào)跳動(dòng)防止裝置。
本實(shí)用新型的另一目的，即提供一種可彈性規(guī)劃芯片接腳信號(hào)的驅(qū)動(dòng)輸出電平，避免使芯片本身的電源信號(hào)或接地信號(hào)發(fā)生信號(hào)跳動(dòng)(bounce)現(xiàn)象的防止信號(hào)跳動(dòng)的芯片架構(gòu)。
本實(shí)用新型的目的是這樣實(shí)現(xiàn)的本實(shí)用新型公開(kāi)了一種信號(hào)跳動(dòng)防止裝置，可包括一電平轉(zhuǎn)態(tài)電路，可對(duì)應(yīng)一轉(zhuǎn)態(tài)控制信號(hào)，以決定是否使一第一芯片的一內(nèi)部信號(hào)進(jìn)行電平轉(zhuǎn)態(tài)，并輸出一轉(zhuǎn)態(tài)輸出信號(hào)；以及一電平還原電路，電連接于該電平轉(zhuǎn)態(tài)電路，該電平還原電路用以輸入該轉(zhuǎn)態(tài)輸出信號(hào)且可對(duì)應(yīng)一還原控制信號(hào)，以決定是否使該轉(zhuǎn)態(tài)輸出信號(hào)還原為該內(nèi)部信號(hào)，并提供給一第二芯片使用；利用該信號(hào)跳動(dòng)防止裝置，可防止該第一芯片產(chǎn)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)現(xiàn)象。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該電平轉(zhuǎn)態(tài)電路可設(shè)于該第一芯片內(nèi)部的輸出級(jí)中，且該電平還原電路可設(shè)于該第二芯片內(nèi)部的輸入級(jí)中。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該內(nèi)部信號(hào)可為具有第一數(shù)量的多個(gè)內(nèi)部信號(hào)，且該轉(zhuǎn)態(tài)控制信號(hào)可為具有第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)控制信號(hào)、該轉(zhuǎn)態(tài)輸出信號(hào)可為具有第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)，以及該還原控制信號(hào)可為具有第二數(shù)量的多個(gè)還原控制信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該第二數(shù)量少于或等于該第一數(shù)量。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該電平轉(zhuǎn)態(tài)電路可包括具有該第二數(shù)量的多個(gè)電平轉(zhuǎn)態(tài)組件，以分別輸入具有該第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)控制信號(hào)，以及分別輸入具有該第一數(shù)量的多個(gè)內(nèi)部信號(hào)中的具有該第二數(shù)量的多個(gè)內(nèi)部信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平轉(zhuǎn)態(tài)組件都可包括一緩存器，且該緩存器用以輸入并儲(chǔ)存該轉(zhuǎn)態(tài)控制信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平轉(zhuǎn)態(tài)組件都更可包括一異或門(XOR gate)，該異或門具有兩輸入端，其一輸入端電連接于該緩存器以輸入該轉(zhuǎn)態(tài)控制信號(hào)，另一輸入端則輸入該內(nèi)部信號(hào)，且將該轉(zhuǎn)態(tài)控制信號(hào)與該內(nèi)部信號(hào)進(jìn)行一異或運(yùn)算，可得到該轉(zhuǎn)態(tài)輸出信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該電平還原電路可包括具有該第二數(shù)量的多個(gè)電平還原組件，以分別輸入具有該第二數(shù)量的多個(gè)還原控制信號(hào)，以及輸入具有該第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平還原組件都可包括一緩存器，且該緩存器用以輸入并儲(chǔ)存該還原控制信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平還原組件都更可包括一異或門(XOR gate)，該異或門具有兩輸入端，其一輸入端電連接于該緩存器以輸入該還原控制信號(hào)，另一輸入端則輸入該轉(zhuǎn)態(tài)輸出信號(hào)，且將該還原控制信號(hào)與該轉(zhuǎn)態(tài)輸出信號(hào)進(jìn)行一異或運(yùn)算，可決定是否還原得到內(nèi)部信號(hào)。
以另一觀點(diǎn)而言，本實(shí)用新型還公開(kāi)一種具有防止信號(hào)跳動(dòng)的芯片架構(gòu)，可包括一第一芯片，且于其輸出級(jí)中設(shè)有一電平轉(zhuǎn)態(tài)電路，該電平轉(zhuǎn)態(tài)電路可使該第一芯片的一內(nèi)部信號(hào)進(jìn)行電平轉(zhuǎn)態(tài)，并輸出一轉(zhuǎn)態(tài)輸出信號(hào)；以及一第二芯片，電連接于該第一芯片，且于其輸入級(jí)中設(shè)有一電平還原電路，該電平還原電路可用以輸入并使該轉(zhuǎn)態(tài)輸出信號(hào)還原為該內(nèi)部信號(hào)；利用該具有防止信號(hào)跳動(dòng)的芯片架構(gòu)，可防止該第一芯片產(chǎn)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)現(xiàn)象。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該電平轉(zhuǎn)態(tài)電路可對(duì)應(yīng)一轉(zhuǎn)態(tài)控制信號(hào)，而決定是否使該內(nèi)部信號(hào)進(jìn)行電平轉(zhuǎn)態(tài)，且該電平還原電路可對(duì)應(yīng)一還原控制信號(hào)，以決定是否使該轉(zhuǎn)態(tài)輸出信號(hào)還原為該內(nèi)部信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該內(nèi)部信號(hào)可為具有第一數(shù)量的多個(gè)內(nèi)部信號(hào)，且該轉(zhuǎn)態(tài)控制信號(hào)可為具有第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)控制信號(hào)、該轉(zhuǎn)態(tài)輸出信號(hào)可為具有第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)，以及該還原控制信號(hào)可為具有第二數(shù)量的多個(gè)還原控制信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該第二數(shù)量小于或等于該第一數(shù)量。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該電平轉(zhuǎn)態(tài)電路可包括具有該第二數(shù)量的多個(gè)電平轉(zhuǎn)態(tài)組件，以分別輸入具有該第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)控制信號(hào)，以及分別輸入具有該第一數(shù)量的多個(gè)內(nèi)部信號(hào)中的具有該第二數(shù)量的多個(gè)內(nèi)部信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平轉(zhuǎn)態(tài)組件都可包括一緩存器，且該緩存器用以輸入并儲(chǔ)存該轉(zhuǎn)態(tài)控制信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平轉(zhuǎn)態(tài)組件都更可包括一異或門(XOR gate)，該異或門具有兩輸入端，其一輸入端電連接于該緩存器以輸入該轉(zhuǎn)態(tài)控制信號(hào)，另一輸入端則輸入該內(nèi)部信號(hào)，且將該轉(zhuǎn)態(tài)控制信號(hào)與該內(nèi)部信號(hào)進(jìn)行一異或運(yùn)算，可得到該轉(zhuǎn)態(tài)輸出信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該電平還原電路可包括具有該第二數(shù)量的多個(gè)電平還原組件，以分別輸入具有該第二數(shù)量的多個(gè)還原控制信號(hào)，以及輸入具有該第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平還原組件都可包括一緩存器，且該緩存器用以輸入并儲(chǔ)存該還原控制信號(hào)。
依據(jù)本實(shí)用新型上述的構(gòu)想，其中該任一電平還原組件都更可包括一異或門(XOR gate)，該異或門具有兩輸入端，其一輸入端電連接于該緩存器以輸入該還原控制信號(hào)，另一輸入端則輸入該轉(zhuǎn)態(tài)輸出信號(hào)，且將該還原控制信號(hào)與該轉(zhuǎn)態(tài)輸出信號(hào)進(jìn)行一異或運(yùn)算，俾可決定是否還原得到內(nèi)部信號(hào)。
本實(shí)用新型得利用下列附圖及詳細(xì)說(shuō)明，得一更深入的了解
圖1為一芯片中輸出組件的輸出信號(hào)以及接地信號(hào)產(chǎn)生信號(hào)跳動(dòng)現(xiàn)象的結(jié)構(gòu)與相關(guān)波形說(shuō)明示意圖。
圖2為常見(jiàn)防止信號(hào)跳動(dòng)的裝置實(shí)施示例圖。
圖3(a)為本實(shí)用新型的一較佳實(shí)施裝置示例圖。
圖3(b)為本實(shí)用新型較佳實(shí)施裝置中該第一芯片C1具有多個(gè)內(nèi)部信號(hào)S1～Sn時(shí)的實(shí)施示例圖。
圖式中所包括的各組件列示如下圖1～圖2芯片 C 芯片的輸出組件 CQ1、CQ2互補(bǔ)式的MOS結(jié)構(gòu) Q11、Q12、Q21、Q22輸出組件CQ1的輸入端 CI1輸出組件CQ2的輸入端 CI2輸出接腳墊 pad1、pad2 接地線 VSSO電阻 R1、R5、Rn二極管 D1、D5、Dn電源 +Vcc 輸出信號(hào) S1、S5、Sn多個(gè)輸出接腳 P1～Pn多個(gè)輸出信號(hào) S1～Sn轉(zhuǎn)態(tài)后的輸出信號(hào) S1’、S5’、Sn’圖3(a)、(b)第一芯片 C1 第二芯片 C2信號(hào)跳動(dòng)防止裝置 30電平轉(zhuǎn)態(tài)電路 31 電平還原電路 32內(nèi)部信號(hào) S 轉(zhuǎn)態(tài)控制信號(hào) T轉(zhuǎn)態(tài)輸出信號(hào) St 還原控制信號(hào) R多個(gè)內(nèi)部信號(hào) S1～Sn多個(gè)轉(zhuǎn)態(tài)控制信號(hào) T1～Tn多個(gè)轉(zhuǎn)態(tài)輸出信號(hào) St1～Stn多個(gè)還原控制信號(hào) R1～Rn多個(gè)電平轉(zhuǎn)態(tài)組件 311～31n多個(gè)電平還原組件 321～32n多個(gè)緩存器 TC1～TCn、RC1～RCn
多個(gè)異或門 TX1～TXn、RX1～RXn具體實(shí)施方式
請(qǐng)參閱圖3(a)，其為本實(shí)用新型的一較佳實(shí)施裝置示例圖，于圖3(a)中，一信號(hào)跳動(dòng)防止裝置30包括有一電平轉(zhuǎn)態(tài)電路31以及一電平還原電路32；其中，該電平轉(zhuǎn)態(tài)電路31可設(shè)于一第一芯片C1的輸出級(jí)中；該電平轉(zhuǎn)態(tài)電路31可對(duì)應(yīng)一轉(zhuǎn)態(tài)控制信號(hào)T，而決定是否使該第一芯片C1的一內(nèi)部信號(hào)S進(jìn)行電平轉(zhuǎn)態(tài)，并輸出一轉(zhuǎn)態(tài)輸出信號(hào)St至一第二芯片C2處。另外，該電平還原電路32則電連接于該第一芯片C1且可設(shè)于該第二芯片C2的輸入級(jí)中；該電平還原電路32可對(duì)應(yīng)一還原控制信號(hào)R，以決定是否使所輸入的該轉(zhuǎn)態(tài)輸出信號(hào)St還原為該內(nèi)部信號(hào)S。
當(dāng)然，本實(shí)用新型如改以芯片架構(gòu)的觀點(diǎn)視的，則圖3(a)所示者即為一種具有防止信號(hào)跳動(dòng)的芯片架構(gòu)，其包括有該第一芯片C1以及電連接于該第一芯片C1的該第二芯片C2；其中，于該第一芯片C1的輸出級(jí)處設(shè)有該電平轉(zhuǎn)態(tài)電路31，而于該第二芯片C2的輸入級(jí)處則設(shè)有該電平還原電路32。利用該電平轉(zhuǎn)態(tài)電路31、該電平還原電路32以及該轉(zhuǎn)態(tài)控制信號(hào)T與還原控制信號(hào)R間的運(yùn)作架構(gòu)(其詳細(xì)運(yùn)作情形，請(qǐng)參前所述)，可防止該第一芯片C1產(chǎn)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)現(xiàn)象。
再請(qǐng)參閱圖3(b)，其為本實(shí)用新型較佳實(shí)施裝置中該第一芯片C1具有多個(gè)內(nèi)部信號(hào)S1～Sn時(shí)的實(shí)施示例圖。當(dāng)圖3(a)中該第一芯片C1的內(nèi)部信號(hào)S指如圖3(b)中所示包括有多個(gè)內(nèi)部信號(hào)S1～Sn時(shí)，為達(dá)可彈性規(guī)劃該多個(gè)內(nèi)部信號(hào)S1～Sn的輸出驅(qū)動(dòng)或控制電平的目的，該電平轉(zhuǎn)態(tài)電路31可包括多個(gè)電平轉(zhuǎn)態(tài)組件311～31n，以分別輸入多個(gè)轉(zhuǎn)態(tài)控制信號(hào)T1～Tn，以及分別輸入該多個(gè)內(nèi)部信號(hào)S1～Sn。
進(jìn)一步而論，其中該多個(gè)電平轉(zhuǎn)態(tài)組件311～31n都分別包括有用以輸入并儲(chǔ)存該多個(gè)轉(zhuǎn)態(tài)控制信號(hào)T1～Tn的多個(gè)緩存器TC1～TCn，以及提供異或(XOR)邏輯運(yùn)算的多個(gè)異或門(XOR gate)TX1～TXn；也即，只要發(fā)現(xiàn)該多個(gè)內(nèi)部信號(hào)S1～Sn中有過(guò)多的信號(hào)可能會(huì)同時(shí)處于高電平狀態(tài)，抑或同時(shí)處于低電平狀態(tài)，此時(shí)即可于該多個(gè)轉(zhuǎn)態(tài)控制信號(hào)T1～Tn中選定部分轉(zhuǎn)態(tài)控制信號(hào)并使其處于高電平狀態(tài)，而其余的轉(zhuǎn)態(tài)控制信號(hào)則使其處于低電平狀態(tài)，如此一來(lái)，該多個(gè)內(nèi)部信號(hào)S1～Sn與該多個(gè)轉(zhuǎn)態(tài)控制信號(hào)T1～Tn分別經(jīng)過(guò)該多個(gè)異或門TX1～TXn的邏輯運(yùn)算后，顯然輸入處于高電平狀態(tài)的轉(zhuǎn)態(tài)控制信號(hào)的任一電平轉(zhuǎn)態(tài)組件，會(huì)將另外輸入其中的內(nèi)部信號(hào)進(jìn)行電平轉(zhuǎn)態(tài)，以避免發(fā)生前述內(nèi)部信號(hào)的電平有過(guò)多相同的情形。相反地，輸入處于低電平狀態(tài)的轉(zhuǎn)態(tài)控制信號(hào)的任一電平轉(zhuǎn)態(tài)組件，則不會(huì)改變另外輸入其中的內(nèi)部信號(hào)的電平。最后，該多個(gè)電平轉(zhuǎn)態(tài)組件311～31n將會(huì)分別產(chǎn)生多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)St1～Stn(包括有已被改變電平狀態(tài)的該若干個(gè)內(nèi)部信號(hào))，并予以輸出至該第二芯片C2中。利用設(shè)定該多個(gè)轉(zhuǎn)態(tài)控制信號(hào)T1～Tn的電平模式，顯可以非常彈性的方式控制該多個(gè)內(nèi)部信號(hào)S1～Sn是否進(jìn)行電平轉(zhuǎn)態(tài)，以減少過(guò)多的內(nèi)部信號(hào)同時(shí)處于高電平驅(qū)動(dòng)，抑或同時(shí)處于低電平驅(qū)動(dòng)的問(wèn)題，并進(jìn)而防止該第一芯片C1發(fā)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)此等不穩(wěn)定的現(xiàn)象。
再則，為使原先該多個(gè)內(nèi)部信號(hào)S1～Sn中已進(jìn)行電平轉(zhuǎn)態(tài)的內(nèi)部信號(hào)能予以還原，該信號(hào)跳動(dòng)防止裝置30所包括的該電平還原電路32顯可達(dá)成此一目的；也即，電連接于該電平轉(zhuǎn)態(tài)電路31的該電平還原電路32包括有多個(gè)電平還原組件321～32n，其用以分別對(duì)應(yīng)還原控制信號(hào)R1～Rn而自該多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)St1～Stn(包括有已被改變電平狀態(tài)的該若干個(gè)內(nèi)部信號(hào))中還原出經(jīng)電平轉(zhuǎn)態(tài)的內(nèi)部信號(hào)。
如圖3(b)中所示的較佳做法一樣，其中該多個(gè)電平還原組件321～32n也都分別包括有用以輸入并儲(chǔ)存該多個(gè)還原控制信號(hào)R21～R2n的多個(gè)緩存器RC1～RCn，以及提供異或(XOR)邏輯運(yùn)算的多個(gè)異或門(XOR gate)RX1～RXn；如果，輸入至任一電平還原組件中的轉(zhuǎn)態(tài)輸出信號(hào)，為經(jīng)過(guò)該電平轉(zhuǎn)態(tài)電路31遂行過(guò)電平轉(zhuǎn)態(tài)的內(nèi)部信號(hào)時(shí)，則此刻該任一電平還原組件再行輸入設(shè)定為處于高電平狀態(tài)的還原控制信號(hào)并經(jīng)過(guò)其所包括的異或門的邏輯運(yùn)算后，顯將可還原出輸入其中的轉(zhuǎn)態(tài)輸出信號(hào)的原始電平；當(dāng)然，如果輸入至該任一電平還原組件中的轉(zhuǎn)態(tài)輸出信號(hào)，事實(shí)上為未被該電平轉(zhuǎn)態(tài)電路31遂行過(guò)電平轉(zhuǎn)態(tài)的內(nèi)部信號(hào)時(shí)，則此刻該任一電平還原組件再行輸入設(shè)定為處于低電平狀態(tài)的還原控制信號(hào)并經(jīng)過(guò)其所包括的異或門的邏輯運(yùn)算后，顯仍不會(huì)改變輸入其中的轉(zhuǎn)態(tài)輸出信號(hào)的電平。
當(dāng)然，如果圖3(b)中該多個(gè)內(nèi)部信號(hào)S1～Sn中不會(huì)有過(guò)多的信號(hào)同時(shí)處于相同的電平狀態(tài)，抑或發(fā)生此等情形的頻率不高時(shí)，本實(shí)用新型的另一做法可減少該電平轉(zhuǎn)態(tài)電路31中所包括的該多個(gè)電平轉(zhuǎn)態(tài)組件311～31n的使用數(shù)量，以及該電平還原電路32所包括的該多個(gè)電平還原組件321～32n的使用數(shù)量。如此一來(lái)，圖3(b)中所示的該多個(gè)轉(zhuǎn)態(tài)控制信號(hào)T1～Tn、該多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)St1～Stn以及該多個(gè)還原控制信號(hào)R1～Rn等的數(shù)量當(dāng)也可一并地減少，俾能降低芯片的整體制造成本與體積。
利用本實(shí)用新型的做法，顯然可提供一種以兼具彈性與低成本的方式來(lái)控制芯片輸出驅(qū)動(dòng)信號(hào)電平狀態(tài)的信號(hào)跳動(dòng)防止裝置或芯片架構(gòu)，避免因芯片發(fā)生電源跳動(dòng)或接地跳動(dòng)現(xiàn)象，進(jìn)而造成相電連接的其它芯片產(chǎn)生誤動(dòng)作的情況。
權(quán)利要求1.一種信號(hào)跳動(dòng)防止裝置，其特征在于，包括一電平轉(zhuǎn)態(tài)電路，可對(duì)應(yīng)一轉(zhuǎn)態(tài)控制信號(hào)，并輸出一轉(zhuǎn)態(tài)輸出信號(hào)；以及一電平還原電路，電連接于該電平轉(zhuǎn)態(tài)電路，該電平還原電路用以輸入該轉(zhuǎn)態(tài)輸出信號(hào)且可對(duì)應(yīng)一還原控制信號(hào)，并提供給一第二芯片使用；
2.如權(quán)利要求1所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該電平轉(zhuǎn)態(tài)電路可設(shè)于該第一芯片內(nèi)部的輸出級(jí)中，且該電平還原電路可設(shè)于該第二芯片內(nèi)部的輸入級(jí)中。
3.如權(quán)利要求1所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該內(nèi)部信號(hào)可為具有第一數(shù)量的多個(gè)內(nèi)部信號(hào)，且該轉(zhuǎn)態(tài)控制信號(hào)可為具有第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)控制信號(hào)、該轉(zhuǎn)態(tài)輸出信號(hào)可為具有第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)，以及該還原控制信號(hào)可為具有第二數(shù)量的多個(gè)還原控制信號(hào)。
4.如權(quán)利要求3所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該第二數(shù)量少于或等于該第一數(shù)量。
5.如權(quán)利要求3所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該電平轉(zhuǎn)態(tài)電路可包括具有該第二數(shù)量的多個(gè)電平轉(zhuǎn)態(tài)組件，以分別輸入具有該第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)控制信號(hào)，以及分別輸入具有該第一數(shù)量的多個(gè)內(nèi)部信號(hào)中的具有該第二數(shù)量的多個(gè)內(nèi)部信號(hào)。
6.如權(quán)利要求5所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該任一電平轉(zhuǎn)態(tài)組件都可包括一緩存器，且該緩存器用以輸入并儲(chǔ)存該轉(zhuǎn)態(tài)控制信號(hào)。
7.如權(quán)利要求6所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該任一電平轉(zhuǎn)態(tài)組件都更可包括一異或門(XOR gate)，該異或門具有兩輸入端，其一輸入端電連接于該緩存器以輸入該轉(zhuǎn)態(tài)控制信號(hào)，另一輸入端則輸入該內(nèi)部信號(hào)，且將該轉(zhuǎn)態(tài)控制信號(hào)與該內(nèi)部信號(hào)進(jìn)行一異或運(yùn)算，可得該轉(zhuǎn)態(tài)輸出信號(hào)。
8.如權(quán)利要求3所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該電平還原電路可包括具有該第二數(shù)量的多個(gè)電平還原組件，以分別輸入具有該第二數(shù)量的多個(gè)還原控制信號(hào)，以及輸入具有該第二數(shù)量的多個(gè)轉(zhuǎn)態(tài)輸出信號(hào)。
9.如權(quán)利要求8所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該任一電平還原組件都可包括一緩存器，且該緩存器輸入并儲(chǔ)存該還原控制信號(hào)。
10.如權(quán)利要求9所述的信號(hào)跳動(dòng)防止裝置，其特征在于，該任一電平還原組件都還可包括一異或門(XOR gate)，該異或門具有兩輸入端，其一輸入端電連接于該緩存器以輸入該還原控制信號(hào)，另一輸入端則輸入該轉(zhuǎn)態(tài)輸出信號(hào)，且將該還原控制信號(hào)與該轉(zhuǎn)態(tài)輸出信號(hào)進(jìn)行一異或運(yùn)算，可決定是否還原得到內(nèi)部信號(hào)。
專利摘要本實(shí)用新型涉及一種信號(hào)跳動(dòng)防止裝置，包括一電平轉(zhuǎn)態(tài)電路，是對(duì)應(yīng)一轉(zhuǎn)態(tài)控制信號(hào)，以決定是否使一第一芯片的一內(nèi)部信號(hào)進(jìn)行電平轉(zhuǎn)態(tài)，并輸出一轉(zhuǎn)態(tài)輸出信號(hào)；以及一電平還原電路，電連接于該電平轉(zhuǎn)態(tài)電路，該電平還原電路用以輸入該轉(zhuǎn)態(tài)輸出信號(hào)且可對(duì)應(yīng)一還原控制信號(hào)，以決定是否使該轉(zhuǎn)態(tài)輸出信號(hào)還原為該內(nèi)部信號(hào)，并提供給一第二芯片使用；利用該信號(hào)跳動(dòng)防止裝置，可以低成本且具彈性的方式，達(dá)成防止該第一芯片產(chǎn)生電源跳動(dòng)(power bounce)或接地跳動(dòng)(ground bounce)的問(wèn)題。
文檔編號(hào)H01L27/00GK2578975SQ02241168
公開(kāi)日2003年10月8日 申請(qǐng)日期2002年7月8日 優(yōu)先權(quán)日2002年7月8日
發(fā)明者莊英朗 申請(qǐng)人:威盛電子股份有限公司