專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置的制造方法，更詳細(xì)地，涉及在LCD驅(qū)動器、尤其是使用TFT(薄膜晶體管)的柵極驅(qū)動器等的各種驅(qū)動器中使用的高耐壓MOS晶體管的閾值電壓調(diào)整用的離子注入技術(shù)。


圖12是例如高耐壓P溝道型開漏(open drain)MOS晶體管的剖面圖。
如圖12所示，在例如P型半導(dǎo)體襯底(P-sub)51內(nèi)形成N型阱區(qū)域(NW)52，在該N型阱區(qū)域52上形成膜厚不同的第一和第二柵絕緣膜53A、53B。53C是與組件分離膜53D用同一步驟形成的選擇氧化膜。而且，在上述第一、第二柵絕緣膜53A、53B和選擇氧化膜53C上都形成柵電極54。
以與上述柵電極54的一端鄰接的方式形成P+型源區(qū)55，夾著溝道區(qū)56與上述源區(qū)55對置著形成P-型漏區(qū)57，并以與柵電極54的另一端分離且包含在P-型漏區(qū)57內(nèi)的方式形成P+型漏區(qū)58。
然后，以覆蓋整個表面的方式形成層間絕緣膜59，通過在該層間絕緣膜59中形成的孔形成與源、漏區(qū)55、58相連的布線60。
如上所述，上述高耐壓MOS晶體管具有膜厚不同的第一和第二柵絕緣膜53A、53B。
所以，在這樣結(jié)構(gòu)的高耐壓MOS晶體管的閾值電壓調(diào)整用的離子注入步驟中會產(chǎn)生下面說明的問題。
如圖13所示，在上述第一和第二柵絕緣膜53A、53B下進行閾值電壓調(diào)整用的離子注入時，區(qū)域A(柵絕緣膜的膜厚薄的區(qū)域)和區(qū)域B(柵絕緣膜的膜厚厚的區(qū)域)之間存在雜質(zhì)濃度分布的不同。而且，在上述選擇絕緣膜53C下的區(qū)域C處不進行閾值電壓調(diào)整用的離子注入。
即，如圖13所示，在柵絕緣膜的膜厚薄的區(qū)域A上的離子注入層61A比在柵絕緣膜的膜厚厚的區(qū)域B上的離子注入層61B深。此時，由于形成離子注入層61A的區(qū)域A上的雜質(zhì)濃度比柵絕緣膜的膜厚薄的上面的雜質(zhì)濃度大，會產(chǎn)生在該區(qū)域A上的閾值電壓比區(qū)域B上的閾值電壓低的問題。
為此，在閾值電壓調(diào)整用的離子注入步驟中必須對區(qū)域A和區(qū)域B分別進行閾值電壓調(diào)整用的離子注入，必須調(diào)整兩區(qū)域A、B的閾值電壓。此時，在現(xiàn)有的制造方法中存在使用兩個光刻膠掩模，增加制造步驟數(shù)的問題。
此時上述第二相反導(dǎo)電型阱區(qū)域以與上述第一某導(dǎo)電型雜質(zhì)相抵銷的方式形成。
而且，在形成上述膜厚厚的第一柵絕緣膜的步驟之后，有形成上述膜厚薄的第二柵絕緣膜的步驟。
或者在形成上述膜厚厚的第一柵絕緣膜的步驟之前，有形成上述膜厚薄的第二柵絕緣膜的步驟。
根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體裝置的制造方法，其特征在于包括下列步驟用在半導(dǎo)體襯底上的預(yù)定區(qū)域上形成的耐氧化膜作掩模，對上述半導(dǎo)體襯底選擇氧化形成選擇絕緣膜的步驟；除去上述耐氧化膜后在上述半導(dǎo)體襯底上熱氧化，以使上述選擇絕緣膜連起來的方式形成第一柵絕緣膜的步驟；除去在上述半導(dǎo)體襯底的預(yù)定區(qū)域上形成的上述第一柵絕緣膜的一部分后，在上述半導(dǎo)體襯底上熱氧化，以使上述第一柵絕緣膜連起來的方式形成比上述第一柵絕緣膜薄的第二柵絕緣膜的步驟；以貫通上述第一和第二柵絕緣膜的條件向上述半導(dǎo)體襯底內(nèi)注入第一某導(dǎo)電型雜質(zhì)的步驟；以不貫通上述第一柵絕緣膜、貫通上述第二柵絕緣膜的條件，向上述半導(dǎo)體襯底內(nèi)注入第二某導(dǎo)電型雜質(zhì)的離子注入步驟；以跨過上述第一柵絕緣膜、上述第二柵絕緣膜和上述選擇絕緣膜的方式形成柵電極的步驟；以及在上述柵電極上以夾著上述第二柵絕緣膜鄰接的方式形成源區(qū)，同時在上述柵電極上以夾著上述選擇絕緣膜鄰接的方式形成漏區(qū)的步驟。
本發(fā)明的特征在于實現(xiàn)在膜厚不同的柵絕緣膜下形成閾值電壓調(diào)整用的離子注入的步驟的合理化。首先，如圖3所示，在半導(dǎo)體層(第—N型阱區(qū)域2A)內(nèi)的某區(qū)域(第二柵絕緣膜12形成區(qū)域下)也形成通常耐壓(例如5V左右)的P溝道型MOS晶體管(圖中省略)用的N型阱區(qū)域2B，如圖8所示，在第一和第二柵絕緣膜10A、12的下部的半導(dǎo)體層(第一和第二N型阱區(qū)域2A、2B)內(nèi)以所希望的離子注入條件離子注入雜質(zhì)(例如硼離子)(第二注入層16B、第一注入層16A)后，如圖9所示，在第二柵絕緣膜12的下部的半導(dǎo)體層(第二N型阱區(qū)域2B)內(nèi)以所希望的離子注入條件離子注入雜質(zhì)(例如硼離子)(第三注入層16C)。
于是，由于存在上述N型阱區(qū)域2B，第一和第二柵絕緣膜10A、12下部的半導(dǎo)體層(N型阱區(qū)域2A、2B)內(nèi)離子注入的硼離子中的、在N型阱區(qū)域2B內(nèi)注入的硼離子(第一注入層16A)與構(gòu)成該N型阱區(qū)域2B的磷離子相抵銷，之后，只有在第二柵絕緣膜12下的區(qū)域A離子注入的硼離子在襯底1的比較淺的區(qū)域上形成閾值電壓調(diào)整用的P型層(第三注入層16C)。而在上述第一柵絕緣膜10A下的區(qū)域B，通過第一次的硼離子離子注入在襯底1的比較深的區(qū)域內(nèi)形成閾值電壓調(diào)整用的P型層(第二注入層16B)。
這樣地，與現(xiàn)有情況那樣的在具有不同膜厚的半導(dǎo)體裝置的制造方法中分別用多個掩模進行閾值電壓調(diào)整用的離子注入相比，本發(fā)明中可以利用柵絕緣膜的膜厚差實現(xiàn)掩模數(shù)的減少，同時，通過預(yù)先在第二柵絕緣膜12下形成的N型阱區(qū)域2B(雜質(zhì)濃度比N型阱區(qū)域2A大)，與在該第二柵絕緣膜12下注入的第一次的硼離子(第一注入層16A)相抵銷，可以只在第一柵絕緣膜10A下形成比較深的P型層(第二注入層16B)，可以在上述第二柵絕緣膜12下通過第二次硼離子形成比較淺的P型層(第三注入層16C)，可以分別設(shè)定各區(qū)域上的閾值電壓。
另外，還具有由于圖9所示的區(qū)域A(N型阱區(qū)域2B)的雜質(zhì)濃度比N型阱區(qū)域2A的雜質(zhì)濃度大，可以抑制后述的空乏層從漏區(qū)9、19擴大，可以減小晶體管尺寸的特征。
下面，說明上述半導(dǎo)體裝置的制造方法。
首先，圖1中，1是某導(dǎo)電型例如P型的半導(dǎo)體襯底(P-sub)，在該襯底1內(nèi)形成第一N型阱區(qū)域(NW)2A。另外，在形成上述N型阱區(qū)域2A的步驟中，以加速電壓160KeV、注入量7×1012/cm2的注入條件離子注入N型雜質(zhì)例如磷離子，對該雜質(zhì)進行擴散處理(例如在1200℃的N2氣氛中，8小時)，形成N型阱區(qū)域2A。而且，該N型阱區(qū)域2A的雜質(zhì)濃度為例如5×1015/cm3左右。
然后，在圖2中，在襯底的整個表面上形成約15nm厚的絕緣膜3和約50nm厚的多晶硅膜4，然后以在該多晶硅膜4上形成的光刻膠臆(圖中省略)為掩模，以加速電壓160KeV、注入量1×1013/cm3的注入條件離子注入P型雜質(zhì)例如硼離子。由此，在高耐壓P溝道型開漏MOS晶體管的漏形成區(qū)域上形成第一離子注入層6A。接著，除去上述光刻膠膜后，以在上述多晶硅膜4上形成的光刻膠膜5為掩模，以加速電壓160KeV、注入量7×1012/cm2的注入條件離子注入形成第二離子注入層6B。另外，上述絕緣膜3和多晶硅膜4是后述的LOCOS絕緣膜形成用的所謂焊盤氧化膜和焊盤多晶硅膜。
然后，在圖3中，以在上述多晶硅膜4上形成的氮化硅膜7為掩模，在襯底上選擇氧化，形成由LOCOS絕緣膜形成的組件分離膜8A和由LOCOS絕緣膜形成的選擇絕緣膜8B。通過該選擇氧化，上述離子注入層6A、6B擴散形成低濃度的漏區(qū)(P-層)9和第二N型阱(2NW)2B。另外，在本步驟中也可以不用焊盤多晶硅膜，只通過焊盤氧化膜形成LOCOS絕緣膜。
然后，在圖4中，在約875℃下對整個襯底表面熱氧化，形成膜厚約120nm的厚的柵絕緣膜10(第一柵絕緣膜)。
而且，在圖5中，在上述選擇絕緣膜8B和厚的柵絕緣膜10的一部分上形成光刻膠膜11，除去未被該光刻膠膜11覆蓋的區(qū)域的絕緣膜10，以與上述選擇絕緣膜8B相連的方式剩下厚的柵絕緣膜10A。
另外，在圖6中，除去上述光刻膠膜11后，對整個襯底表面在約850℃下熱氧化，并在900℃的氮氣氣氛中進行10分鐘的熱處理，以與上述厚的柵絕緣膜10A相連的方式形成膜厚約15nm的薄的柵絕緣膜12(第二柵絕緣膜)。通過該步驟，上述柵絕緣膜10A的下部的襯底表層被氧化，該柵絕緣膜10A的膜厚也略有增加。
然后，在圖7中，在整個襯底表面上進行磷摻雜處理形成的約100nm厚的多晶硅膜13，在其上形成約150nm厚的硅化物膜(本實施方案中是鎢硅化物(WSix)膜)14，形成柵電極形成用的導(dǎo)電膜。另外，上述柵電極形成用的導(dǎo)電膜也可以是只由多晶硅膜形成的單層膜。
于是，在圖8中，以光刻膠膜15為掩模，在柵電極形成區(qū)域(厚的柵絕緣膜10A和薄的柵絕緣膜12)的下部離子注入雜質(zhì)。在該步驟中，通過例如以加速電壓70KeV、注入量7×1011/cm2的注入條件注入離子，在薄的柵絕緣膜12的下部形成第一注入層(深的注入層)16A，在厚的柵絕緣膜10A的下部形成第二注入層(淺的注入層)16B。此時，由于第一注入層16A(硼離子)因上述N型阱區(qū)域2B(磷離子)的存在而相互抵銷，該區(qū)域的雜質(zhì)成為N型。
進而，在圖9中，以光刻膠膜15為掩模向柵電極形成區(qū)域(薄的柵絕緣膜12)的下部離子注入雜質(zhì)。在該步驟中，通過例如以加速電壓20KeV、注入量2.25×1012/cm2的注入條件離子注入P型雜質(zhì)，在薄的柵絕緣膜12的下部的比較淺的區(qū)域(靠近襯底1表層的位置)形成第三注入層16C。
由此，在第一和第二柵絕緣膜10A、12的下部形成由第二注入層16B和第三注入層16C構(gòu)成的閾值電壓調(diào)整用的離子注入層16。
這樣地，根據(jù)本發(fā)明的制造方法，利用上述第一和第二柵絕緣膜10A、12的膜厚差，通過用一個掩模進行兩次離子注入，可以與A區(qū)域和B區(qū)域?qū)?yīng)地進行濃度調(diào)整，避免了現(xiàn)有情況那樣的采用兩個掩模的兩次離子注入步驟，可以提供閾值電壓基本上均勻的半導(dǎo)體裝置。
即，在本發(fā)明中，在第二柵絕緣膜12下預(yù)先形成N型阱區(qū)域2B(通常耐壓的P溝道型MOS晶體管用)，其雜質(zhì)濃度比高耐壓P溝道型開漏MOS晶體管用的N型阱區(qū)域2A的雜質(zhì)濃度大。在第一次離子注入步驟中以貫通第一和第二柵絕緣膜10A、12的離子注入條件進行離子注入時，該第二柵絕緣膜12下注入的硼離子與N型阱區(qū)域2B中的磷離子相抵銷，在第一次離子注入步驟中只在第一柵絕緣膜10A下形成想要的閾值電壓調(diào)整用的P型層。然后，為了在第二柵絕緣膜12下形成想要的閾值電壓調(diào)整用的P型層，以不貫通上述第一柵絕緣膜10A的離子注入條件進行第二次的離子注入，從而無須象現(xiàn)有情況那樣采用兩個掩模，可減少制造步驟數(shù)目，實現(xiàn)成本的降低。進一步說，由于形成該N型阱區(qū)域2B的步驟可以轉(zhuǎn)用通常耐壓的P溝道型MOS晶體管中的形成N型阱區(qū)域的步驟，可以只改變掩模，不會增加制造步驟數(shù)目。
另外，由于圖9所示的N型阱區(qū)域2A內(nèi)的源區(qū)附近的預(yù)定區(qū)域17中存在上述的與硼離子相抵銷的磷離子(N型阱區(qū)域2B)，在該部分中雜質(zhì)濃度比N型阱區(qū)域2A的雜質(zhì)濃度更大。因此，可以抑制空乏層從漏區(qū)9、19的擴展，可以減小晶體管尺寸，是有利于微細(xì)化的結(jié)構(gòu)。
另外，雖然在本實施方案中，在柵絕緣膜10A、12上形成柵電極形成用的導(dǎo)電膜后進行閾值電壓調(diào)整用的離子注入步驟，但本發(fā)明并不僅限于此，也可以是在形成上述柵絕緣膜10A、12后，形成柵電極形成用的導(dǎo)電膜之前，進行閾值電壓調(diào)整用的離子注入步驟。此時，如果考慮各柵絕緣膜10A、12的各膜厚設(shè)定第一和第二雜質(zhì)的離子注入條件就更好。另外，即使是在上述柵絕緣膜10A、12上形成柵電極形成用的導(dǎo)電膜(多晶硅膜13和鎢硅化物膜14)后進行閾值電壓調(diào)整用的離子注入的場合，也可以對應(yīng)于各區(qū)域A、B上層積的膜的膜厚，任意設(shè)定第一和第二雜質(zhì)的離子注入條件。
然后，在圖10中，以光刻膠膜(圖中省略)為掩模，對上述鎢硅化物膜14和多晶硅膜13構(gòu)圖，在多晶硅膜13A上形成由鎢硅化物膜14A層疊而成的柵電極18。
然后，在圖11中，以光刻膠膜(圖中省略)為掩模，向上述組件分離膜8A、8B和柵電極18一起以加速電壓20KeV、注入量2×1015/cm2的注入條件離子注入P型雜質(zhì)例如硼離子，以與上述柵電極18的一端部鄰接的方式形成高濃度的源區(qū)(P+層)19，在上述低濃度的漏區(qū)(P-層)9內(nèi)借助于上述選擇絕緣膜8B形成與上述柵電極18分離的高濃度的漏區(qū)(P+層)19。
進而，在整個表面上形成層間絕緣膜(在本實施方案中是NSG膜和BPSG膜的層積膜)20，通過在該層間絕緣膜20上形成的接觸孔形成連接源·漏區(qū)19的金屬布線(例如Al膜、Al-Si膜、Al-Si-Cn膜等)21。
然后，雖然在圖示的說明中省略了，但在整個表面上形成鈍化膜，從而完成本發(fā)明的半導(dǎo)體裝置的制造方法。
另外，雖然在本實施方案中，如上所述地形成由LOCOS絕緣膜構(gòu)成的選擇絕緣膜8B，與選擇絕緣膜8B相連地形成厚的柵絕緣膜10A(第一柵絕緣膜)，除去該厚的柵絕緣膜10A的一部分后與該厚的柵絕緣膜10A相連地形成薄的柵絕緣膜12(第二柵絕緣膜)，但各絕緣膜8B、10A、12的形成順序并不僅限于此，可以進行各種變更。
即，可以是上述選擇絕緣膜與上述柵絕緣膜的形成順序顛倒的情況，或構(gòu)成上述柵絕緣膜的兩種絕緣膜10A、12的形成順序顛倒的情況，或者在構(gòu)成上述柵絕緣膜的兩種絕緣膜10A、12的形成步驟之間夾著形成上述選擇絕緣膜8B的步驟的情況。
另外，雖然在本實施方案中介紹了在P溝道型開漏高耐壓MOS晶體管中適用本發(fā)明的一例，但是也可以是在N溝道型開漏高耐壓MOS晶體管中適用本發(fā)明的情況。
在此場合下，雖然圖示的說明中省略了，可以預(yù)先在在第二(膜厚薄的)柵絕緣膜下形成比P型襯底1的雜質(zhì)濃度大的P型阱區(qū)域，在第一次的離子注入步驟中以貫通第一(膜厚厚的)柵絕緣膜和第二柵絕緣膜的離子注入條件離子注入例如磷離子，使在該第二柵絕緣膜下注入的磷離子與P型阱區(qū)域(例如硼離子)相抵銷。在第二次離子注入步驟中以不貫通第一柵絕緣膜的離子注入條件只在第二柵絕緣膜下離子注入例如磷離子，可以在第一和第二柵絕緣膜下形成基本上均勻的閾值電壓調(diào)整用的P型層。由此，無須象現(xiàn)有情況那樣采用兩個掩模，可減少制造步驟數(shù)目，實現(xiàn)成本的降低。
另外，同樣地，由于在P型襯底的源區(qū)附近的預(yù)定區(qū)域中存在上述的與磷離子相抵銷的硼離子(P型阱區(qū)域)，在該部分中雜質(zhì)濃度比P型襯底的雜質(zhì)濃度更大。因此，可以抑制空乏層從漏區(qū)的擴展，可以減小晶體管尺寸，是有利于微細(xì)化的結(jié)構(gòu)。
最后，在本發(fā)明中介紹了預(yù)先在膜厚薄的柵絕緣膜12下形成N型阱區(qū)域2B，利用具有膜厚不同的柵絕緣膜10A、12的結(jié)構(gòu)，向圖8所示的A區(qū)域和B區(qū)域中注入P型雜質(zhì)(例如硼離子)，從而在A區(qū)域注入的硼離子與構(gòu)成N型阱區(qū)域2B的磷離子相抵銷，預(yù)先向A區(qū)域注入硼離子，可以不用兩個掩模，實現(xiàn)想要的閾值電壓調(diào)整用的技術(shù)。但是，作為本發(fā)明的應(yīng)用，也可以是，利用具有膜厚不同的柵絕緣膜10A、12的結(jié)構(gòu)，向A區(qū)域和B區(qū)域注入P型雜質(zhì)(例如硼離子)，然后只向A區(qū)域注入N型雜質(zhì)(例如磷離子)，由此該A區(qū)域的注入到襯底深處的硼離子與磷離子相抵銷(注入到襯底淺處的硼離子殘留)，可以不用兩個掩模，實現(xiàn)想要的閾值電壓調(diào)整。
另外，在上述應(yīng)用例中，受具有不同膜厚的柵絕緣膜的膜厚差的影響。即，由于必須在第一次離子注入步驟中以貫通厚的柵絕緣膜(與薄的柵絕緣膜)的注入條件進行離子注入，在第二次離子注入步驟中以不貫通厚的柵絕緣膜(貫通薄的柵絕緣膜)的注入條件進行離子注入，由于二者的膜厚差在A區(qū)域下的注入到襯底深處的硼離子與第二次的磷離子不能相抵銷的場合也會存在。但在本發(fā)明中，預(yù)先形成深達(dá)至少比第一次的硼離子注入的深度還深的區(qū)域的N型阱區(qū)域，不會產(chǎn)生上述問題。
根據(jù)本發(fā)明，對于在具有不同膜厚的柵絕緣膜的半導(dǎo)體裝置中閾值電壓調(diào)整用的離子注入層的形成步驟，利用該柵絕緣膜的膜厚差，可以使制造步驟合理化，實現(xiàn)成本的降低。
另外，以貫通膜厚不同的柵絕緣膜的方式在半導(dǎo)體層內(nèi)離子注入與該半導(dǎo)體層相反導(dǎo)電型的雜質(zhì)時，由于在膜厚薄的柵絕緣膜下形成的與上述半導(dǎo)體層導(dǎo)電型相同的、雜質(zhì)濃度更大的阱區(qū)域，與在該膜厚薄的柵絕緣膜下注入的上述雜質(zhì)離子相抵銷。因此，該阱區(qū)域的雜質(zhì)濃度比半導(dǎo)體層的雜質(zhì)濃度大，可以抑制空乏層從漏區(qū)的擴展，實現(xiàn)晶體管尺寸的微細(xì)化。
權(quán)利要求
1.一種半導(dǎo)體裝置的制造方法，其特征在于包括下列步驟在某導(dǎo)電型的半導(dǎo)體襯底內(nèi)形成第一相反導(dǎo)電型阱區(qū)域的步驟；在上述半導(dǎo)體襯底內(nèi)形成其雜質(zhì)濃度比上述第一相反導(dǎo)電型阱區(qū)域的雜質(zhì)濃度高的第二相反導(dǎo)電型阱區(qū)域的步驟；在上述第一相反導(dǎo)電型阱區(qū)域上形成第一柵絕緣膜的步驟；在上述第二相反導(dǎo)電型阱區(qū)域上形成比上述第一柵絕緣膜薄的第二柵絕緣膜的步驟；以貫通上述第一和第二柵絕緣膜的條件向上述第一和第二相反導(dǎo)電型阱區(qū)域內(nèi)注入第一某導(dǎo)電型雜質(zhì)的步驟；以及以不貫通上述第一柵絕緣膜、貫通上述第二柵絕緣膜的條件，向上述第二相反導(dǎo)電型阱區(qū)域內(nèi)注入第二某導(dǎo)電型雜質(zhì)的離子注入步驟。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于上述第二相反導(dǎo)電型阱區(qū)域以與上述第一某導(dǎo)電型雜質(zhì)相抵銷的方式形成。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于在形成上述第一柵絕緣膜的步驟之后，有形成上述第二柵絕緣膜的步驟。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的制造方法，其特征在于在形成上述第一柵絕緣膜的步驟之前，有形成上述第二柵絕緣膜的步驟。
5.一種半導(dǎo)體裝置的制造方法，其特征在于包括下列步驟用在半導(dǎo)體襯底上的預(yù)定區(qū)域上形成的耐氧化膜作掩模，對上述半導(dǎo)體襯底選擇氧化形成選擇絕緣膜的步驟；除去上述耐氧化膜后，在上述半導(dǎo)體襯底上熱氧化，以使上述選擇絕緣膜連起來的方式形成第一柵絕緣膜的步驟；除去在上述半導(dǎo)體襯底的預(yù)定區(qū)域上形成的上述第一柵絕緣膜的一部分后，在上述半導(dǎo)體襯底上熱氧化，以使上述第一柵絕緣膜連起來的方式形成比上述第一柵絕緣膜薄的第二柵絕緣膜的步驟；以貫通上述第一和第二柵絕緣膜的條件向上述半導(dǎo)體襯底內(nèi)注入第一某導(dǎo)電型雜質(zhì)的步驟；以不貫通上述第一柵絕緣膜、貫通上述第二柵絕緣膜的條件，向上述半導(dǎo)體襯底內(nèi)注入第二某導(dǎo)電型雜質(zhì)的離子注入步驟；以跨過上述第一柵絕緣膜、上述第二柵絕緣膜和上述選擇絕緣膜的方式形成柵電極的步驟；以及在上述柵電極上以夾著上述第二柵絕緣膜鄰接的方式形成源區(qū)，同時在上述柵電極上以夾著上述選擇絕緣膜鄰接的方式形成漏區(qū)的步驟。
全文摘要
一種半導(dǎo)體裝置的制造方法，其特征在于包括下列步驟在某導(dǎo)電型的半導(dǎo)體襯底內(nèi)形成第一相反導(dǎo)電型阱區(qū)域的步驟；在上述半導(dǎo)體襯底內(nèi)形成其雜質(zhì)濃度比上述第一相反導(dǎo)電型阱區(qū)域的雜質(zhì)濃度高的第二相反導(dǎo)電型阱區(qū)域的步驟；在上述第一相反導(dǎo)電型阱區(qū)域上形成第一柵絕緣膜的步驟；在上述第二相反導(dǎo)電型阱區(qū)域上形成比上述第一柵絕緣膜薄的第二柵絕緣膜的步驟；以貫通上述第一和第二柵絕緣膜的條件向上述第一和第二相反導(dǎo)電型阱區(qū)域內(nèi)注入第一某導(dǎo)電型雜質(zhì)的步驟；以及以不貫通上述第一柵絕緣膜、貫通上述第二柵絕緣膜的條件，向上述第二相反導(dǎo)電型阱區(qū)域內(nèi)注入第二某導(dǎo)電型雜質(zhì)的離子注入步驟。
文檔編號H01L21/265GK1421909SQ0215267
公開日2003年6月4日 申請日期2002年11月29日 優(yōu)先權(quán)日2001年11月30日
發(fā)明者上原正文, 菊地修一, 木綿正明 申請人:三洋電機株式會社, 新潟三洋電子株式會社