專利名稱：利用側(cè)墻和多晶硅固相擴(kuò)散制作納米cmos器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及超大規(guī)模集成電路(ULSI)技術(shù)領(lǐng)域中納米CMOS器件和電路的制備方法，尤其是利用側(cè)墻轉(zhuǎn)移實(shí)現(xiàn)納米級(jí)MOS晶體管柵線條和利用重?fù)诫s多晶硅做固相擴(kuò)散源實(shí)現(xiàn)CMOS LDD區(qū)超淺結(jié)，從而最終實(shí)現(xiàn)納米級(jí)CMOS器件和電路的方法。
目前，納米級(jí)細(xì)柵線條制作方法主要有傳統(tǒng)的光刻技術(shù)以及各種類光刻技術(shù)，如深紫外光刻、軟X射線光刻、電子束直寫等；以及各種圖形轉(zhuǎn)移技術(shù)，如等離子體灰化、側(cè)墻轉(zhuǎn)移等。
目前應(yīng)用比較多的光刻技術(shù)是KrF248nm光源和ArF193nm光源Stepper光刻技術(shù)，光刻尺寸為0.25～0.18μm，是工業(yè)界的主流生產(chǎn)技術(shù)，通過等離子體灰化(ashen)或者移相掩摸技術(shù)可以用于亞0.1μm柵長器件的生產(chǎn)。目前這種光刻機(jī)極其昂貴，而且對(duì)工作環(huán)境的要求極其苛刻。超深紫外光刻方法尚處于研究階段，其采用13nm波長近X射線做光源，目前沒有適宜的輻射源，多層薄膜光學(xué)透鏡的制造也很困難，也沒有合適的掩膜版制造技術(shù)。X射線光刻技術(shù)應(yīng)用于亞0.1μm器件的研制，目前只在IBM公司有比較多的報(bào)道。電子束直寫技術(shù)是目前實(shí)驗(yàn)室中制作納米線條的主要手段，由于產(chǎn)出率低、成本高，所以應(yīng)用到工業(yè)生產(chǎn)中的很少，制作50nm以下的線條也有一些困難。
側(cè)墻圖形轉(zhuǎn)移技術(shù)是目前應(yīng)用最多的一種非光刻和非電子束直寫制作納米級(jí)柵線條的技術(shù)。目前報(bào)道的柵長度最小的MOS晶體管(Intel公司，柵長10nm)和柵長最小的線條(美國加州大學(xué)伯克力分校，柵線條長7nm)都由這種方法制成。這種方法對(duì)設(shè)備要求比較低，可以在常規(guī)工藝線上實(shí)現(xiàn)納米級(jí)柵線條，成本較低，產(chǎn)出率很高，制備也比較方便。
進(jìn)入亞0.1μm后輕摻雜源漏區(qū)(LDD)或者源漏擴(kuò)展區(qū)(SDE)的制作成為工藝技術(shù)迫切需要解決的另一個(gè)難題，器件性能對(duì)雜質(zhì)的濃度(＞1E20cm-3)，LDD結(jié)深(柵長90nm器件，Xj＜45nm)，雜質(zhì)濃度梯度(柵長90nm器件，＜7.2nm/dec)都提出了更高的要求以上數(shù)據(jù)來自ITRS公布的2001年Roadmap。
目前超淺結(jié)主要通過低能離子注入+快速熱處理(RTP)形成，常用雜質(zhì)為B、BF2、P、As、Sb等，但是雜質(zhì)激活率低，存在增強(qiáng)擴(kuò)散，雜志濃度梯度小等問題。為了得到更淺的PN結(jié)深，人們?cè)噲D利用重離子簇，例如BF2、B2H6和PH3注入來得到比較淺的PN結(jié)。BF2中的F在隨后的RTP中會(huì)擴(kuò)散到SiO2-Si界面，造成等效柵氧厚度增加和界面缺陷密度增加，影響器件的可靠性。B2H6和PH3離子注入目前尚在研究之中，而雜質(zhì)吸附及激光退火，等離子浴摻雜(plasmashower)等方法進(jìn)入實(shí)用階段還有很多工作要作。
固相擴(kuò)散是器件研制過程中利用的比較多的一種的方法，常見的固相擴(kuò)散源有PSG，BSG，低能離子注入SiO2+固相擴(kuò)散，多晶硅等。固相擴(kuò)散可以實(shí)現(xiàn)比較高的表面雜質(zhì)濃度，以及很高的雜質(zhì)激活率，主要缺點(diǎn)是固相擴(kuò)散需要比較高的溫度(通常＞1000℃)，工藝的均勻性和可重復(fù)性也有待改進(jìn)。PSG，BSG等只能實(shí)現(xiàn)一種晶體管而不能同時(shí)實(shí)現(xiàn)CMOS，所以無法實(shí)現(xiàn)CMOS電路；低能離子注入SiO2+固相擴(kuò)散工藝相對(duì)比較復(fù)雜，也需要超低能離子注入；多晶硅在MOS工藝中應(yīng)用比較多的是用來做P+N結(jié)的固相擴(kuò)散源以實(shí)現(xiàn)PMOS晶體管，目前尚未有用來同時(shí)實(shí)現(xiàn)P+N，N+P超淺結(jié)的報(bào)道。
本發(fā)明的制作納米級(jí)CMOS器件和電路的方法包括以下步驟(1)設(shè)計(jì)體硅或者SOI材料上的單元版圖P阱，N阱(SOI不需要制作阱)，LOCOS隔離，有源區(qū)閾值電壓調(diào)整注入(p-，n-)，源漏區(qū)注入(p+，n+)，接觸孔，金屬引線，鈍化等的掩膜版同常規(guī)工藝版圖完全一致，但是沒有多晶硅柵這層掩膜版，多晶硅柵是通過側(cè)墻線條轉(zhuǎn)移形成的，多晶硅掩膜版的作用是引出側(cè)墻形成的柵線條而不是形成柵。同常規(guī)工藝相比，增加了兩張版，其一用于形成側(cè)墻，其二用于刻蝕掉不必要的側(cè)墻部分以避免形成不需要的柵線條；(2)根據(jù)閾值電壓的要求完成阱的制作，隨后進(jìn)行器件隔離、閾值電壓調(diào)整注入，柵氧化和柵多晶硅淀積；a.阱的制作，即P阱或N阱，或者雙阱，將阱的雜質(zhì)濃度調(diào)整到可以得到適宜的PMOS，NMOS閾值電壓(SOI工藝一般不需要制作阱)；b.場(chǎng)區(qū)注入和器件隔離；c.犧牲SiO2生長(需要時(shí)進(jìn)行閾值調(diào)整注入)和腐蝕，柵氧化層生長；d.淀積第一層多晶硅；(3)利用側(cè)墻轉(zhuǎn)移實(shí)現(xiàn)柵線條；優(yōu)選的方法如下a.刻蝕部分多晶硅，以防止側(cè)墻轉(zhuǎn)移時(shí)形成不必要的環(huán)狀的多晶硅柵線條；b.在多晶硅上淀積氮化硅；c.淀積第二層多晶硅；d.光刻第二層多晶硅，刻蝕第二層多晶硅，光刻該層多晶硅的目的是形成陡直的邊緣以得到比較理想的側(cè)墻邊緣；e.淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成側(cè)墻；f.再次刻蝕剩余的第二層多晶硅；g.刻蝕氮化硅；h.腐蝕側(cè)墻二氧化硅；i.干法刻蝕多晶硅形成柵線條，優(yōu)選的方法為反應(yīng)離子刻蝕法；j.腐蝕氮化硅。
(4)淀積二氧化硅，隨后反應(yīng)離子刻蝕(RIE)二氧化硅形成側(cè)墻；(5)利用多晶硅固相擴(kuò)散實(shí)現(xiàn)互補(bǔ)CMOS LDD區(qū)；優(yōu)選的方法如下a.淀積多晶硅，隨后光刻，利用光刻膠作掩蔽進(jìn)行P+，N+型重?fù)诫s；b.快速熱處理形成晶體管源漏擴(kuò)展區(qū)，優(yōu)選的方法為在1000～1100℃條件下處理10～20秒；c.刻蝕掉多晶硅。
(6)淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成最終器件的側(cè)墻；
(7)采用常規(guī)后續(xù)工藝形成源漏，刻蝕接觸孔，形成金屬連線，完成器件之間的連接。
本發(fā)明在側(cè)墻轉(zhuǎn)移制作柵線條的步驟中，采用了多晶硅/氮化硅/多晶硅這樣的三層結(jié)構(gòu)，利用二氧化硅側(cè)墻來形成柵線條，工藝相對(duì)于多晶硅/二氧化硅兩層結(jié)構(gòu)要復(fù)雜一些，主要是基于這樣一些考慮首先，就一般的刻蝕氣體而言，反應(yīng)離子刻蝕(RIE)二氧化硅/多晶硅的選擇比比較小，如果采用多晶硅/二氧化硅兩層結(jié)構(gòu)，則在刻蝕二氧化硅定義側(cè)墻邊緣時(shí)在過刻蝕時(shí)會(huì)損傷柵多晶硅層，而在刻蝕氮化硅形成側(cè)墻時(shí)會(huì)進(jìn)一步嚴(yán)重地刻蝕多晶硅，造成多晶硅表面粗糙，而且在側(cè)墻兩邊多晶硅厚度會(huì)存在比較大的差別，并且最終導(dǎo)致柵線條非常不均勻，而且上述等離子體刻蝕都直接在柵多晶硅上進(jìn)行，會(huì)對(duì)柵介質(zhì)層造成嚴(yán)重?fù)p傷，而采用三層結(jié)構(gòu)可以將定義側(cè)墻邊緣和側(cè)墻刻蝕轉(zhuǎn)移到柵多晶硅上的氮化硅層進(jìn)行，有效地避免了上述問題。其次，利用多晶硅進(jìn)行ICP刻蝕時(shí)可以得到非常陡峭的邊緣，這樣最終形成的柵線條要整齊一些。
圖3是一組利用側(cè)墻轉(zhuǎn)移最終形成的多晶硅柵線條的掃描電鏡(SEM)照片(頂視圖)，它們對(duì)應(yīng)于不同的側(cè)墻厚度，從中可以看出線條寬度分別為圖3(a)84.6nm，圖3(b)101.6nm，圖3(c)118.5nm.。
圖4(a)對(duì)應(yīng)的是一個(gè)柵長約50nm，柵寬84μm(已經(jīng)單位化為微米)，分成兩條的NMOS晶體管的輸出特性曲線。漏源電壓3V，柵源電壓0～3V，500mV/級(jí)，硅襯底懸空。從曲線可以看出，飽和電流驅(qū)動(dòng)能力大概是0.32mA/μm。鑒于器件沒有采用硅化物工藝，這樣的驅(qū)動(dòng)能力是相當(dāng)理想的。當(dāng)然，器件的泄漏電流比較大，顯示出比較嚴(yán)重的短溝效應(yīng)，這是由于器件溝道區(qū)雜質(zhì)濃度比較低(P型襯底，工藝過程中硼損失比較嚴(yán)重導(dǎo)致濃度沒達(dá)到預(yù)期的1E18cm-3，而只有2E17cm-3)，而且沒有采用溝道工程中所常用的一些方法如溝道σ摻雜、源漏區(qū)“halo”注入等措施來抑制短溝效應(yīng)的原因。
圖4(b)對(duì)應(yīng)的是一個(gè)柵長約50nm，柵寬84μm(已經(jīng)單位化為微米)，分成兩條的PMOS晶體管的輸出特性曲線。漏源電壓-3V，柵源電壓0～-3V，-500mV/級(jí)，硅襯底懸空。從曲線可以看出，飽和電流驅(qū)動(dòng)能力大概是0.25mA/μm，器件顯示出比較理想的短溝效應(yīng)。盡管沒有采用特殊方法來抑制短溝效應(yīng)，但是由于溝道濃度比較高(1.5E18cm-3)，所以器件仍然表現(xiàn)出比較理想的短溝效應(yīng)。從PMOS管比較高的擊穿電壓可以看出器件源漏區(qū)的超淺PN結(jié)是相當(dāng)理想的。
圖5是一組利用多晶硅作固相擴(kuò)散源實(shí)現(xiàn)超淺LDD區(qū)的SIMS分析結(jié)果。試驗(yàn)所使用的襯底是n-(100)硅片，上面淀積一層150nm(實(shí)際約為148nm)多晶硅，重?fù)诫s注入后高溫RTP推進(jìn)(1000℃，20秒-接近于固相推進(jìn)和源漏區(qū)雜質(zhì)激活時(shí)間的總和)后所作的SIMS剖面圖。圖5(a)是磷雜質(zhì)剖面，圖5(b)是硼雜質(zhì)剖面。由于國內(nèi)沒有條件準(zhǔn)確標(biāo)定雜質(zhì)濃度，所以只能利用相對(duì)值定性分析圖5(a)磷表面濃度大概為1E21cm-3，雜質(zhì)濃度梯度大概是12nm/dec；圖5(b)硼表面濃度大概為4E21cm-3，雜質(zhì)濃度梯度大概是12nm/dec。從這些結(jié)果來看，LDD區(qū)表面濃度完全可以滿足納米級(jí)CMOS器件的需要，雜質(zhì)濃度梯度略高于Roadmap值。
本發(fā)明的方法與傳統(tǒng)體硅雙阱CMOS工藝完全兼容，并且可以應(yīng)用于SOI工藝。采用側(cè)墻轉(zhuǎn)移制作柵線條和重?fù)诫s多晶硅作擴(kuò)散源形成源漏區(qū)超淺結(jié)，并且將二者有機(jī)地結(jié)合起來，從而最終實(shí)現(xiàn)納米級(jí)CMOS晶體管和器件，有效地克服了納米級(jí)晶體管和電路工藝中柵線條光刻和源漏區(qū)超淺結(jié)LDD制作兩大技術(shù)難題，極大地降低了對(duì)工藝設(shè)備的要求。
圖5是為采用本發(fā)明方法利用多晶硅作固相擴(kuò)散源模擬LDD區(qū)制作過程得到的硼和磷的SIMS剖面圖。其中圖5(a)是磷的剖面，磷表面濃度大概為1E21cm-3，雜質(zhì)濃度梯度大概是12nm/dec；圖5(b)是硼的剖面，硼表面濃度大概為4E21cm-3，雜質(zhì)濃度梯度大概是10nm/dec。
采用體硅P(100)硅片，襯底20電阻率為10～15Ω·cm。當(dāng)然，也可以采用SOI片，不同之處在于不需要制作阱。
1.采用雙阱工藝，兩步推阱法首先光刻N(yùn)阱，進(jìn)行阱注入磷，80～120Kev，1.0～4.0E13cm-2，隨后1000℃，氫氧合成氧化約150～200nm二氧化硅，同時(shí)進(jìn)行N阱推進(jìn)；隨后光刻P阱區(qū)，進(jìn)行阱注入磷，60～100Kev，1.0～4.0E13cm-2，隨后1000℃，氫氧合成氧化約100～150nm二氧化硅后1000℃氮?dú)馔嘶?～4小時(shí)。推阱結(jié)果為阱深約2微米，表面雜質(zhì)濃度約1E18cm-3。
2.漂去表面二氧化硅，進(jìn)行場(chǎng)區(qū)注入和常規(guī)局域硅氧化隔離(LOCOS)，生長約600nm的場(chǎng)區(qū)二氧化硅21。
3.生長約30nm的二氧化硅犧牲層(需要時(shí)進(jìn)行閾值調(diào)整注入)，隨后用緩沖氫氟酸漂去二氧化硅犧牲層，生長約4nm的柵氧化層22。
4.低壓化學(xué)氣相淀積約250nm的第一層不摻雜多晶硅23，NMOS晶體管對(duì)應(yīng)的剖面圖如圖2(a)所示。
5.用冗余側(cè)墻刻蝕掩膜版15光刻第一層多晶硅，如其剖面如圖2(b)所示。本次光刻的目的并不是光刻?hào)啪€條，而是將一部分側(cè)墻邊緣底下的多晶硅刻蝕掉，如器件單元版

圖1所示側(cè)墻邊緣定義掩膜版14的作用是刻蝕出一個(gè)陡直的邊緣，在邊緣處形成未來的側(cè)墻環(huán)，但是只有有源區(qū)掩膜版12上的側(cè)墻和下面的多晶硅才形成未來的多晶硅柵，其它部分是不需要的，否則會(huì)增加器件柵電容，并且會(huì)影響布線以及器件集成密度的提高，所以加一張掩膜版15將這部分多晶硅刻蝕掉，上面即使有側(cè)墻，最后也不會(huì)形成不必要的多晶硅線條。
6.化學(xué)氣相淀積約100～150nm的氮化硅24。由于氮化硅存在比較大的應(yīng)力，應(yīng)該合理選擇氮化硅與多晶硅的厚度比進(jìn)行應(yīng)力補(bǔ)償。一般而言，1∶1至1∶2是比較合適的。結(jié)構(gòu)剖面如圖2(c)所示。
7.低壓化學(xué)氣相淀積第二層多晶硅25，如圖2(d)所示。
8.隨后用側(cè)墻邊緣定義掩膜版14進(jìn)行光刻，采用感應(yīng)耦合等離子體(ICP)刻蝕多晶硅，形成陡直的邊緣，如圖2(e)。
9.低壓化學(xué)氣相淀積(LPCVD)二氧化硅，隨后反應(yīng)離子刻蝕(RIE)二氧化硅形成側(cè)墻26，器件的剖面圖如圖2(f)所示。這時(shí)的側(cè)墻寬度基本上就是未來的器件柵線條寬度。在實(shí)際工藝中，可以根據(jù)對(duì)柵線條長度的需要選擇LPCVD二氧化硅的厚度，在沒有過刻蝕的情況下側(cè)墻的寬度大約是二氧化硅厚度的60～80％，具體與二氧化硅是否熱致密有關(guān)。
10.以側(cè)墻二氧化硅和氮化硅作硬掩膜ICP刻蝕剩余多晶硅，也可以采用氫氧化鉀和雙氧水溶液腐蝕剩余多晶硅，但是其工藝相對(duì)麻煩且必須進(jìn)行去鉀離子處理工序。去掉剩余多晶硅的器件剖面圖如圖2(g)所示。
11.利用多晶硅柵引出掩膜版11光刻出器件的柵引出端。引出端應(yīng)該與側(cè)墻邊緣有一定的重合，以保證柵線條能夠成功引出。
12.以側(cè)墻二氧化硅作硬掩膜和光刻膠掩膜RIE刻蝕氮化硅，在氮化硅層上完整地刻蝕出柵線條和引出端，如圖2(h)所示。由于側(cè)墻邊緣比較薄，所以刻蝕時(shí)應(yīng)該保證二氧化硅和氮化硅有比較高的選擇比，以保證柵線條邊緣比較整齊。
13.以第一層多晶硅為硬掩膜，采用緩沖HF酸漂掉側(cè)墻二氧化硅，如圖2(i)所示。由于側(cè)墻二氧化硅比較薄，所以一般不會(huì)對(duì)暴露出來的場(chǎng)氧造成影響。
14.以氮化硅圖形為硬掩膜，ICP自對(duì)準(zhǔn)刻蝕出真正的多晶硅柵線條和引出端，如圖2(j)所示。這步工藝實(shí)際上是氮化硅層上的圖形轉(zhuǎn)移。
15.LPCVD二氧化硅10～20nm，RIE形成側(cè)墻，如圖2(k)所示。這部分側(cè)墻應(yīng)該盡可能薄，其作用在于保護(hù)柵氧化層，以及隔離柵多晶硅和即將淀積的固相擴(kuò)散源多晶硅。當(dāng)柵氧化層比較厚時(shí)，可以省略這步工藝。
16.LPCVD第二層多晶硅150～250nm，隨后用PMOS和NMOS晶體管的源漏區(qū)注入版對(duì)其進(jìn)行選擇性重?fù)诫s注入P，65～120Kev，1～3E16cm-2；B，45～85Kev，1～3E16cm-2。注入能量取決于第二層多晶硅厚度和所希望的濃度峰值的位置，但是雜質(zhì)濃度峰值必須離開多晶硅-硅襯底3個(gè)以上的射程偏差，以確保雜質(zhì)不會(huì)注入器件溝道區(qū)從而造成器件穿通。
17.1000～1100℃，10～20秒進(jìn)行快速熱處理(RTP)，進(jìn)行雜質(zhì)激活和以重?fù)诫s多晶硅為固相擴(kuò)散源將雜質(zhì)向源漏區(qū)擴(kuò)散從而形成LDD區(qū)的超淺PN結(jié)，如圖2(1)所示。應(yīng)該指出的是PMOS和NMOS晶體管的LDD區(qū)是同時(shí)形成的，由于雜質(zhì)在多晶硅中的縱向擴(kuò)散(向襯底方向)比橫向擴(kuò)散快得多，而且擴(kuò)散長度也小的多，所以不會(huì)造成多晶硅中的雜質(zhì)補(bǔ)償。
18.ICP刻蝕掉重?fù)诫s多晶硅?？涛g時(shí)應(yīng)該避免過刻蝕，以防止造成器件源漏區(qū)表面粗糙，影響器件性能。
19.180℃濃磷酸腐蝕氮化硅。由于濃磷酸腐蝕氮化硅和二氧化硅的腐蝕比很高(80∶1，甚至更高)，而且基本上不腐蝕單晶硅，所以一般不會(huì)對(duì)柵氧和硅造成損傷。
20.LPCVD二氧化硅100～200nm，RIE刻蝕側(cè)墻，器件剖面如圖2(m)所示。一般在刻蝕側(cè)墻時(shí)保留部分二氧化硅(20～60nm)用作源漏區(qū)離子注入的阻擋層以減少對(duì)源漏區(qū)的損傷和避免隧道效應(yīng)。
21.器件源漏區(qū)重?fù)诫s選擇注入，同時(shí)對(duì)柵多晶硅進(jìn)行重?fù)诫sP，45～85Kev，3～5E15cm-2；B，35～65Kev，3～5E15cm-2。
22. 1000～1100℃，10～20秒進(jìn)行快速熱處理(RTP)，進(jìn)行雜質(zhì)激活和修復(fù)因注入而損傷的晶格。至此前工藝全部完成，器件剖面如圖2(n)所示。
23.淀積磷硅玻璃，逥流，光刻接觸孔，隨后淀積金屬，刻蝕，以及金屬化形成互連。至此器件和電路工藝基本完成。
權(quán)利要求
1.利用側(cè)墻和多晶硅固相擴(kuò)散制作CMOS器件的方法，依次包括以下步驟(1)設(shè)計(jì)單元版圖同常規(guī)工藝版圖相比，沒有多晶硅柵這層掩膜版，另外增加了一層用于形成側(cè)墻的掩膜版，增加一層用于刻蝕掉不必要的側(cè)墻部分的掩膜版；(2)進(jìn)行器件隔離、柵氧化和柵多晶硅淀積；此步驟之前如果需要制作阱，則根據(jù)閾值電壓的要求完成阱的制作；(3)利用側(cè)墻轉(zhuǎn)移實(shí)現(xiàn)柵線條；(4)淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成側(cè)墻；(5)利用多晶硅固相擴(kuò)散實(shí)現(xiàn)互補(bǔ)CMOS LDD區(qū)；(6)淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成最終器件的側(cè)墻；(7)采用常規(guī)后續(xù)工藝形成源漏，刻蝕接觸孔，形成金屬連線，完成器件之間的連接。
2.如權(quán)利要求1所述的制作CMOS器件的方法，其特征在于利用側(cè)墻轉(zhuǎn)移實(shí)現(xiàn)柵線條的方法依次包括以下步驟(1)刻蝕部分多晶硅；(2)在多晶硅上淀積氮化硅；(3)淀積第二層多晶硅；(4)光刻第二層多晶硅，刻蝕第二層多晶硅；(5)淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成側(cè)墻；(6)再次刻蝕剩余的第二層多晶硅；(7)刻蝕氮化硅；(8)腐蝕側(cè)墻二氧化硅；(9)干法刻蝕多晶硅形成柵線條；(10)腐蝕氮化硅。
3.如權(quán)利要求1或2所述的制作CMOS器件的方法，其特征在于利用多晶硅固相擴(kuò)散實(shí)現(xiàn)互補(bǔ)CMOS LDD區(qū)的方法依次包括以下步驟(1)淀積多晶硅，隨后光刻，利用光刻膠作掩蔽進(jìn)行P+，N+型重?fù)诫s注入；(2)快速熱處理推進(jìn)雜質(zhì)形成晶體管源漏擴(kuò)展區(qū)；(3)刻蝕掉多晶硅。
4.如權(quán)利要求2所述的制作CMOS器件的方法，其特征在于所述干法刻蝕多晶硅形成柵線條采用的是感應(yīng)離子刻蝕法。
5.如權(quán)利要求3所述的制作CMOS器件的方法，其特征在于所述快速熱處理形成晶體管源漏擴(kuò)展區(qū)是在1000～1100℃條件下處理10～20秒。
全文摘要
本發(fā)明提供了一種利用側(cè)墻和多晶硅固相擴(kuò)散制作納米CMOS器件的方法，屬于超大規(guī)模集成電路技術(shù)領(lǐng)域。該方法依次包括以下步驟設(shè)計(jì)單元版圖；器件隔離、柵氧化和柵多晶硅淀積，此步驟之前根據(jù)需要制作阱；利用側(cè)墻轉(zhuǎn)移實(shí)現(xiàn)柵線條；淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成側(cè)墻；利用多晶硅固相擴(kuò)散實(shí)現(xiàn)互補(bǔ)CMOS LDD區(qū)；淀積二氧化硅，隨后反應(yīng)離子刻蝕二氧化硅形成最終器件的側(cè)墻；采用常規(guī)后續(xù)工藝形成源漏，刻蝕接觸孔，形成金屬連線，完成器件之間的連接。本發(fā)明方法避免了極細(xì)柵線條和超淺結(jié)制作對(duì)半導(dǎo)體設(shè)備的苛刻要求，工藝簡單易行，具有很大的優(yōu)越性。
文檔編號(hào)H01L21/8238GK1416168SQ0214637
公開日2003年5月7日 申請(qǐng)日期2002年10月30日 優(yōu)先權(quán)日2002年10月30日
發(fā)明者劉文安, 劉金華, 黃如, 張興 申請(qǐng)人:北京大學(xué)