專利名稱：可變電容及其制造方法
技術領域：
本發(fā)明是關于一種可變電容(varactor)及其制造方法，且特別是關于一種適用于高頻電路的可變電容及其制造方法。
在公知的高頻電路中，主要通過改變可變電容的供給電壓，以改變可變電容的電容量，進而使高頻電路所發(fā)射或接收的頻率改變，以使裝載此高頻電路的無線通訊裝置可準確地接收傳送通訊信號。
再者，在公知的高頻電路的制作工藝中，其可變電容的制作工藝通常在完成高頻電路的金氧半導體(Metal-Oxide Semiconductor，MOS)部分與雙載子金氧半導體(Bipolar Complementary Metal-OxideSemiconductor，BiCMOS)部分的制作工藝后，才開始進行。
請參照圖6所示，公知的可變電容的制造方法在具有N+埋層(Buried)12、位于N+埋層12上方的N型阱區(qū)14、位于N+埋層12上方的深集極(deep collector)區(qū)20、及位于N型阱區(qū)14與深集極區(qū)20之間的場氧化層16的基底10上，將P型離子植入于N型阱區(qū)14中，以于N型阱區(qū)14的表面形成P+摻雜區(qū)18。之后，分別于P+摻雜區(qū)18及深集極區(qū)20的表面形成金屬硅化物層22、24，再于基底10上形成一層介電層26。接著，于介電層26中形成分別與金屬硅化物層22、24相連接的接觸窗28、30。如此，即完成由深集極20、N+埋層12、N型阱區(qū)14/P+摻雜區(qū)18所構成的可變電容。
由于可變電容的效能(Q)與其電容值及電阻值成反比關系，且其電容值為此可變電容所需的電容值，因此，在不可改變其電容值的情形下，僅能以降低可變電容的電阻值的方式來提高其效能。然而，在公知的可變電容的結構中，由于可變電容的電阻值主要是受到具有較大電阻值的N型阱區(qū)14的影響，因此，在無法降低N型阱區(qū)14的電阻值的情形下，無法更進一步地提生可變電容的效能。
再者，本發(fā)明的再一目的提供一種可變電容，以縮小整體電路布局所需的空間。
本發(fā)明提出一種可變電容，由在基底中的第一型式的埋層、第一型式的阱區(qū)、第二型式的摻雜區(qū)及導體層所構成。第一型式的阱區(qū)位于基底中，且第一型式的阱區(qū)具有凹陷。第一型式的埋層位于第一型式的阱區(qū)下方的基底中，且第一型式的埋層與第一型式的阱區(qū)相連接。第二型式的摻雜區(qū)位于第一型式的阱區(qū)的凹陷底部。導體層位于第一型式的埋層之上，且導體層與第一型式的埋層相連接。
本發(fā)明再提出一種可變電容，由在基底中的第一型式的埋層、第一型式的阱區(qū)、至少一個第二型式的摻雜區(qū)及至少一個導體層所構成，其中基底具有至少一個淺溝渠隔離結構。第一型式的阱區(qū)位于基底中。第一型式的埋層位于第一型式的阱區(qū)下的基底中，且第一型式的埋層與第一型式的阱區(qū)相連接。第二型式的摻雜區(qū)位于淺溝渠隔離結構底部的第一型式的阱區(qū)中。導體層與第一型式的埋層相連接。
本發(fā)明提出一種可變電容的制造方法，此方法包括首先，提供一基底，基底中已形成有第一型式的埋層、及位于第一型式的埋層之上且與第一型式的埋層相連接的第一型式的阱區(qū)。再移除部分第一型式的阱區(qū)，以形成未暴露第一型式的埋層的至少一開口。接著，于開口底部的第一型式的阱區(qū)中形成第二型式的摻雜區(qū)。
本發(fā)明再提出一種可變電容的制造方法，此方法包括首先，提供一基底，基底中已形成有第一型式的埋層、及位于第一型式的埋層之上且與第一型式的埋層相連接的第一型式的阱區(qū)。再于第一型式的阱區(qū)中形成淺溝渠隔離結構。接著，移除部分第一型式的阱區(qū)，以形成暴露第一型式的埋層的開口，再于基底之上形成介電層。之后，于介電層中形成至少一個第一接觸窗開口與至少一個第二接觸窗開口，且第一接觸窗開口暴露部分金屬硅化物層，第二接觸窗開口暴露淺溝渠隔離結構底部的第一型式的阱區(qū)。再于淺溝渠隔離結構底部的第一型式的阱區(qū)中形成第二型式的摻雜區(qū)。接著，于第一接觸窗開口與第二接觸窗開口中形成多個接觸窗。另外，第二型式的摻雜區(qū)也可于形成淺溝渠隔離結構的步驟中形成。
因此，本發(fā)明的可變電容，通過縮短第二型式的摻雜區(qū)與第一型式的埋層之間的第二型式的阱區(qū)距離，而大幅降低可變電容的電阻值。
再者，本發(fā)明的可變電容的制造方法，將其部分制作工藝與雙載子制作工藝同時進行，因此可在不增加光罩數(shù)的情形下，大幅降低可變電容的電阻值。
再者，本發(fā)明的可變電容，不使用公知的深集極區(qū)，而直接利用接觸窗與埋層相接觸，以大幅降低可變電容的電阻值。
再者，本發(fā)明的可變電容，將摻雜區(qū)形成于淺溝渠隔離結構的底部，以縮小整體電路布局所需的空間。
為讓本發(fā)明的上述和其它目的、特征、和優(yōu)點能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明。
圖2A至圖2E所示為本發(fā)明的第二較佳實施例的可變電容的制造流程的剖面示意圖。
圖3A至圖3F所示為本發(fā)明的第三較佳實施例的可變電容的制造流程的剖面示意圖。
圖4A至圖4G所示為本發(fā)明的第四較佳實施例的可變電容的制造流程的剖面示意圖。
圖5A至圖5H所示為本發(fā)明的第五較佳實施例的可變電容的制造流程的剖面示意圖。
圖6所示為公知的可變電容的結構的剖面示意圖。標號說明10，100，200，300，400，500基底12，102，202，302，402，502N+埋層14，104，204，304，404，504N型阱區(qū)16，106，206，306場氧化層18，120，212a，212b，312，428，510P+摻雜區(qū)20，110深集極區(qū)22，24，124a，124b，216a，216b，318a，318b，420，528金屬硅化物層26，126，218，320，422，530介電層28，30，130a，130b，224a，224b，324a，324b，430，432，534a，534b接觸窗108，118，128a，128b，208a，208b，214，220a，220b，308，314，322a，322b，414，416，424，426，520，524，532a，532b開口112，408，516氧化硅層114，410，518氮化硅層116，412，522保護層122，210a，210b，418，526間隙壁
222，326，536光阻層310第一間隙壁316第二間隙壁406，514淺溝渠隔離結構506淺溝渠隔離開口508襯層512絕緣層接著，于基底100上形成一層保護層116，再利用微影蝕刻的方式，移除部分保護層116，以形成暴露部分N型阱區(qū)104的開口108。保護層116的形成方式例如是利用化學氣相沉積法，于基底100上依序形成氧化硅層112及氮化硅層114，然并不以此為限。另外，前述具有開口108的保護層116的形成過程也可以與雙載子互補式金氧半導體制作工藝的雙載子制作工藝中的雙載子開口的形成步驟同時進行，如此，此時的微影蝕刻步驟不需使用額外的光罩，并可減少制作工藝時間與成本。
之后，請參照

圖1B所示，以保護層116為罩幕，移除部分N型阱區(qū)104，以形成未暴露N+埋層102的開口118。另外，也可以通過延長前述雙載子制作工藝的基極多晶硅蝕刻(base polysilicon etch)的蝕刻時間，即可形成本發(fā)明的開口118，如此，則不需進行額外的蝕刻步驟，并可減少制作工藝時間與成本。
接著，請參照圖1C所示，于開口118的側壁上形成間隙壁122。此間隙壁122的形成方法例如是利用化學氣相沉積法，于基底100上形成一層氧化硅層，再利用非等向性蝕刻的方式回蝕刻，移除部分氧化硅層，以于開口118的側壁上形成間隙壁122。另外，形成間隙壁122可以避免后續(xù)進行離子植入時，因開口118的側壁上的起伏，而在開口118側壁的N型阱區(qū)104中形成不必要的摻雜區(qū)。
另外，間隙壁122的材質(zhì)雖以氧化硅為例進行說明，然并不以此為限，其也可改用氮化硅。再者，當開口118的側壁為一垂直平滑的壁面時，也可以不形成此間隙壁。
之后，以間隙壁122、保護層116與場氧化層106為罩幕，進行P型離子植入，以于開口118的底部的形成P+摻雜區(qū)120，其中P型離子例如是硼離子。
接著，請參照圖1D所示，去除保護層116，再分別于P+摻雜區(qū)120與深集極區(qū)110的表面形成金屬硅化物層124a、124b。此金屬硅化物層124a、124b的形成方法例如是先于基底100上形成一層例如是鈦的金屬層，再進行回火，以使此鈦金屬層與基底100的硅反應，之后去除未反應的鈦金屬，而完成金屬硅化物層124a、124b的制備。再者，金屬硅化物層124a、124b的材質(zhì)例如是硅化鈦。
之后，于基底100上形成一層介電層126，再利用微影蝕刻的方式，移除部分介電層126，以于介電層126中形成分別暴露部分金屬硅化物層124a、124b的開口128a、128b，之后，回填金屬層，并進行化學機械研磨以平坦化，而形成接觸窗130a、130b。其中接觸窗130a、130b的材質(zhì)例如是鎢。
與圖6所示的公知可變電容比較時，可以發(fā)現(xiàn)在本較佳實施例中，將P+摻雜區(qū)120形成于N型阱區(qū)104的凹陷開口118的底部，可以大幅縮短P+摻雜區(qū)120與N+埋層102之間的具有較大電阻的N型阱區(qū)104的距離，進而大幅降低可變電容的電阻值。
再者，由于本較佳實施例的部分制作工藝可與雙載子制作工藝同時進行，因此，本較佳實施例所使用的光罩總數(shù)在扣除與雙載子制作工藝同時進行的光罩數(shù)后，與公知的個別形成可變電容的制作工藝所使用的光罩總數(shù)相同，故本發(fā)明可在不增加光罩總數(shù)的情形下，大幅降低可變電容的電阻值。
另外，本較佳實施例的可變電容雖以P+摻雜區(qū)、N+型埋層、P型深集極區(qū)為例進行說明，然并不以此為限，也可改用N+摻雜區(qū)、P+型埋層、N型深集極區(qū)。第二較佳實施例圖2A至圖2E所示為本發(fā)明的第二較佳實施例的可變電容的制造流程示意圖。首先，請參照圖2A所示，提供一基底200，基底200中已形成有N+埋層202、N型阱區(qū)204、及場氧化層206，其中N型阱區(qū)204位于N+埋層202之上，且場氧化層206位于N型阱區(qū)204之上。再者，N+埋層202為重摻雜區(qū)，其摻質(zhì)例如是磷。N型阱區(qū)204為輕摻雜區(qū)，其摻質(zhì)例如是磷。再者，本較佳實施例的隔離結構雖以場氧化層206為例進行說明，然并不以此為限，也可以改為淺溝渠隔離結構。
接著，利用微影蝕刻的方式，移除部分N型阱區(qū)204，以形成未暴露N+埋層202的開口208a、208b。再者，本較佳實施例，之開口208a、208b例如是分別位于由場氧化層206所隔離的二主動組件區(qū)內(nèi)。
另外，也可以通過延長前述雙載子制作工藝的基極多晶硅蝕刻的蝕刻時間，即可形成本發(fā)明的開口208a、208b，如此，則不需進行額外的蝕刻步驟，并可減少制作工藝時間與成本。
接著，請參照圖2B所示，于開口208a、208b的側壁上形成間隙壁210a、210b。此間隙壁210a、210b的形成方法例如是利用化學氣相沉積法，于基底200上形成一層氧化硅層，再利用非等向性蝕刻的方式回蝕刻，移除部分氧化硅層，以于開口208a、208b的側壁上形成間隙壁210a、210b。另外，形成間隙壁210a、210b可以避免后續(xù)進行離子植入時，因開口208a、208b的側壁上的起伏，而在開口208a、208b側壁的N型阱區(qū)204中形成不必要的摻雜區(qū)。
另外，間隙壁210a、210b的材質(zhì)雖以氧化硅為例進行說明，然并不以此為限，其亦可改用氮化硅。再者，當開口208a、208b的側壁為一垂直平滑的壁面時，也可以不形成此間隙壁。
之后，以間隙壁210a、210b與場氧化層206為罩幕，進行P型離子植入，以于暴露的N型阱區(qū)204中形成P+摻雜區(qū)212a、212b，其中P型離子例如是硼離子。
接著，請參照圖2C所示，于基底200上形成暴露P+摻雜區(qū)212a的光阻層222，再以光阻層222為罩幕，利用例如是蝕刻的方法，移除N型阱區(qū)204，以形成暴露部分N+埋層202的開口214。另外，可進行過蝕刻，以防止在開口214的底部有N型阱區(qū)204的殘留。再者，間隙壁210a也可以在光阻222發(fā)生對不準之際，作為形成開口214的罩幕。
接著，請參照圖2D所示，去除光阻層222，再分別于暴露的N+埋層202與P+摻雜區(qū)212b的表面形成金屬硅化物層216a、216b。此金屬硅化物層216a、216b的形成方法例如是先于基底200上形成一層例如是鈦的金屬層，再進行回火，以使此鈦金屬層與基底200的硅反應，之后去除未反應的鈦金屬，而完成金屬硅化物層216a、216b的制備。再者，金屬硅化物層216a、216b的材質(zhì)例如是硅化鈦。
之后，請參照圖2E所示，于基底200上形成一層介電層218，再利用微影蝕刻的方式，移除部分介電層218，以于介電層218中形成分別暴露部分金屬硅化物層220a、220b的開口，之后，回填金屬層，并進行化學機械研磨以平坦化，而形成接觸窗224a、224b。其中接觸窗224a、224b的材質(zhì)例如是鎢。
另外，本較佳實施例不需通過公知的深集極區(qū)與N+埋層相接觸，而是將與公知的深集極區(qū)相連接的接觸窗直接與N+埋層相接觸。由于接觸窗的材質(zhì)通常為低電阻值的金屬，且公知的深集極區(qū)的材質(zhì)通常為摻雜硅，因此，接觸窗的電阻值遠低于公知的深集極區(qū)的電阻值，故本發(fā)明的利用接觸窗224a與埋層202相連接的可變電容的電阻值遠低于公知的可變電容的電阻值，進而可大幅提高可變電容的效能。
與圖6所示的公知可變電容比較時，可以發(fā)現(xiàn)在本較佳實施例中，將P+摻雜區(qū)212b形成于N型阱區(qū)204的凹陷開口208b的底部，可以大幅縮短P+摻雜區(qū)212b與N+埋層202之間的距離，進而大幅降低可變電容的電阻值。
再者，由于本較佳實施例的部分制作工藝可與雙載子制作工藝同時進行，因此，本較佳實施例所使用的光罩總數(shù)與公知的分別形成雙載子晶體管與可變電容的制作工藝所使用的光罩總數(shù)相同，故本發(fā)明可在不增加光罩總數(shù)的情形下，大幅降低可變電容的電阻值。
另外，本較佳實施例的可變電容雖以P+摻雜區(qū)、N+型埋層為例進行說明，然并不以此為限，亦可改用N+摻雜區(qū)、P+型埋層。第三較佳實施例圖3A至圖3F所示為本發(fā)明的第三較佳實施例的可變電容的制造流程示意圖。首先，請參照圖3A所示，提供一基底300，基底300中已形成有N+埋層302、N型阱區(qū)304、及場氧化層306，其中N型阱區(qū)304位于N+埋層302之上，且場氧化層306位于N型阱區(qū)304之上。再者，N+埋層302為重摻雜區(qū)，其摻質(zhì)例如是磷。N型阱區(qū)304為輕摻雜區(qū)，其摻質(zhì)例如是磷。另外，本較佳實施例的隔離結構雖以場氧化層306為例進行說明，然并不以此為限，也可以改為淺溝渠隔離結構。
接著，利用微影蝕刻的方式，移除部分N型阱區(qū)304，以于二相鄰的場氧化層306之間的主動區(qū)內(nèi)形成未暴露N+埋層302的開口308。另外，也可以通過延長前述雙載子制作工藝的基極多晶硅蝕刻的蝕刻時間，即可形成本發(fā)明的開口308，如此，則不需進行額外的蝕刻步驟，并可減少制作工藝時間與成本。
接著，請參照圖3B所示，于開口308的側壁上形成第一間隙壁310。此第一間隙壁310的形成方法例如是利用化學氣相沉積法，于基底300上形成一層氧化硅層，再利用非等向性蝕刻的方式回蝕刻，移除部分氧化硅層，以于開口308的側壁上形成第一間隙壁310。另外，形成第一間隙壁310可以避免后續(xù)進行離子植入時，因開口308的側壁上的起伏，而在開口308側壁的N型阱區(qū)304中形成不必要的摻雜區(qū)。
另外，第一間隙壁310的材質(zhì)雖以氧化硅為例進行說明，然并不以此為限，其亦可改用氮化硅。再者，當開口308的側壁為一垂直平滑的壁面時，也可以不形成此間隙壁。
之后，以第一間隙壁310與場氧化層306為罩幕，進行P型離子植入，以于暴露的N型阱區(qū)304中形成P+摻雜區(qū)312，其中P型離子例如是硼離子。
接著，請參照圖3C所示，于基底300上形成暴露部分P+摻雜區(qū)312的光阻層326，再以光阻層326為罩幕，移除N型阱區(qū)304，以形成暴露部分N+埋層302的開口314。另外，可進行過蝕刻，以防止在開口314的底部有N型阱區(qū)304的殘留。
接著，請參照圖3D所示，去除光阻層326，再于開口314的側壁上形成第二間隙壁316。此第二間隙壁316的形成方法例如是利用化學氣相沉積法，于基底300上形成一層氧化硅層，再利用非等向性蝕刻的方式回蝕刻，移除部分氧化硅層，以于開口314的側壁上形成第二間隙壁316。
接著，請參照圖3E所示，分別于P+摻雜區(qū)312與暴露的N+埋層302的表面形成金屬硅化物層318a、318b。此金屬硅化物層318a、318b的形成方法例如是先于基底300上形成一層例如是鈦的金屬層，再進行回火，以使此鈦金屬層與基底300的硅反應，之后去除未反應的鈦金屬，而完成金屬硅化物層318a、318b的制備。再者，金屬硅化物層318a、318b的材質(zhì)例如是硅化鈦。
之后，請參照圖3F所示，于基底300上形成一層介電層320，再利用微影蝕刻的方式，移除部分介電層320，以于介電層320中形成分別暴露部分金屬硅化物層318a、318b的開口322a、322b，之后，回填金屬層，并進行化學機械研磨以平坦化，而形成接觸窗324a、324b。其中接觸窗324a、324b的材質(zhì)例如是鎢。
另外，由于本較佳實施例的可變電容，在其起點與終點皆形成于同一主動區(qū)內(nèi)，因此，可以縮小整體布局的面積。
另外，本較佳實施例不需通過公知的深集極區(qū)與N+埋層相接觸，而是將與公知的深集極區(qū)相連接的接觸窗直接與N+埋層相接觸。由于接觸窗的材質(zhì)通常為低電阻值的金屬，且公知的深集極區(qū)的材質(zhì)通常為摻雜硅，因此，接觸窗的電阻值遠低于公知的深集極區(qū)的電阻值，故本發(fā)明的利用接觸窗324b與埋層302相連接的可變電容的電阻值遠低于公知的可變電容的電阻值，進而可大幅提高可變電容的效能。
與圖6所示的公知可變電容比較時，可以發(fā)現(xiàn)在本較佳實施例中，將P+摻雜區(qū)312形成于N型阱區(qū)304的凹陷開口308的底部，可以大幅縮短P+摻雜區(qū)312與N+埋層302之間的具有較大電阻的N型阱區(qū)304的距離，進而大幅降低可變電容的電阻值。
再者，由于本較佳實施例的部分制作工藝可與雙載子制作工藝同時進行，因此，本較佳實施例所使用的光罩總數(shù)與公知的分別形成雙載子晶體管與可變電容的制作工藝所使用的光罩總數(shù)相同，故本發(fā)明可在不增加光罩總數(shù)的情形下，大幅降低可變電容的電阻值。
另外，本較佳實施例的可變電容雖以P+摻雜區(qū)、N+型埋層為例進行說明，然并不以此為限，也可改用N+摻雜區(qū)、P+型埋層。第四較佳實施例圖4A至圖4G所示為本發(fā)明的第四較佳實施例的可變電容的制造流程示意圖。首先，請參照圖4A所示，提供一基底400，基底400中已形成有N+埋層402、N型阱區(qū)404、及淺溝渠隔離結構406，其中N型阱區(qū)404位于N+埋層402之上，且淺溝渠隔離結構406位于N型阱區(qū)404之上。再者，N+埋層402為重摻雜區(qū)，其摻質(zhì)例如是磷。N型阱區(qū)404為輕摻雜區(qū)，其摻質(zhì)例如是磷。
接著，請參照圖4B所示，于基底400上形成一層保護層412，再利用微影蝕刻的方式，移除部分保護層412，以形成暴露部分N型阱區(qū)404的開口414。保護層412的形成方式例如是利用化學氣相沉積法，于基底400上依序形成氧化硅層408及氮化硅層410，然并不以此為限。另外，前述具有開口414的保護層412的形成過程也可以與雙載子互補式金氧半導體制作工藝的雙載子制作工藝中的雙載子開口的形成步驟同時進行，如此，此時的微影蝕刻步驟不需使用額外的光罩，并可減少制作工藝時間與成本。
之后，請參照圖4C所示，以保護層412與淺溝渠隔離結構406為罩幕，移除部分N型阱區(qū)404，以形成暴露N+埋層402的開口416。另外，也可以通過延長前述雙載子制作工藝的基極多晶硅蝕刻的蝕刻時間，即可形成本發(fā)明的開口416，如此，則不需進行額外的蝕刻步驟，并可減少制作工藝時間與成本。
接著，請參照圖4D所示，去除保護層412，并于開口416的側壁上形成間隙壁418。此間隙壁418的形成方法例如是利用化學氣相沉積法，于基底400上形成一層氧化硅層，再利用非等向性蝕刻的方式回蝕刻，移除部分氧化硅層，以于開口416的側壁上形成間隙壁418。另外，間隙壁418的材質(zhì)雖以氧化硅為例進行說明，然并不以此為限，其亦可改用氮化硅。再者，保護層412也可以在形成間隙壁418的過程中的移除氧化硅層的步驟時，才予以去除。
接著，請參照圖4E所示，于暴露的N+埋層402的表面形成金屬硅化物層420。此金屬硅化物層420的形成方法例如是先于基底400上形成一層例如是鈦的金屬層，再進行回火，以使此鈦金屬層與基底400的硅反應，之后去除未反應的鈦金屬，而完成金屬硅化物層420的制備。再者，金屬硅化物層420的材質(zhì)例如是硅化鈦。
之后，請參照圖4F所示，于基底400上形成一層介電層422，再利用微影蝕刻的方式，移除部分介電層422，以于介電層422中形成開口424、426。其中開口424暴露部分金屬硅化物層420，而開口426則貫穿淺溝渠隔離結構406，而暴露位于淺溝渠隔離結構406底部的N型阱區(qū)404。
接著，請參照圖4G所示，于暴露的N型阱區(qū)404中形成P+摻雜區(qū)428，其中P型離子例如是硼離子。另外，增加開口426的數(shù)目可以增加位于淺溝渠隔離結構406底部的P+摻雜區(qū)428的總面積，進而可進一步降低可變電容的電阻值。
之后，于開口424、426中回填金屬層，以于介電層422中形成接觸窗430、432。其中接觸窗430、432的材質(zhì)例如是鎢。
另外，由于本較佳實施例的可變電容將P+摻雜區(qū)428形成于淺溝渠隔離結構406的底部，因此可縮小整體電路布局所需的空間。
再者，與圖6所示的公知可變電容比較時，可以發(fā)現(xiàn)在本較佳實施例中，將P+摻雜區(qū)428形成于淺溝渠隔離結構406的底部，可以大幅縮短P+摻雜區(qū)428與N+埋層402之間的具有較大電阻的N型阱區(qū)404的距離，進而大幅降低可變電容的電阻值。
此外，本較佳實施例不需通過公知的深集極區(qū)與N+埋層相接觸，而是將與公知的深集極區(qū)相連接的接觸窗直接與N+埋層相接觸。由于接觸窗的材質(zhì)通常為低電阻值的金屬，且公知的深集極區(qū)的材質(zhì)通常為摻雜硅，因此，接觸窗的電阻值遠低于公知的深集極區(qū)的電阻值，故本發(fā)明的利用接觸窗430與埋層402相連接的可變電容的電阻值遠低于公知的可變電容的電阻值，進而可大幅提高可變電容的效能。
值得一提的是，本較佳實施例的可變電容雖以P+摻雜區(qū)、N+型埋層為例進行說明，然并不以此為限，也可改用N+摻雜區(qū)、P+型埋層。第五較佳實施例圖5A至圖5H所示為本發(fā)明的第五較佳實施例的可變電容的制造流程示意圖。首先，請參照圖5A所示，提供一基底500，基底500中已形成有N+埋層502、N型阱區(qū)504、及淺溝渠隔離開口506，其中N型阱區(qū)504位于N+埋層502之上，且淺溝渠隔離開口506位于N型阱區(qū)504的表面。再者，N+埋層502為重摻雜區(qū)，其摻質(zhì)例如是磷。N型阱區(qū)504為輕摻雜區(qū)，其摻質(zhì)例如是磷。
再者，請參照圖5B所示，于基底500上依序形成襯層508與暴露淺溝渠隔離開口506的光阻層536。之后，以光阻層536為罩幕，進行P型離子植入，以于淺溝渠隔離開口506底部的N型阱區(qū)504中形成P+摻雜區(qū)510，其中P型離子例如是硼離子。另外，襯層508的材質(zhì)例如是氧化硅或氮化硅。
另外，也可以在形成襯層508之前，先形成暴露淺溝渠隔離開口506的光阻層536，再以此光阻層536為罩幕，進行P型離子植入，而于淺溝渠隔離開口506底部的N型阱區(qū)504中形成P+摻雜區(qū)510。
之后，請參照圖5C所示，去除光阻層536，再于淺溝渠隔離開口506中填滿絕緣層512，使襯層508與絕緣層512構成淺溝渠隔離結構514。絕緣層512的材質(zhì)例如是氧化硅或氮化硅。
另外，在本較佳實施例中，雖以形成有襯層508為例進行說明，然并不以此為限，例如是在不形成襯層508的情形下，形成淺溝渠隔離結構514。
接著，請參照圖5D所示，于基底500上形成一層保護層522，再利用微影蝕刻的方式，移除部分保護層522，以形成暴露部分N型阱區(qū)504與淺溝渠隔離結構514的開口520。保護層522的形成方式例如是利用化學氣相沉積法，于基底500上依序形成氧化硅層516及氮化硅層518，然并不以此為限。另外，前述具有開口520的保護層522的形成過程也可以與雙載子互補式金氧半導體制作工藝的雙載子制作工藝中的雙載子開口的形成步驟同時進行，如此，此時的微影蝕刻步驟不需使用額外的光罩，并可減少制作工藝時間與成本。
之后，請參照圖5E所示，以保護層522與淺溝渠隔離結構514為罩幕，移除部分N型阱區(qū)504，以形成暴露N+埋層502的開口524。另外，也可以通過延長前述雙載子制作工藝的基極多晶硅蝕刻的蝕刻時間，即可形成本發(fā)明的開口524，如此，則不需進行額外的蝕刻步驟，并可減少制作工藝時間與成本。
接著，請參照圖5F所示，去除保護層522，并于開口524的側壁上形成間隙壁526。此間隙壁526的形成方法例如是利用化學氣相沉積法，于基底500上形成一層氧化硅層，再利用非等向性蝕刻的方式回蝕刻，移除部分氧化硅層，以于開口524的側壁上形成間隙壁526。另外，間隙壁526的材質(zhì)雖以氧化硅為例進行說明，然并不以此為限，其也可改用氮化硅。再者，保護層522也可以在形成間隙壁526的過程中的移除氧化硅層的步驟時，才予以去除。
接著，請參照圖5G所示，于暴露的N+埋層502的表面形成金屬硅化物層528。此金屬硅化物層528的形成方法例如是先于基底500上形成一層例如是鈦的金屬層，再進行回火，以使此鈦金屬層與基底500的硅反應，之后去除未反應的鈦金屬，而完成金屬硅化物層528的制備。再者，金屬硅化物層528的材質(zhì)例如是硅化鈦。
之后，請參照圖5H所示，于基底500上形成一層介電層530，再利用微影蝕刻的方式，移除部分介電層530，以于介電層530中形成開口532a、532b。其中開口532a暴露部分金屬硅化物層528，而開口532b則貫穿淺溝渠隔離結構514，而暴露位于淺溝渠隔離結構514底部的P+摻雜區(qū)510。
接著，于開口532a、532b內(nèi)回填金屬層，以于介電層530中形成接觸窗534a、534b。其中接觸窗534a、534b的材質(zhì)例如是鎢。
另外，由于本較佳實施例的P+摻雜區(qū)510為一個完整的摻雜層，而本發(fā)明的第四較佳實施例的P+摻雜區(qū)428為為多個摻雜區(qū)塊所構成，因此，在摻雜區(qū)428、510上的淺溝渠隔離結構406、514的面積相同時，本較佳實施例的P+摻雜區(qū)510的傳導面積會大于第四較佳實施例的P+摻雜區(qū)428的總傳導面積。且由于電阻與傳導面積具有反比關系，因此本較佳實施例可更進一步地降低可變電容的電阻值。
另外，由于本較佳實施例的可變電容將P+摻雜區(qū)510形成于淺溝渠隔離結構514的底部，因此可縮小整體電路布局所需的空間。
與圖6所示的公知可變電容比較時，可以發(fā)現(xiàn)在本較佳實施例中，將P+摻雜區(qū)510形成于淺溝渠隔離結構514的底部，可以大幅縮短P+摻雜區(qū)510與N+埋層502之間的具有較大電阻的N型阱區(qū)504的距離，進而大幅降低可變電容的電阻值。
另外，本較佳實施例不需透過公知的深集極區(qū)與N+埋層相接觸，而是將與公知的深集極區(qū)相連接的接觸窗直接與N+埋層相接觸。由于接觸窗的材質(zhì)通常為低電阻值的金屬，且公知的深集極區(qū)的材質(zhì)通常為摻雜硅，因此，接觸窗的電阻值遠低于公知的深集極區(qū)的電阻值，故本發(fā)明的利用接觸窗534a與埋層502相連接的可變電容的電阻值遠低于公知的可變電容的電阻值，進而可大幅提高可變電容的效能。
另外，本較佳實施例的可變電容雖以P+摻雜區(qū)、N+型埋層為例進行說明，然并不以此為限，亦可改用N+摻雜區(qū)、P+型埋層。
雖然本發(fā)明已以較佳實施例公開如上，然其并非用以限定本發(fā)明，任何熟悉此技術者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾，因此本發(fā)明的保護范圍當視權利要求書所界定者為準。
權利要求
1.一種可變電容，包括一基底；一第一型式的阱區(qū)，位于該基底中，且該第一型式的阱區(qū)具有一凹陷；一第一型式的埋層，位于該第一型式的阱區(qū)下方的該基底中，且該第一型式的埋層與該第一型式的阱區(qū)相連接；一第二型式的摻雜區(qū)，位于該第一型式的阱區(qū)的該凹陷底部；一導體層，位于該第一型式的埋層之上，且該導體層與該第一型式的埋層相連接。
2.利要求1所述的可變電容，其特征在于其包括一第一金屬硅化物層，位于該第二型式的摻雜區(qū)的表面。
3.如權利要求1所述的可變電容，其特征在于其中該導體層包括一第二型式的深集極區(qū)。
4.如權利要求3所述的可變電容，其特征在于還包括一第二金屬硅化物層，位于該第二型式的深集極區(qū)的表面。
5.如權利要求1所述的可變電容，其特征在于其中該導體層包括一接觸窗。
6.如權利要求5所述的可變電容，其特征在于其中該第二型式的摻雜區(qū)與該導體層位于該基底的同一主動組件區(qū)中，且該導體層與該第二型式的摻雜區(qū)之間以一絕緣層隔絕。
7.如權利要求1所述的可變電容，其特征在于包括一第二金屬硅化物層，位于該第一型式的埋層與該導體層之間。
8.如權利要求1所述的可變電容，其特征在于還包括一隔離結構，位于該第二型式的摻雜區(qū)與該導體層之間的該第一型式的阱區(qū)中。
9.如權利要求1所述的可變電容，其特征在于其中該第一型式的埋層為N型埋層時，該第二型式的摻雜區(qū)為P型摻雜區(qū)。
10.一種可變電容，其特征在于包括一基底；一第一型式的阱區(qū)，位于該基底中，且具有一淺溝渠隔離結構；一第一型式的埋層，位于該第一型式的阱區(qū)下的該基底中，且該第一型式的埋層與該第一型式的阱區(qū)相連接；至少一第二型式的摻雜區(qū)，位于該淺溝渠隔離結構底部的該第一型式的阱區(qū)中；至少一第一導體層，與該第一型式的埋層相連接。
11.如權利要求10所述的可變電容，其特征在于其中該第一型式的埋層為N型埋層時，該第二型式的摻雜區(qū)為P型摻雜區(qū)。
12.如權利要求10所述的可變電容，其特征在于還包括至少一第二導體層，與該第二型式的摻雜區(qū)相連接。
13.如權利要求10所述的可變電容，其特征在于還包括一金屬硅化物層，位于該第一型式的埋層與該第一導體層之間。
14.一種可變電容的制造方法，其特征在于包括提供一基底，該基底中已形成有一第一型式的埋層、及位于該第一型式的埋層之上且與該第一型式的埋層相連接的一第一型式的阱區(qū)；于該第一型式的埋層之上的該基底中形成一導體層；移除部分該第一型式的阱區(qū)，以形成未暴露該第一型式的埋層的至少一第一開口；于該第一開口底部的該第一型式的阱區(qū)中形成一第二型式的摻雜區(qū)。
15.如權利要求14所述的可變電容的制造方法，其特征在于其中該導體層于該第一開口的形成步驟之前形成，其特征在于包括于該第一型式的埋層之上的該基底中形成一第二型式的深集極區(qū)，且該第二型式的深集極區(qū)與該第一型式的埋層相連接。
16.如權利要求14所述的可變電容的制造方法，其中該導體層于該第二型式的摻雜區(qū)的形成步驟之后形成，其特征在于包括移除部分該第二型式的摻雜區(qū)及位于該第二型式的摻雜區(qū)與該第一型式的埋層之間的該第一形式的阱區(qū)，以形成暴露部分該第一型式的埋層的一第二開口；于該第二開口內(nèi)形成一導電材料層。
17.如權利要求16所述的可變電容的制造方法，其特征在于其中該第二開口與該第一開口位于該基底的相異的主動組件區(qū)內(nèi)。
18.如權利要求16所述的可變電容的制造方法，其特征在于其中該第二開口與該第一開口位于該基底的同一主動組件區(qū)內(nèi)。
19.如權利要求16所述的可變電容的制造方法，其特征在于其中于形成該第二開口的步驟之后，還包括形成一第二隔離間隙壁。
20.如權利要求14所述的可變電容的制造方法，其特征在于其中于形成該第二型式的摻雜區(qū)的步驟之后，還包括分別于該第二型式的摻雜區(qū)與該導體層的表面上形成一金屬硅化物層。
21.如權利要求14所述的可變電容的制造方法，其特征在于其中于形成該開口的步驟與形成該第二型式的摻雜區(qū)的步驟之間，還包括于該第一開口的側壁上形成一第一隔離間隙壁。
22.一種可變電容的制造方法，其特征在于包括提供一基底，該基底中已形成有一第一型式的埋層、及位于該第一型式的埋層之上且與該第一型式的埋層相連接的一第一型式的阱區(qū)；于該第一型式的阱區(qū)中形成一淺溝渠隔離結構；移除部分該第一型式的阱區(qū)，以形成暴露該第一型式的埋層的一開口；于該基底之上形成一介電層；于該介電層中形成至少一第一接觸窗開口與至少一第二接觸窗開口，且該第一接觸窗開口暴露部分該金屬硅化物層，該第二接觸窗開口暴露該淺溝渠隔離結構底部的該第一型式的阱區(qū)；于該淺溝渠隔離結構底部的該第一型式的阱區(qū)中形成一第二型式的摻雜區(qū)；于該第一接觸窗開口與該第二接觸窗開口中形成復數(shù)個接觸窗。
23.如權利要求22所述的可變電容的制造方法，其特征在于其中該第二型式的摻雜區(qū)的形成方法包括進行一離子摻雜步驟，以于該第二接觸窗開口底部的該第一型式的阱區(qū)中形成該第二型式的摻雜區(qū)。
24.如權利要求22所述的可變電容的制造方法，其特征在于其中該第二型式的摻雜區(qū)于該淺溝渠隔離結構的形成步驟中形成，且第二型式的摻雜區(qū)與該淺溝渠隔離結構的形成方法包括于該第一型式的阱區(qū)中形成一淺溝渠隔離開口；進行一離子摻雜步驟，以于該淺溝渠隔離開口底部的該第一型式的阱區(qū)中形成該第二型式的摻雜區(qū)；于該淺溝渠隔離開口中形成該淺溝渠隔離結構。
25.如權利要求24所述的可變電容的制造方法，其特征在于還包括于該淺溝渠隔離開口中形成一襯層。
26.權利要求22所述的可變電容的制造方法，其特征在于其中于該開口的形成步驟與該介電層的形成步驟之間，還包括于暴露的該第一型式的埋層表面形成一金屬硅化物層。
27.如權利要求26所述的可變電容的制造方法，其特征在于其中于該開口的形成步驟與該金屬硅化物層的形成步驟之間，還包括于該開口的側壁上形成一隔離間隙壁。
全文摘要
一種可變電容，由在基底中的第一型式的埋層、第一型式的阱區(qū)、第二型式的摻雜區(qū)及導體層所構成。第一型式的阱區(qū)位于基底中，且第一型式的阱區(qū)具有凹陷。第一型式的埋層位于第一型式的阱區(qū)下方的基底中，且第一型式的埋層與第一型式的阱區(qū)相連接。第二型式的摻雜區(qū)位于第一型式的阱區(qū)的凹陷底部。導體層位于第一型式的埋層之上，且導體層與第一型式的埋層相連接。
文檔編號H01L27/08GK1442903SQ0214115
公開日2003年9月17日 申請日期2002年7月8日 優(yōu)先權日2002年3月5日
發(fā)明者高境鴻, 陳立哲 申請人:聯(lián)華電子股份有限公司