專利名稱：半導體裝置及其制造方法
技術領域：
本發(fā)明涉及器件隔離區(qū)域和柵極電極的形成，特別是涉及適合于存儲單元的半導體裝置及其制造方法。
圖31示出了現(xiàn)有的SRAM存儲單元陣列的一個例子。在這里，僅僅示出了器件隔離區(qū)域64a，器件區(qū)域64b、柵極電極66a、局部互連70a。以下，對單位存儲單元部分59的制造方法進行說明。
首先，如圖32所示，在半導體襯底60上形成絕緣膜61，在該絕緣膜61上形成在填埋劑的研磨時成為阻擋層的例如氮化膜62。
其次，如圖33所示，在氮化膜62上形成圖形化的光刻膠63。以該光刻膠63為掩模。借助于各向異性刻蝕除去氮化膜62、絕緣膜61和半導體襯底60，形成器件隔離區(qū)域溝64。在這里，半導體襯底60的刻蝕，并不限于以光刻膠63為掩模進行刻蝕的方法。例如，也可以把光刻膠63復制到氮化膜62上后，以氮化膜62為掩?？涛g半導體襯底60。然后除去光刻膠63，進行氧化處理。
其次，如圖33所示，在整個面上形成例如氧化膜65，用該氧化膜65填埋器件隔離區(qū)域溝64。
其次，如圖35所示，借助于干法刻蝕或CMP(化學機械研磨)除去氧化膜65，使氮化膜62的表面露出來。
其次，如圖36所示，除去氮化膜62、氧化膜65，形成器件隔離區(qū)域64a。其次，在進行了用來形成阱或溝道的離子注入之后，除去絕緣膜61。
其次，如圖37所示，在半導體襯底60上重新形成柵極絕緣膜61a。在該柵極絕緣膜61a上形成將成為柵極電極的多晶硅膜66。在該多晶硅膜66上形成已圖形化的光刻膠67。
其次，以該光刻膠67為掩模，除去多晶硅膜66。結果，如圖38所示，形成柵極電極66a。然后，除去光刻膠67。
其次，如圖39所示，在整個面上形成層間絕緣膜68，在該層間絕緣膜68上形成圖形化的光刻膠(未畫出來)。以該光刻膠為掩模，除去層間絕緣膜68，形成局部布線(局部互連)形成部分69。其次，向整個面上淀積金屬膜70，填埋局部互連形成部分69。然后，除去金屬膜70，形成局部互連70a。在這里，圖40示出了圖39的平面圖。此外，圖41示出了沿圖40的41-41線的剖面圖。
在上述現(xiàn)有技術中，在形成MOS晶體管的柵極電極66a時，如圖37所示，形成圖形化的光刻膠67。在這里，圖42示出了圖37的平面圖。
如圖42所示，光刻膠67分別形成反相器部分65a和傳輸部分65b。這時，光刻膠67，必須考慮到對光刻工序中的基底圖形(例如器件區(qū)域64b)的對準偏離進行圖形化。因此，作為對準偏離量的冗余量要設置所謂的邊緣F1，形成光刻膠67的圖形L1。
但是，當隨著器件的微細化，通過曝光進行析象的光刻膠67的尺寸減小時，就不可能象所希望的圖形那樣形成實際的光刻膠67的圖形。例如，圖42、圖43所示，即便是假定要把光刻膠67形成為圖形L1那樣的線狀，光刻膠67a的長度也要變短為象圖形L2那樣。在產(chǎn)生了這樣的縮短現(xiàn)象的情況下，邊緣的長度就從F1縮短為F2，在有的情況下，光刻膠67a會變得比對準偏離量還小。為此，產(chǎn)生不能進行正常的晶體管動作的問題。
于是，作為解決上述問題的方法，有這樣的方法在光刻膠67進行圖形化時，使F1的長度增長縮短量那么大的量。但是，增大F1后，單元就會變大，在要實現(xiàn)大容量的存儲單元的情況下，芯片尺寸變大。
此外，作為增大F1而不會使單元尺寸增大的方法，也可以考慮縮小柵極電極間隔S1的方法。但是，在因減小S1而超過了析象界限的情況下，應當分隔開來的電極(例如，圖40所示的反相器部分65a的電極66a和傳輸部分65b的電極66a)就會彼此連接起來。因此，該方法也將妨害正常的晶體管動作。
如上所述，若用現(xiàn)有的柵極電極的形成方法和存儲單元構造，則要實現(xiàn)微細的大容量的存儲單元就變成極其困難的狀況。
本發(fā)明就是為解決上述課題而發(fā)明的，目的在于提供可以實現(xiàn)微細而大容量的存儲單元而無須考慮柵極邊緣或縮短現(xiàn)象的半導體裝置及其制造方法。
為了到達上述目的，本發(fā)明使用以下所述的手段。
本發(fā)明的半導體裝置，具有半導體襯底內(nèi)的器件區(qū)域、隔離上述器件區(qū)域的器件隔離區(qū)域、和僅僅在上述器件區(qū)域上形成的多個柵極電極。
此外，本發(fā)明的半導體裝置，具有半導體襯底內(nèi)的器件區(qū)域、隔離上述器件區(qū)域的器件隔離區(qū)域、僅僅在上述器件區(qū)域上形成的多個柵極電極、使上述柵極電極彼此連接的第1局部布線、和使上述器件區(qū)域彼此連接的第2局部布線。
此外，本發(fā)明的半導體裝置，具有半導體襯底內(nèi)的器件區(qū)域、隔離上述器件區(qū)域的器件隔離區(qū)域、僅僅在上述器件區(qū)域上形成的多個柵極電極、使上述柵極電極彼此連接的第1局部布線、使上述器件區(qū)域彼此連接的第2局部布線、不使上述柵極電極彼此間和電動器件區(qū)域彼此間連接地在各個上述器件區(qū)域上形成的多條第3局部布線、和使上述第3局部布線彼此間進行連接的布線。
此外，本發(fā)明的半導體裝置，具有半導體襯底內(nèi)的器件區(qū)域、隔離上述器件區(qū)域的器件隔離區(qū)域、僅僅在上述器件區(qū)域上形成的多個柵極電極、使上述柵極電極彼此連接的第1局部布線、不使上述柵極電極彼此間和電動器件區(qū)域彼此間連接地在各個上述器件區(qū)域上形成的多條第2局部布線、和使上述第2局部布線彼此間進行連接的布線。
也可以還具有在上述柵極電極的側面上形成的側壁。
也可以還具有在上述柵極電極下端部的上述器件區(qū)域的表面上形成的低濃度擴散區(qū)域、和與上述低濃度擴散區(qū)域連續(xù)起來形成的雜質(zhì)濃度比上述低擴散濃度區(qū)域還高的高擴散濃度區(qū)域。
也可以還具有在上述柵極電極上和上述器件區(qū)域上形成的硅氧化物膜。
上述器件隔離區(qū)域理想的是溝槽構造。
上述柵極電極也可以是與形成上述第1到第3局部布線的材料不同的種類的材料。
上述第2局部布線的膜厚是比上述柵極電極的膜厚還厚的膜厚。
本發(fā)明的半導體裝置的制造方法，具備下述工序在半導體襯底上形成柵極絕緣膜的工序；在上述柵極絕緣膜上形成柵極電極材料的工序；在上述半導體襯底內(nèi)形成隔離器件區(qū)域的器件隔離區(qū)域的工序；在上述柵極電極材料上形成圖形化的光刻膠的工序；以上述光刻膠為掩模除去上述柵極電極材料，僅僅在上述柵極絕緣膜上的上述器件區(qū)域上形成多個柵極電極的工序；除去上述光刻膠的工序；在整個面上形成層間膜的工序；在上述層間膜內(nèi)形成分別連接上述柵極電極彼此間和上述器件區(qū)域彼此間的局部布線的工序。
此外，本發(fā)明的半導體裝置的制造方法，具備下述工序在半導體襯底上形成柵極絕緣膜的工序；在上述柵極絕緣膜上形成虛設柵極電極材料的工序；在上述半導體襯底內(nèi)形成隔離器件區(qū)域的器件隔離區(qū)域的工序；在上述虛設柵極電極材料上形成圖形化的光刻膠的工序；以上述光刻膠為掩模，除去上述虛設柵極材料，僅僅在上述柵極電極絕緣膜上的器件區(qū)域上，形成多個虛設柵極的工序；除去上述光刻膠的工序；在整個面上形成第1層間膜的工序；使上述第1層間膜平坦化，使上述虛設柵極的表面露出來的工序；除去上述虛設柵極，形成開口部分的工序；從上述開口部分進行離子注入的工序；在整個面上形成柵極電極材料，填埋上述開口部分的工序；采用除去上述柵極電極材料，使上述第1層間膜的表面露出來的辦法，在上述開口部分上形成柵極電極的工序；在整個面上形成第2層間膜的工序；在上述第2層間膜內(nèi)形成分別連接上述柵極電極彼此間和上述器件區(qū)域彼此間的局部布線的工序。
還可以具備在上述柵極電極的側面上形成側壁的工序。
還可以具備在上述柵極電極下端部的上述器件區(qū)域的表面上形成的低濃度擴散區(qū)域的工序、和與上述低濃度擴散區(qū)域連續(xù)起來，形成的雜質(zhì)濃度比上述低擴散濃度區(qū)域還高的高擴散濃度區(qū)域的工序。
還可以具備在上述柵極電極上和上述器件區(qū)域上形成硅氧化物膜的工序。
還可以具備在上述離子注入后，除去上述開口部分的底部的柵極絕緣膜，使上述半導體襯底的表面露出來的工序；和在上述露出來的半導體襯底上再次形成絕緣膜的工序。
如上所述，倘采用本發(fā)明，則可以提供可以實現(xiàn)微細且大容量的存儲單元而無須考慮柵極邊緣或縮短現(xiàn)象的半導體裝置及其制造方法。
圖1的平面圖示出了本發(fā)明的SRAM存儲單元陣列。
圖2的平面圖示出了本發(fā)明的單位存儲單元。
圖3是本發(fā)明的半導體裝置的沿圖2的3-3線的剖面圖。
圖4是本發(fā)明的半導體裝置的沿圖2的4-4線的剖面圖。
圖5的剖面圖示出了本發(fā)明的實施例1的半導體裝置的制造工序。
圖6的剖面圖示出了接續(xù)在圖5后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖7的剖面圖示出了接續(xù)在圖6后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖8的剖面圖邊示出了接續(xù)在圖7后的本發(fā)明的實施例1的半導體裝置的制造工序。
圖9的剖面圖示出了接續(xù)在圖8后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖10的剖面圖示出了接續(xù)在圖9后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖11是示出了本發(fā)明的實施例1的半導體裝置的制造工序的圖10的平面圖。
圖12的剖面圖邊示出了接續(xù)在圖10后的本發(fā)明的實施例1的半導體裝置的制造工序。
圖13是示出了本發(fā)明的實施例1的半導體裝置的制造工序的圖12的平面圖。
圖14的剖面圖示出了接續(xù)在圖12后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖15的剖面圖示出了接續(xù)在圖14后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖16的剖面圖示出了接續(xù)在圖15后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖17是示出了本發(fā)明的實施例1的半導體裝置的制造工序的圖16的平面圖。
圖18的剖面圖示出了接續(xù)在圖16后邊的本發(fā)明的實施例1的半導體裝置的制造工序。
圖19是示出了本發(fā)明的實施例1的半導體裝置的制造工序的圖18的平面圖。
圖20的剖面圖示出了本發(fā)明的實施例1的另一種半導體裝置。
圖21的剖面圖示出了本發(fā)明的實施例2的半導體裝置的制造工序。
圖22的剖面圖示出了接續(xù)在圖21后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖23的剖面圖示出了接續(xù)在圖22后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖24的剖面圖示出了接續(xù)在圖23后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖25的剖面圖示出了接續(xù)在圖24后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖22的剖面圖示出了接續(xù)在圖21后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖26的剖面圖示出了接續(xù)在圖25后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖27的平面圖示出了本發(fā)明的實施例3的局部互連形成工序。
圖28的平面圖示出了本發(fā)明的實施例3的布線形成工序。
圖29的剖面圖示出了本發(fā)明的實施例3的另一種局部互連形成工序。
圖30的剖面圖示出了本發(fā)明的實施例3的另一種布線形成工序。
圖31是利用現(xiàn)有技術實施的SRAM的存儲單元陣列的平面圖。
圖32的剖面圖示出了利用現(xiàn)有技術實施的半導體裝置的制造工序。
圖33的剖面圖示出了接續(xù)在圖32后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖34的剖面圖示出了接續(xù)在圖33后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖35的剖面圖示出了接續(xù)在圖34后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖36的剖面圖示出了接續(xù)在圖35后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖37的剖面圖示出了接續(xù)在圖36后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖38的剖面圖示出了接續(xù)在圖37后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖39的剖面圖示出了接續(xù)在圖38后邊的本發(fā)明的實施例2的半導體裝置的制造工序。
圖40是示出了利用現(xiàn)有技術實施的半導體裝置的制造工序的圖39的平面圖。
圖41是利用現(xiàn)有技術實施的半導體裝置的沿圖40的41-41線的剖面圖。
圖42是示出了利用現(xiàn)有技術實施的半導體裝置的制造工序的圖37的平面圖。
圖43是示出了利用現(xiàn)有技術實施的半導體裝置的制造工序的圖37的平面圖。
以下參照
本發(fā)明的實施例。首先，圖1示出了把本發(fā)明的實施例1應用于SRAM的存儲單元陣列的情況。此外，圖2是圖1的單位存儲單元14的放大圖。
如圖1、圖2所示，實施例1的特征在于反相器部分15和傳輸部分16的各個柵極電極11僅僅在器件區(qū)域12上形成，該柵極電極11使用局部互連13進行連接。
圖3示出了沿圖2的3-3線的剖面圖。圖4示出了沿圖2的4-4線的剖面圖。如圖3、圖4所示，柵極電極11僅僅在器件區(qū)域12上形成。此外，局部互連13分別連接反相器部分15的各個器件區(qū)域12和傳輸部分16的各個器件區(qū)域12，同時還成為布線的引出部分。
其次，參看圖5到圖20，說明本發(fā)明的實施例1的半導體裝置的制造方法。
首先，如圖5所示，在半導體襯底20上形成柵極絕緣膜21，在該柵極絕緣膜21上形成將成為柵極電極的多晶硅膜22。在該多晶硅膜22上形成刻蝕的掩模材料23。在這里，作為掩模材料，只要在為了形成后述的器件隔離溝而刻蝕半導體襯底20時可以確?？涛g的選擇比即可，例如可以使用氧化膜或氮化膜等。
其次，如圖6所示，在掩模材料23上形成圖形化的光刻膠24。以該光刻膠24為掩模，借助于各向異性刻蝕，除去掩模材料23、多晶硅膜22和柵極絕緣膜21，使半導體襯底20的表面露出來。然后，除去光刻膠24。
其次，如圖7所示，以掩模材料23為掩模，除去半導體襯底20一直到作為后述的器件隔離區(qū)域所必要的深度為止，形成器件隔離溝25。另外，器件隔離溝25雖然是在除去了光刻膠24之后形成的，但是并不限于本方法。例如，也可以用光刻膠24形成器件隔離溝25，器件隔離溝的形成方法并不影響本發(fā)明的效果。
其次，如圖8所示，在整個面上形成絕緣膜26，用該絕緣膜26填埋器件隔離溝25。
其次，如圖9所示，除去絕緣膜26和掩模材料23，使多晶硅膜22的表面露出來。在這里，除去絕緣膜26和掩模材料23的除去方法，例如也可以使用CMP或干法刻蝕，只要可以除去絕緣膜26和掩模材料23，確保多晶硅膜22的表面的平坦度就行。這樣一來，就形成了STI(淺溝隔離)構造的器件隔離區(qū)域25a。
其次，如圖10所示，在多晶硅膜22上形成通過光刻進行圖形化的光刻膠27。在這里，圖10示出了沿圖11的10-10線的剖面。如圖11所示，連續(xù)地形成反相器部分15和傳輸部分16的光刻膠27。
其次，如圖12所示，以光刻膠27為掩模，除去多晶硅膜22，形成柵極電極22a。在這里，圖12示出了沿圖13的12-12線的剖面。如圖13所示，柵極電極22a僅僅在器件區(qū)域25b上形成。
其次，如圖14所示，在整個面上形成層間絕緣膜28。
其次，如圖15所示，在層間絕緣膜28上形成圖形化的光刻膠29。以該光刻膠29為掩模，除去層間絕緣膜28，形成局部互連形成部分30。然后，除去光刻膠29。
其次，如圖16所示，在整個面上形成金屬膜31’，填埋局部互連形成部分30。然后，除去金屬膜31’，使層間絕緣膜28露出來。這樣一來，就在局部互連形成部分上形成了局部互連31。在這里，形成局部互連31的金屬膜31’的材料，例如可以是鎢(W)等的高熔點金屬等，但也可以是導電性材料。
此外，圖16示出了沿圖17的16-16線的剖面。如圖17所示，反相器部分15中的局部互連31，由使柵極電極22a彼此間連接的柵極電極連接部分31a、31b和使器件區(qū)域25b彼此間連接的器件區(qū)域連接部分31c、31d構成。此外，傳輸部分16中的局部互連31由將成為字線的字線部分31e構成。因此，僅僅在器件區(qū)域25b上形成的各個柵極電極22a用局部互連31a、31b進行連接。
其次，如圖18所示，在整個面上形成絕緣膜32，在該絕緣膜32上形成圖形化的光刻膠(未畫出來)。以該光刻膠為掩模形成溝。其次，在整個面上形成金屬膜33’，用該金屬膜33’填埋溝。其次，采用除去金屬膜33’，使絕緣膜32的表面露出來的辦法，形成連接孔33。其次，在整個面上形成金屬膜34’，在該金屬膜34’上形成圖形化的光刻膠(未畫出來)。以該光刻膠為掩模，除去金屬膜34’，形成布線34。在這里，形成布線34的金屬膜34’，一般地說可以使用例如鋁(Al)、鎢(W)、鈦(Ti)、氮化鈦(TiN)、銅(Cu)、鉭(Ta)、氮化鉭(TaN)、和氮化鎢(WN)等的金屬膜或這些金屬膜的疊層構造。此外，形成連接孔33的金屬膜33’，一般地說可以使用例如W等的金屬膜。此外，連接孔33也可以與布線34同時形成，不會因該形成方法的不同減弱本發(fā)明的效果。
此外，圖18示出了沿圖19的18-18線的剖面。如圖19所示，局部互連31的一方的柵極電極連接部分31a和器件區(qū)域連接部分31d用布線34a進行連接，另一方的柵極電極連接部分31b器件區(qū)域連接部分31c用布線34b進行連接。這樣，就可以用布線34a、34b形成SRAM存儲單元陣列的交叉連接部分。
以后，按照通常的布線層形成工序形成存儲單元，其方法由于是眾所周知的工藝，故在這里不進行特別說明。
另外，實施例1并不限于上述構造。例如，如圖20所示，為了抑制短溝道效應，也可以在柵極電極22a的側面形成由SiN構成的側壁。此外為了防止歸因于熱載流子的特性劣化，也可以在柵極電極22a下端部的器件區(qū)域25b內(nèi)，形成低濃度擴散區(qū)域36，與該低濃度擴散區(qū)域36連續(xù)起來形成雜質(zhì)濃度比低濃度擴散區(qū)域36高的高濃度擴散區(qū)域37。再有，為了提高MOSFET的性能，也可以在柵極電極22a、低濃度擴散區(qū)域36和高濃度擴散區(qū)域37上形成硅化物膜38。
此外，在實施例1中，沒有示出通常為形成MOSFET而進行的阱或溝道的離子注入工序和源漏區(qū)域的形成工序等。但是，例如，阱或溝道的離子注入，既可以在形成柵極電極22a之前進行，也可以在形成柵極電極22a之后進行。本發(fā)明的效果，不會因進行這樣的離子注入工序而受到損害。
倘采用本發(fā)明的實施例1，在用來形成柵極電極22a的光刻膠27的形成工序中，可以連續(xù)地形成反相器部分15和傳輸部分16的光刻膠27。因此，可以大幅度地降低光刻膠27的圖形化的難易度。
此外，由于可以連續(xù)地形成光刻膠27，故沒有必要考慮光刻膠27的邊緣。為此，可以抑制光刻的縮短現(xiàn)象帶來的影響。因此，可以縮小存儲單元尺寸。
此外，柵極電極22a僅僅在器件區(qū)域25b上形成，不在器件隔離區(qū)域25a上形成。因此，可以避免因柵極電極22a碰到器件隔離區(qū)域25a的溝槽拐角部分上而產(chǎn)生的柵極耐壓的劣化和MOS特性中出現(xiàn)彎折等的問題。
此外，由于器件隔離區(qū)域25a是溝槽構造，故可以實現(xiàn)器件的高集成化。
此外，形成柵極電極22a的多晶硅膜22，是與形成局部互連31的金屬膜31’不同種類的材料。因此，不必擔心會使MOSFET的特性劣化。
此外，如圖16所示，局部互連31的器件區(qū)域連接部分31c、31d的膜厚，是比柵極電極22a的膜厚還厚的膜厚。因此，可以實現(xiàn)柵極電極的低電阻化。
如上所述，倘采用實施例1，則可以實現(xiàn)微細且大容量的存儲單元。實施例2的特征，與實施例一樣，如圖1和圖2所示，反相器部分15和傳輸部分16的各個柵極電極11僅僅在器件區(qū)域12上形成，該柵極電極11使用局部互連13進行連接。此外，實施例2的半導體裝置的制造方法，使用ダマシン工藝。
以下，在實施例2的半導體裝置的制造方法中，省略那些與實施例1同樣的制造工序的說明，僅說明不同的工序。
首先，如圖5到圖11所示，與實施例1一樣，形成光刻膠27。然后，以光刻膠27為掩模除去多晶硅膜22，如圖21所示形成虛設柵極41。
其次，如圖22所示，借助于離子注入，在半導體襯底20內(nèi)形成高濃度擴散區(qū)域42。其次，借助于離子注入，在半導體襯底20內(nèi)形成高濃度擴散區(qū)域44。然后，在整個面上形成絕緣膜45。
其次，例如用CMP使絕緣膜45平坦化，使虛設柵極41的表面露出來。其次，除去虛設柵極41。如圖23所示，形成開口部分46。然后，為設定閾值電壓，從該開口部分46進行溝道的離子注入。
其次除去借助于開口部分46的形成而露出來的柵極絕緣膜47，如圖24所示，形成新的柵極絕緣膜47。在這里，柵極絕緣膜47既可以采用象以往那樣在氧氣氣氛在6或者在含有氧氣和氮氣氣氛中進行熱處理的辦法形成，也可以用CVD(化學氣相淀積)法等形成，也可以形成其它的組成的膜。此外，作為柵極絕緣膜47，理想的是例如鉭氧化物(Ta2O3)、鈦氧化物(TiO)和鉿氧化物(HfO)等之類的高介電膜。
其次，用例如CVD法，在整個面上形成柵極電極材料48。在這里，在柵極電極材料48為多晶硅或非晶硅的情況下，就接著進行用來向柵極電極材料48中導入雜質(zhì)的離子注入。此外，柵極電極材料48，不限于硅，也可以是W、Ti等的金屬單層膜或2種以上的金屬膜的組合。即，柵極電極材料48只要是具有可以得到所希望的閾值的功函數(shù)的材料就行。
其次，借助于刻蝕使柵極電極材料48平坦化。如圖25所示，形成柵極電極48a。
其次，如圖26所示，用與實施例1中的圖14到圖19所示的工序同樣的工序，形成局部互連49和布線50。
另外，實施例2并不限于上述構造。例如，與實施例1一樣，如圖20所示，為了提高MOSFET的性能，也可以形成硅化物膜38。
倘采用上述實施例2，不僅可以得到與上述實施例1同樣的效果，還具有以下所示的效果。
例如，決定MOSFET的閾值電壓的溝道離子注入，在在形成柵極絕緣膜之前或在柵極電極圖形化之后進行的情況下，將產(chǎn)生以下那樣的問題。
即，在在形成柵極絕緣膜之前進行離子注入的情況下，可以在器件隔離區(qū)域形成之前進行溝道離子注入。為此，將產(chǎn)生雜質(zhì)因器件隔離區(qū)域形成時的熱工序而擴散，難于得到所希望的閾值的問題。此外，在在柵極電極形成之后，越過柵極電極進行溝道離子注入的情況下，由于溝道雜質(zhì)越過柵極絕緣膜進行注入，故注入能量高。此外，在注入質(zhì)量大的雜質(zhì)的情況下，柵極絕緣膜可靠性將降低。
但是，倘采用實施例2，則可以在進行了離子注入之后，形成柵極絕緣膜47和柵極電極48a。因此，可以得到所希望的閾值，可以提高柵極絕緣膜的可靠性。
再有，由于在進行了離子注入之類的高熱處理之后才形成柵極絕緣膜47，故柵極絕緣膜47即便是高介電膜之類的不耐高溫的膜也可以使用。為此，即便是對于器件有微細化的要求，也可以提供高性能的MOSFET，而不會使柵極絕緣膜的特性劣化。實施例3的半導體裝置的制造方法與實施例1是一樣的，僅僅局部互連的布局不同。因此，省略那些與實施例1同樣的制造工序的說明，僅僅對不同的工序和局部互連的布局進行說明。
首先，如圖5到圖16所示，與實施例1一樣，形成柵極電極22a和局部互連31。在這里，實施例3的局部互連的平面圖，變成為圖27所示的那樣的布局。
如圖27所示，僅僅在器件區(qū)域25b上形成柵極電極22a，形成用來連接該柵極電極22的局部互連31。
反相器部分15中的局部互連31，由使柵極電極22a彼此間連接的柵極電極連接部分51a、51b和使器件區(qū)域彼此間連接的器件區(qū)域連接部分51c、51d、51e構成。此外，傳輸部分16中的局部互連31由將成為字線的字線部分51f構成。在這里，一方的器件區(qū)域連接部分51c變成為與柵極電極連接部分51a連接的形狀，另一方的器件區(qū)域連接部分51d、51e則變成為分離開來的形狀。
因此，如圖28所示，分離開來的形狀的一方的器件區(qū)域連接部分51d，借助于金屬布線52a與另一方的器件區(qū)域連接部分51e連接，而且，器件區(qū)域連接部分51d借助于金屬布線52b與柵極電極連接部分51b連接。
另外，上述局部互連31的圖形并不限于圖27所示的圖形。例如，如圖29所示，反相器部分15中的局部互連31，由使柵極電極22a彼此間連接的柵極電極連接部分53a、53b和使器件區(qū)域彼此間連接的器件區(qū)域連接部分53c、53d、53e及53f構成。此外，傳輸部分16中的局部互連31由將成為字線的字線部分53g構成。在這里，器件區(qū)域連接部分53c變成為與柵極電極連接部分53d分離，與柵極電極連接部分53a進行連接。此外，器件區(qū)域連接部分53f與器件區(qū)域連接部分53e分離，與柵極電極連接部分53b進行連接。
因此，如圖30所示，借助于金屬布線54a，器件區(qū)域連接部分53c與器件區(qū)域連接部分53d連接。此外，借助于金屬布線54,器件區(qū)域連接部分53f與器件區(qū)域連接部分53e連接。
另外，局部互連的字線部分51f、53g，例如，也可以是分離開來的形狀，而沒有必要是連續(xù)的形狀。在這種情況下，分離開來的字線部分可以用布線進行連接。
此外，實施例3的半導體裝置的制造方法，不限于實施例1的方法，例如也可以使用實施例2的方法。
倘采用實施例3，則可以得到與上述實施例1和實施例2同樣的效果。此外，倘采用圖27所示的局部互連31的布局，則在器件隔離區(qū)域25a上與字線部分51f平行地配置的局部互連，僅僅是連接柵極電極連接部分51a和器件區(qū)域連接部分51c的局部互連。因此，在在字線部分51f的垂直方向上形成位線的情況下，由于可以縮小位線方向的器件隔離區(qū)域25a的距離，故可以縮短位線。結果，由于可以抑制布線電阻，故高速處理成為可能。
權利要求
1．一種半導體裝置，其特征是包括半導體襯底內(nèi)的器件區(qū)域；隔離上述器件區(qū)域的器件隔離區(qū)域；僅僅在上述器件區(qū)域上形成的多個柵極電極；使上述柵極電極彼此間進行連接的第1局部布線；以及使上述器件區(qū)域彼此間進行連接的第2局部布線。
2．一種半導體裝置，其特征是包括半導體襯底內(nèi)的器件區(qū)域；隔離上述器件區(qū)域的器件隔離區(qū)域；僅僅在上述器件區(qū)域上形成的多個柵極電極；使上述柵極電極彼此連接的第1局部布線；不使上述柵極電極彼此間和上述器件區(qū)域彼此間連接地、在各個上述器件區(qū)域上形成的多條第2局部布線；以及使上述第2局部布線彼此間進行連接的布線。
3．一種半導體裝置，其特征是包括半導體襯底內(nèi)的器件區(qū)域；隔離上述器件區(qū)域的器件隔離區(qū)域；以及僅僅在上述器件區(qū)域上形成的多個柵極電極。
4．權利要求1所述的半導體裝置，其特征是還具有不使上述柵極電極彼此間和上述器件區(qū)域彼此間連接地、在各個上述器件區(qū)域上形成的多條第3局部布線；以及使上述第3局部布線彼此間進行連接的布線。
5．權利要求1所述的半導體裝置，其特征是還具有在上述柵極電極的側面上形成的側壁。
6．權利要求1所述的半導體裝置，其特征是還具有在上述柵極電極下端部的上述器件區(qū)域的表面上形成的低濃度擴散區(qū)域，以及與上述低濃度擴散區(qū)域連續(xù)起來形成的雜質(zhì)濃度比上述低擴散濃度區(qū)域還高的高擴散濃度區(qū)域。
7．權利要求1所述的半導體裝置，其特征是還具有在上述柵極電極上和上述器件區(qū)域上形成的硅氧化物膜。
8．權利要求1所述的半導體裝置，其特征是上述器件隔離區(qū)域是溝槽構造。
9．權利要求1所述的半導體裝置，其特征是上述柵極電極是與形成上述第1、第2局部布線的材料不同的種類的材料。
10．權利要求1所述的半導體裝置，其特征是上述第2局部布線的膜厚是比上述柵極電極的膜厚還厚的膜厚。
11．一種半導體裝置的制造方法，其特征是包括在半導體襯底上形成柵極絕緣膜的工序；在上述柵極絕緣膜上形成柵極電極材料的工序；在上述半導體襯底內(nèi)形成隔離器件區(qū)域的器件隔離區(qū)域的工序；在上述柵極電極材料上形成圖形化的光刻膠的工序；以上述光刻膠為掩模除去上述柵極電極材料，僅僅在上述柵極絕緣膜上的上述器件區(qū)域上形成多個柵極電極的工序；除去上述光刻膠的工序；在整個面上形成層間膜的工序；以及在上述層間膜內(nèi)形成分別連接上述柵極電極彼此間和上述器件區(qū)域彼此間的局部布線的工序。
12．一種半導體裝置的制造方法，其特征是包括在半導體襯底上形成柵極絕緣膜的工序；在上述柵極絕緣膜上形成虛設柵極電極材料的工序；在上述半導體襯底內(nèi)形成隔離器件區(qū)域的器件隔離區(qū)域的工序；在上述虛設柵極電極材料上形成圖形化的光刻膠的工序；以上述光刻膠為掩模，除去上述虛設柵極材料，僅僅在上述柵極絕緣膜上的器件區(qū)域上形成多個虛設柵極的工序；除去上述光刻膠的工序；在整個面上形成第1層間膜的工序；使上述第1層間膜平坦化，使上述虛設柵極的表面露出來的工序；除去上述虛設柵極，形成開口部分的工序；從上述開口部分進行離子注入的工序；在整個面上形成柵極電極材料，填埋上述開口部分的工序；采用除去上述柵極電極材料，使上述第1層間膜的表面露出來的辦法，在上述開口部分上形成柵極電極的工序；在整個面上形成第2層間膜的工序；以及在上述第2層間膜內(nèi)形成分別連接上述柵極電極彼此間和上述器件區(qū)域彼此間的局部布線的工序。
13．權利要求11所述的半導體裝置的制造方法，其特征是還具有在上述柵極電極的側面上形成側壁的工序。
14．權利要求12所述的半導體裝置的制造方法，其特征是還具有在上述柵極電極的側面上形成側壁的工序。
15．權利要求11所述的半導體裝置的制造方法，其特征是還具有在上述柵極電極下端部的上述器件區(qū)域的表面上形成低濃度擴散區(qū)域的工序；以及與上述低濃度擴散區(qū)域連續(xù)起來，形成雜質(zhì)濃度比上述低擴散濃度區(qū)域還高的高擴散濃度區(qū)域的工序。
16．權利要求12所述的半導體裝置的制造方法，其特征是還具有在上述柵極電極下端部的上述器件區(qū)域的表面上形成的低濃度擴散區(qū)域的工序；以及與上述低濃度擴散區(qū)域連續(xù)起來，形成雜質(zhì)濃度比上述低擴散濃度區(qū)域還高的高擴散濃度區(qū)域的工序。
17．權利要求11所述的半導體裝置的制造方法，其特征是還具有在上述柵極電極上和上述器件區(qū)域上形成硅氧化物膜的工序。
18．權利要求12所述的半導體裝置的制造方法，其特征是還具有在上述柵極電極上和上述器件區(qū)域上形成硅氧化物膜的工序。
19．權利要求12所述的半導體裝置的制造方法，其特征是還具有在上述離子注入后，除去上述開口部分的底部的柵極絕緣膜，使上述半導體襯底的表面露出來的工序；以及在上述露出來的半導體襯底上再次形成絕緣膜的工序。
全文摘要
反相器部分和傳輸部分的各個柵極電極,形成為僅僅在器件區(qū)域上存在,該柵極電極用局部互連進行連接。由此,可以實現(xiàn)微細且大容量的存儲單元,而無須考慮柵極邊緣或縮短現(xiàn)象。
文檔編號H01L23/535GK1286499SQ0012619
公開日2001年3月7日 申請日期2000年8月31日 優(yōu)先權日1999年8月31日
發(fā)明者石丸一成 申請人:株式會社東芝