一種nand閃存單元的制作方法
【專利摘要】本發(fā)明公開了一種NAND閃存單元，包括分立的NAND存儲芯片和控制芯片，其中，所述控制芯片與所述NAND存儲芯片相連，并且包含控制模塊和管理模塊，所述控制模塊用于對所述NAND存儲芯片進(jìn)行控制，所述管理模塊用于接收所述控制模塊的數(shù)據(jù)和指令，并且對所述數(shù)據(jù)和所述指令進(jìn)行管理，然后發(fā)送給所述NAND存儲芯片。本發(fā)明通過將分立的NAND存儲芯片和控制芯片進(jìn)行連接，控制芯片可以選擇工藝單獨(dú)制造，因此可以降低生產(chǎn)成本，而且也可以降低控制芯片的生產(chǎn)工藝的難度，避免了可能出現(xiàn)的工藝問題，另外，由于控制芯片還包含閃存?zhèn)鬏攲庸芾砟K，可以對NAND存儲芯片進(jìn)行管理，不僅優(yōu)化了管理，而且提高了集成度，降低了成本。
【專利說明】一種NAND閃存單元

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及閃存【技術(shù)領(lǐng)域】，尤其涉及一種NAND閃存單元。

【背景技術(shù)】
[0002]NAND閃存主要用來存儲資料，我們常用的閃存產(chǎn)品，如閃存盤、數(shù)碼存儲卡都是使用NAND型閃存。NAND閃存是一種比硬盤驅(qū)動器更好的存儲方案，這在不超過4GB的低容量應(yīng)用中表現(xiàn)得猶為明顯。隨著人們持續(xù)追求功耗更低、重量更輕和性能更佳的產(chǎn)品，NAND閃存成為極具吸引力的產(chǎn)品。
[0003]在NAND閃存芯片中，隨著工藝節(jié)點(diǎn)的降低，單顆NAND存儲芯片已經(jīng)無法使用，NAND存儲芯片的使用必須配合一個控制部分。圖1是現(xiàn)有技術(shù)的NAND閃存單元的結(jié)構(gòu)示意圖。如圖1所示，傳統(tǒng)閃存單元的存儲部分11和控制部分12都被集成在同一顆芯片上?？刂撇糠?2包含接口控制模塊，狀態(tài)控制模塊，片選控制模塊和電壓控制模塊。
[0004]其中，接口控制模塊包含:接口數(shù)據(jù)控制模塊124，用于控制接口的指令輸入和數(shù)據(jù)輸入；數(shù)據(jù)緩存模塊125，用于緩存用戶輸入的數(shù)據(jù)。
[0005]其中，狀態(tài)控制模塊包含:NAND邏輯控制電路122，用于根據(jù)用戶輸入的指令，控制讀操作狀態(tài)或?qū)懖僮鳡顟B(tài)。
[0006]其中，片選控制模塊包含:行列譯碼器121，用于根據(jù)訪問地址，控制訪問NAND存儲模塊的物理地址。
[0007]其中，電壓控制模塊包含:NAND高壓控制電路123，用于控制各個NAND存儲模塊讀寫操作所需的電壓。
[0008]為了降低成本，存儲部分11的特征尺寸不斷降低，而控制部分12的特征尺寸卻沒有隨之降低，因此控制部分12相對存儲部分11的尺寸比例也越來越高，占整個閃存單元的面積的比例高達(dá)40%。隨著存儲部分11的工藝的不斷改進(jìn)，控制部分12也必須使用先進(jìn)工藝制程，而且每個閃存單元都需要各自的控制部分，這些因素都會導(dǎo)致閃存單元的成本的增加。由于控制部分12也要使用先進(jìn)工藝制程，不僅增加了工藝的難度，同時引進(jìn)了更多的工藝問題，例如功耗、柵氧厚度增加等問題，也給控制部分的電路設(shè)計帶來了負(fù)面影響。NAND閃存芯片通過疊封的方式來實(shí)現(xiàn)，但是每個NAND閃存芯片都有自己的控制模塊，這樣控制模塊的資源不能重復(fù)使用。
[0009]而且，現(xiàn)有技術(shù)的NAND閃存芯片一般會外加一個單獨(dú)的閃存?zhèn)鬏攲?FTL)管理模塊來實(shí)現(xiàn)NAND閃存芯片的管理。單獨(dú)的閃存?zhèn)鬏攲庸芾砟K只能通過NAND閃存芯片的接口來訪問NAND閃存芯片的數(shù)據(jù)。但是當(dāng)管理和NAND閃存芯片本身的操作結(jié)合起來時才能達(dá)到最優(yōu)化，而現(xiàn)有技術(shù)中例如存儲單元的閾值電壓等信息不能直接讀出，限制了管理的優(yōu)化。而且由于外加單獨(dú)閃存?zhèn)鬏攲庸芾砟K，集成度較低，造成成本較高。
[0010]另外，NAND閃存芯片的管理模塊需要依賴大量的緩存實(shí)現(xiàn)，而NAND閃存芯片本身也有大量緩存用來緩存從存儲模塊讀出的數(shù)據(jù)，這樣緩存本身需要的信號線連接比較多且復(fù)雜，占用面積較大。


【發(fā)明內(nèi)容】

[0011]有鑒于此，本發(fā)明提出一種NAND閃存芯片，能夠降低工藝難度并且降低生產(chǎn)成本。
[0012]本發(fā)明公開了一種NAND閃存單元，包括分立的NAND存儲芯片和控制芯片，其中，所述控制芯片與所述NAND存儲芯片相連，并且包含控制模塊和管理模塊，所述控制模塊用于對所述NAND存儲芯片進(jìn)行控制，所述管理模塊用于接收所述控制模塊的數(shù)據(jù)和指令，并且對所述數(shù)據(jù)和所述指令進(jìn)行管理，然后發(fā)送給所述NAND存儲芯片。
[0013]優(yōu)選地，所述NAND存儲芯片包含疊封的多顆芯片。
[0014]優(yōu)選地，所述NAND存儲芯片和所述控制芯片通過封裝方式相連接。
[0015]優(yōu)選地，所述NAND存儲芯片和所述控制芯片通過疊封方式相連接。
[0016]優(yōu)選地，疊封的多顆芯片的每顆芯片包含:
[0017]NAND存儲模塊；
[0018]NAND存儲芯片數(shù)據(jù)緩存，用于緩存所述NAND存儲模塊的輸出數(shù)據(jù)。
[0019]優(yōu)選地，所述控制芯片用于對所述NAND存儲芯片的數(shù)據(jù)存取進(jìn)行控制。
[0020]優(yōu)選地，所述管理模塊為閃存?zhèn)鬏攲娱W存模塊。
[0021]優(yōu)選地，所述閃存?zhèn)鬏攲庸芾砟K包含:
[0022]磨損均衡單元，用于均衡不同存儲塊之間的磨損；
[0023]垃圾回收單元，用于回收廢棄數(shù)據(jù)；
[0024]壞塊管理單元，用于剔除使用過程中產(chǎn)生的壞塊；
[0025]差錯控制單元，用于數(shù)據(jù)糾錯。
[0026]優(yōu)選地，所述控制芯片還包含數(shù)據(jù)緩沖模塊，所述數(shù)據(jù)緩存模塊用作所述控制模塊的緩存和所述管理模塊的緩存。
[0027]優(yōu)選地，所述控制模塊還包含具有以下的電壓控制模塊包含:
[0028]NAND高壓產(chǎn)生電路，用于產(chǎn)生所述NAND存儲模塊讀寫所需的電壓，并將所述電壓輸出給所述NAND存儲模塊；
[0029]NAND高壓控制電路，用于控制各個所述NAND存儲模塊讀寫操作所需的電壓。
[0030]本發(fā)明通過將分立的NAND存儲芯片和控制芯片進(jìn)行連接，控制芯片可以選擇工藝單獨(dú)制造，因此可以降低生產(chǎn)成本，而且也可以降低控制芯片的生產(chǎn)工藝的難度，避免了可能出現(xiàn)的工藝問題，另外，由于控制芯片還包含閃存?zhèn)鬏攲庸芾砟K，可以對NAND存儲芯片進(jìn)行管理，不僅優(yōu)化了管理，而且提高了集成度，降低了成本。

【專利附圖】

【附圖說明】
[0031]圖1是現(xiàn)有技術(shù)的閃存單元的結(jié)構(gòu)示意圖；
[0032]圖2是本發(fā)明實(shí)施例的閃存單元的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0033]下面結(jié)合附圖并通過【具體實(shí)施方式】來進(jìn)一步說明本發(fā)明的技術(shù)方案?？梢岳斫獾氖牵颂幩枋龅木唧w實(shí)施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部內(nèi)容。
[0034]圖2是本發(fā)明實(shí)施例的閃存單元的結(jié)構(gòu)示意圖。如圖2所示，本發(fā)明提供了一種NAND閃存單元，包括分立的NAND存儲芯片21和控制芯片22，其中，所述控制芯片22與所述NAND存儲芯片21相連，并且包含控制模塊和管理模塊，所述控制模塊用于對所述NAND存儲芯片21進(jìn)行控制，所述閃存?zhèn)鬏攲庸芾砟K用于接收所述控制模塊的數(shù)據(jù)和指令，并且對所述數(shù)據(jù)和所述指令進(jìn)行管理，然后發(fā)送給所述NAND存儲芯片。
[0035]由于本發(fā)明將閃存單元的存儲部分和控制部分進(jìn)行分開，分別形成NAND存儲芯片21和控制芯片22，因此NAND存儲芯片21和控制芯片22可以采用不同的工藝方法進(jìn)行生產(chǎn)，為了提高存儲性能，NAND存儲芯片21的生產(chǎn)工藝不斷提高，因此可以采用先進(jìn)的生產(chǎn)工藝進(jìn)行生產(chǎn)，而控制芯片22可以采取簡單的低成本的生產(chǎn)工藝進(jìn)行生產(chǎn)，這樣可以大大降低生產(chǎn)成本。而且，由于控制芯片22不需要使用先進(jìn)工藝制程，降低了工藝的難度，也避免了功耗、柵氧厚度增加等工藝問題的出現(xiàn)。
[0036]優(yōu)選地，所述NAND存儲芯片包含疊封的多顆芯片。每顆芯片都有其對應(yīng)的存儲模塊，因此可以擴(kuò)充容量，滿足了大容量、低成本的需求。而且，疊封的多顆芯片可以共用共同的控制芯片控制，大大節(jié)約了成本。
[0037]進(jìn)一步地，NAND存儲芯片21和控制芯片22可以通過封裝的方式互相連接，雖然會增加封裝成本，但是由于采用低成本的控制芯片，節(jié)約的成本遠(yuǎn)超過封裝所增加的成本，因此對于存儲單元整體還是大大降低了生產(chǎn)成本。
[0038]另外，本發(fā)明將NAND閃存芯片所必須的管理模塊集成到控制芯片內(nèi)，NAND閃存芯片的管理模塊可以和NAND閃存芯片的控制模塊(比如NAND邏輯控制電路222、NAND高壓產(chǎn)生電路224以及NAND高壓控制電路223)直接結(jié)合起來，兩者可以直接實(shí)現(xiàn)內(nèi)部控制交互，大大優(yōu)化管理算法。而且由于控制芯片可以包含閃存?zhèn)鬏攲庸芾砟K，可以對NAND存儲芯片進(jìn)行管理，提高了集成度，降低了成本。
[0039]優(yōu)選地，所述控制芯片的數(shù)據(jù)緩存模塊用于所述控制模塊的緩存和所述管理模塊的緩存。本發(fā)明將現(xiàn)有技術(shù)的NAND閃存芯片的管理模塊的緩存和NAND閃存芯片的控制模塊的緩存合并，由于緩存本身需要的信號線連接比較多且復(fù)雜，兩者經(jīng)過合并后簡化了控制，并且大大減少了面積。另外這種結(jié)構(gòu)還可以根據(jù)管理算法需要定制緩存大小，配置存儲模塊的頁面大小，從而靈活的實(shí)現(xiàn)應(yīng)用性能及算法的最優(yōu)化。
[0040]作為本發(fā)明的一種優(yōu)選實(shí)施例方式，所述NAND存儲芯片21和所述控制芯片22通過疊封相連接。由于NAND存儲芯片21和控制芯片22進(jìn)行疊封，通過疊封的方式減小了平鋪面積，甚至可以省掉高達(dá)40%的平鋪，而且降低用戶制版成本。
[0041]其中，NAND存儲芯片21可以包含一顆或多顆芯片，優(yōu)選地，疊封的多顆芯片的每顆芯片包含NAND存儲模塊211和NAND存儲芯片數(shù)據(jù)緩存212，NAND存儲芯片數(shù)據(jù)緩存212用于緩存所述NAND存儲模塊的輸出數(shù)據(jù)。NAND存儲芯片21的具體包含內(nèi)容可以根據(jù)實(shí)際需求進(jìn)行更改，本發(fā)明實(shí)施例所敘述的僅為舉例說明。NAND存儲芯片21可以為NAND存儲芯片或NOR存儲芯片。
[0042]其中，控制芯片22包含存儲器所需要的外圍電路部分，具體包含內(nèi)容可以根據(jù)實(shí)際需求進(jìn)行更改，本發(fā)明實(shí)施例所敘述的僅為舉例說明。優(yōu)選地，所述控制芯片用于對所述NAND存儲芯片的數(shù)據(jù)存取進(jìn)行控制。當(dāng)執(zhí)行讀操作和寫操作時，控制芯片22只需要啟動一套控制裝置，就可以控制至少兩顆芯片的存取操作。
[0043]優(yōu)選地,所述管理模塊為閃存?zhèn)鬏攲?Flash Translat1n Layer, FTL)閃存模塊。所述閃存?zhèn)鬏攲庸芾砟K可以包含磨損均衡單元225、垃圾回收單元226、壞塊管理單元227和差錯控制單元(ECC)228。其中，磨損均衡單元225用于均衡不同存儲塊之間的磨損，即通過一定的算法將所有block的寫周期次數(shù)調(diào)至均衡狀態(tài)，防止差異過大，造成損失；垃圾回收單元226用于回收廢棄數(shù)據(jù)，通常和磨損均衡單元配合實(shí)現(xiàn)最終的均衡；壞塊管理單元227用于剔除NAND閃存單元在使用過程中產(chǎn)生的壞塊；差錯控制單元228用于數(shù)據(jù)糾錯，糾正由于讀串?dāng)_所產(chǎn)生的位錯誤。
[0044]進(jìn)一步地，所述控制模塊可以包含接口控制模塊，狀態(tài)控制模塊，密碼控制模塊和電壓控制模塊。
[0045]其中，所述接口控制模塊包含接口數(shù)據(jù)控制模塊230和數(shù)據(jù)緩存模塊229，接口數(shù)據(jù)控制模塊230用于控制接口的指令輸入和數(shù)據(jù)輸入；數(shù)據(jù)緩存模塊229，用于緩存用戶輸入的數(shù)據(jù)。
[0046]其中，所述狀態(tài)控制模塊包含NAND邏輯控制電路222，NAND邏輯控制電路222用于根據(jù)用戶輸入的指令，控制讀操作狀態(tài)或?qū)懖僮鳡顟B(tài)。
[0047]其中，所述密碼控制模塊包含行列譯碼器221，行列譯碼器221用于根據(jù)訪問地址，控制訪問所述NAND存儲模塊211的物理地址。
[0048]優(yōu)選地，所述電壓控制模塊包含NAND高壓產(chǎn)生電路224和NAND高壓控制電路223，NAND高壓產(chǎn)生電路224用于產(chǎn)生所述NAND存儲模塊讀寫所需的電壓，并將所述電壓輸出給所述NAND存儲模塊，NAND高壓控制電路223用于控制各個所述NAND存儲模塊讀寫操作所需的電壓。
[0049]本發(fā)明實(shí)施例通過將分立的NAND存儲芯片和控制芯片進(jìn)行連接，控制芯片可以選擇工藝單獨(dú)制造，因此可以降低生產(chǎn)成本，而且也可以降低控制芯片的生產(chǎn)工藝的難度，避免了可能出現(xiàn)的工藝問題，另外，由于控制芯片還包含閃存?zhèn)鬏攲庸芾砟K，可以對NAND存儲芯片進(jìn)行管理，不僅優(yōu)化了管理，而且提高了集成度，降低了成本。而且，由于包含疊封的多顆芯片，可以擴(kuò)充容量，滿足了大容量、低成本的需求。而且，疊封的多顆芯片可以共用共同的控制芯片控制，大大節(jié)約了成本。
[0050]而且，本發(fā)明將NAND閃存芯片所必須的管理模塊集成到控制芯片內(nèi)，管理模塊和控制模塊兩者可以直接實(shí)現(xiàn)內(nèi)部控制交互，大大優(yōu)化管理算法。而且由于控制芯片可以包含閃存?zhèn)鬏攲庸芾砟K，可以對NAND存儲芯片進(jìn)行管理，提高了集成度，降低了成本。
[0051 ] 而且，本發(fā)明將現(xiàn)有技術(shù)的NAND閃存芯片的管理模塊的緩存和NAND閃存芯片的控制模塊的緩存合并，由于緩存本身需要的信號線連接比較多且復(fù)雜，兩者經(jīng)過合并后簡化了控制，并且大大減少了面積。另外這種結(jié)構(gòu)還可以根據(jù)管理算法需要定制緩存大小，配置存儲模塊的頁面大小，從而靈活的實(shí)現(xiàn)應(yīng)用性能及算法的最優(yōu)化。
[0052]而且，由于NAND存儲芯片21和控制芯片22進(jìn)行疊封，通過疊封的方式減小了平鋪面積，甚至可以省掉高達(dá)40%的平鋪，而且降低用戶制版成本。
[0053]以上僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種NAND閃存單元，其特征在于，包括分立的NAND存儲芯片和控制芯片，其中，所述控制芯片與所述NAND存儲芯片相連，并且包含控制模塊和管理模塊，所述控制模塊用于對所述NAND存儲芯片進(jìn)行控制，所述管理模塊用于接收所述控制模塊的數(shù)據(jù)和指令，并且對所述數(shù)據(jù)和所述指令進(jìn)行管理，然后發(fā)送給所述NAND存儲芯片。
2.根據(jù)權(quán)利要求1所述的NAND閃存單元，其特征在于，所述NAND存儲芯片包含疊封的多顆芯片。
3.根據(jù)權(quán)利要求1所述的閃存單元，其特征在于，所述NAND存儲芯片和所述控制芯片通過封裝方式相連接。
4.根據(jù)權(quán)利要求3所述的閃存單元，其特征在于，所述NAND存儲芯片和所述控制芯片通過疊封方式相連接。
5.根據(jù)權(quán)利要求1所述的NAND閃存單元，其特征在于，疊封的多顆芯片的每顆芯片包含: NAND存儲模塊； NAND存儲芯片數(shù)據(jù)緩存，用于緩存所述NAND存儲模塊的輸出數(shù)據(jù)。
6.根據(jù)權(quán)利要求1所述的NAND閃存單元，其特征在于，所述控制芯片用于對所述NAND存儲芯片的數(shù)據(jù)存取進(jìn)行控制。
7.根據(jù)權(quán)利要求1所述的NAND閃存單元，其特征在于，所述管理模塊為閃存?zhèn)鬏攲娱W存模塊。
8.根據(jù)權(quán)利要求7所述的NAND閃存單元，其特征在于，所述閃存?zhèn)鬏攲庸芾砟K包含: 磨損均衡單元，用于均衡不同存儲塊之間的磨損； 垃圾回收單元，用于回收廢棄數(shù)據(jù)； 壞塊管理單元，用于剔除使用過程中產(chǎn)生的壞塊； 差錯控制單元，用于數(shù)據(jù)糾錯。
9.根據(jù)權(quán)利要求1所述的閃存單元，其特征在于，所述控制芯片還包含數(shù)據(jù)緩沖模塊，所述數(shù)據(jù)緩存模塊用作所述控制模塊的緩存和所述管理模塊的緩存。
10.根據(jù)權(quán)利要求1所述的NAND閃存單元，其特征在于，所述控制模塊還包含具有以下的電壓控制模塊包含: NAND高壓產(chǎn)生電路，用于產(chǎn)生所述NAND存儲模塊讀寫所需的電壓，并將所述電壓輸出給所述NAND存儲模塊； NAND高壓控制電路，用于控制各個所述NAND存儲模塊讀寫操作所需的電壓。
【文檔編號】G11C16/06GK104425012SQ201310389411
【公開日】2015年3月18日 申請日期:2013年8月30日 優(yōu)先權(quán)日:2013年8月30日
【發(fā)明者】蘇志強(qiáng), 劉會娟 申請人:北京兆易創(chuàng)新科技股份有限公司