專利名稱：一種電流模靈敏放大器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器技術(shù)領(lǐng)域，特別是涉及一種電流模靈敏放大器。
背景技術(shù)：
靈敏放大器是存儲(chǔ)器的讀取路徑關(guān)鍵電路之一，它的作用是對(duì)存儲(chǔ)單元進(jìn)行讀取并與參考存儲(chǔ)單元的輸出進(jìn)行比較，輸出判斷結(jié)果(邏輯“0”或邏輯“1”)。根據(jù)工作原理， 靈敏放大器分為電壓模和電流模兩種，它們的輸入信號(hào)分別是電壓量和電流量。其中，電流模靈敏放大器(AACSA)是一種低電源電壓、高響應(yīng)速度且低功耗的電路，它通過(guò)地址變換轉(zhuǎn)換器(ATD，Address Transition Detector)提供的時(shí)鐘控制位線進(jìn)行電流的預(yù)沖和放電。由于電流模靈敏放大器的電流比較過(guò)程實(shí)質(zhì)是進(jìn)行電流-電壓轉(zhuǎn)換，其完成比較所需時(shí)間與比較級(jí)輸出節(jié)點(diǎn)處寄生電容的充放電時(shí)間成正比關(guān)系。在一些情況下，由于工藝的偏差，會(huì)使得存儲(chǔ)單元的特性受影響，若靈敏放大器采樣后轉(zhuǎn)化給虛擬的寄生電容的充放電電流偏小，對(duì)于傳統(tǒng)的電流模靈敏放大器則需要花費(fèi)較長(zhǎng)的時(shí)間完成電流-電壓轉(zhuǎn)換過(guò)程，不利于數(shù)據(jù)的快速讀取。

發(fā)明內(nèi)容
為解決上述技術(shù)問(wèn)題，本發(fā)明實(shí)施例提供了一種電流模靈敏放大器，以提高數(shù)據(jù)讀取的速度，技術(shù)方案如下一種電流模靈敏放大器，應(yīng)用于存儲(chǔ)器，包括反饋鉗位電路、電流比較放大器和加速響應(yīng)電路，所述反饋鉗位電路的輸入端與存儲(chǔ)單元浮柵管相連接，為存儲(chǔ)單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元的穩(wěn)定的傳輸電流，并通過(guò)輸出端將所述傳輸電流輸入所述電流比較放大器的同相輸入端；所述電流比較放大器的反相輸入端與參考存儲(chǔ)單元相連接，用于比較從所述參考存儲(chǔ)單元獲得的電流和從所述反饋鉗位電路中獲得的電流的大小，并通過(guò)輸出端輸出比較
結(jié)果；所述加速響應(yīng)電路與電流比較放大器的輸出端相連接，用于加速電流比較放大器的電流比較過(guò)程。優(yōu)選的，該電流模靈敏放大器還包括輸出整形電路，用于對(duì)所述電流差信號(hào)進(jìn)行整形，所述輸出整形電路的輸入端與所述電流比較放大器的輸出端相連接，所述輸出整形電路的輸出端用于輸出整形后的電流差信號(hào)。優(yōu)選的，所述反饋鉗位電路包括第一反相器、第二 NMOS管和第一 NMOS管，所述第一反相器的輸入端與所述第二 NMOS管的源極相連接，輸出端與所述第二 NMOS管的柵極相連接；所述第二 NMOS管的漏極為所述反饋鉗位電路的輸出端，源極為所述反饋鉗位電路的輸入端且與所述存儲(chǔ)單元浮柵管的漏極相連接；所述第一 NMOS管的漏極與供能電源相連接，柵極輸入一預(yù)充電信號(hào)，以控制所述存儲(chǔ)單元浮柵管的漏極快速充電
4到鉗位電位，源極與所述第二 NMOS管的源極相連接。優(yōu)選的，所述電流比較放大器包括第一 PMOS管、第二 PMOS管、第三NMOS管和第八NMOS管，所述第一 PMOS管的漏極為所述電流比較放大器的同相輸入端，源極與供電電源相連接，柵極與自身漏極相連接；所述第二 PMOS管的柵極與所述第一PMOS管的柵極連接在一起，源極與供電電源相連接，漏極與第三NMOS管的漏極相連接；所述第一 PMOS管和所述第二 PMOS管構(gòu)成電流鏡像電路，將所述第一 PMOS管漏極獲取的電流信號(hào)鏡像到所述第二 PMOS管的漏極；所述第八NMOS管的漏極為所述電流比較放大器的反相輸入端，與參考存儲(chǔ)單元相連接，獲取參考存儲(chǔ)單元中流出的電流，所述第八NMOS管的源極接地，柵極與自身的漏極相連接；所述第三NMOS管的柵極與所述第八NMOS管的柵極相連接，構(gòu)成電流鏡像電路， 用于將所述第八NMOS管漏極獲得的電流鏡像到所述第三NMOS管的漏極，所述第三NMOS管的源極接地，漏極與所述第二 PMOS管的漏極相連接，連接點(diǎn)為公共點(diǎn)A，用于在公共點(diǎn)A處比較所述第二 PMOS管的漏極電流和所述第三NMOS管的漏極電流，并通過(guò)公共點(diǎn)A輸出比較結(jié)果；所述公共點(diǎn)A與地之間存在一等效寄生電容，用于跟隨所述比較結(jié)果進(jìn)行充放電，當(dāng)所述第二 PMOS管的漏極電流大于所述第三NMOS管的漏極電流時(shí)，所述寄生電容進(jìn)行充電，當(dāng)所述第二 PMOS管的漏極電流小于所述第三NMOS管的漏極電流時(shí)，所述寄生電容進(jìn)行放電。優(yōu)選的，所述加速響應(yīng)電路包括第三PMOS管、第四PMOS管、第四NMOS管、第五 NMOS管、第六NMOS管、第七NMOS管和第四反相器，所述第三PMOS管的漏極與所述公共點(diǎn)A相連接，源極與所述供能電源相連接，柵極與第四PMOS管的漏極相連接；所述第四PMOS管的柵極與所述第二 PMOS管的漏極相連接，源極與供電電源相連接；所述第七NMOS管的漏極與所述第三PMOS管的漏極相連接，源極接地，柵極與所述第四反相器的輸入端相連接；所述第四反相器的輸出端與所述第六NMOS管的柵極相連接；所述第六NMOS管的漏極與一電流源相連接，源極與所述第五NMOS管的柵極及所述第五NOMS管的漏極相連接；所述第五NMOS管的柵極還與所述第四NMOS管的柵極相連接，所述第五NOMS管的源極接地，所述第五NMOS管與所述第四NMOS管構(gòu)成電流鏡像電路；所述第四NMOS管的源極接地，漏極與所述第三PMOS管的柵極相連接。優(yōu)選的，所述輸出整形電路包括第二反相器和第三反相器，所述第二反相器的輸入端為所述輸出整形電路的輸入端，所述第二反相器的輸出端與所述第三反相器的輸入端相連接，所述第三反相器的輸出端為所述輸出整形電路的輸出端。本發(fā)明實(shí)施例所提供的技術(shù)方案，可以使用反饋鉗位電路為存儲(chǔ)單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲(chǔ)單元獲取的電流進(jìn)行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了加速響應(yīng)電路加快電流比較放大器輸出端寄生電容的充電速度，進(jìn)而加快了電流比較過(guò)程，因此可以有效提高數(shù)據(jù)的讀取速度。


為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單的介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。圖1為本發(fā)明實(shí)施例提供的一種電流模靈敏放大器的電路圖；圖2為本發(fā)明實(shí)施例提供的另一種電流模靈敏放大器的電路圖；圖3為本發(fā)明實(shí)施例提供的另一種電流模靈敏放大器的電路圖。
具體實(shí)施例方式下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。如圖1所示，本發(fā)明實(shí)施例提供的一種電流模靈敏放大器，應(yīng)用于存儲(chǔ)器，包括 反饋鉗位電路100、加速響應(yīng)電路200和電流比較放大器300，反饋鉗位電路100的輸入端與存儲(chǔ)單元400浮柵管相連接，為存儲(chǔ)單元400提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元400的穩(wěn)定的傳輸電流IMC，并通過(guò)輸出端將所述傳輸電流Isk輸入電流比較放大器300的同相輸入端；反饋鉗位電路100是一種常用于固定電壓的電路，本發(fā)明在此不再進(jìn)行說(shuō)明。電流比較放大器300的反相輸入端與參考存儲(chǔ)單元500相連接，用于比較從參考存儲(chǔ)單元500 獲得的電流I·和從反饋鉗位電路100中獲得的電流Imc的大小，并通過(guò)輸出端輸出比較結(jié)^ ο其中，將從反饋鉗位電路100流入電流比較放大器300的電流記為Isc，從參考存儲(chǔ)單元500流入電流比較放大器300的電流記為I·。當(dāng)Isc大于I·時(shí)，電流比較放大器 300感知到電流差，其輸出判定為邏輯‘1’，開(kāi)始對(duì)寄生電容進(jìn)行充電。當(dāng)Ik小于Imec時(shí)， 電流比較放大器300感知到電流差，其輸出判定為邏輯‘0’，寄生電容開(kāi)始進(jìn)行放電。所述加速響應(yīng)電路200，與電流比較放大器300的輸出端相連接，用于加速電流比較放大器300的電流比較過(guò)程。當(dāng)Isc大于IMKe時(shí)，加速響應(yīng)電路200通過(guò)電流比較放大器300輸出端為寄生電容進(jìn)行充電，縮短它的充電過(guò)程，可以有效減小電流比較過(guò)程。本發(fā)明實(shí)施例提供的一種電流模靈敏放大器，可以使用反饋鉗位電路為存儲(chǔ)單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲(chǔ)單元獲取的電流進(jìn)行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了加速響應(yīng)電路加快電流比較放大器輸出端寄生電容的充電速度，因此可以有效提高數(shù)據(jù)的讀取速度。如圖2所示，本發(fā)明實(shí)施例提供的另一種電流模靈敏放大器，還包括輸出整形電路600，用于對(duì)所述電流差信號(hào)進(jìn)行整形，輸出整形電路600的輸入端與電流比較放大器 300的輸出端相連接，輸出整形電路600的輸出端用于輸出整形后的電流差信號(hào)。本領(lǐng)域技術(shù)人員可以理解的是，輸出整形電路600可以對(duì)所輸出的信號(hào)進(jìn)行波形整理，使其電平值更滿足標(biāo)準(zhǔn)數(shù)字邏輯‘0’、‘1’值。其中，輸出整形電路600可以由兩個(gè)串聯(lián)在一起的反相器組成，分別進(jìn)行模數(shù)轉(zhuǎn)換和增加驅(qū)動(dòng)能力的處理。如圖3所示，本發(fā)明實(shí)施例提供的另一種電流模靈敏放大器中，反饋鉗位電路100包括第一反相器II、第二 NMOS管匪2和第一 NMOS管匪1，第一反相器Il的輸入端與第二 NMOS管匪2的源極相連接，第一反相器Il的輸出端與第二NMOS 管匪2的柵極相連接，第二 NMOS管匪2的漏極為反饋鉗位電路100的輸出端，第二 NMOS管匪2的源極為反饋鉗位電路100的輸入端，與存儲(chǔ)單元中MOS管MC的漏極相連接，第一 NMOS 管匪1的漏極與供能電源VDD相連接，第一 NMOS管匪1的柵極輸入一預(yù)充電信號(hào)SA_PC，以控制存儲(chǔ)單元浮柵管的漏極快速充電到鉗位電位，第一 NMOS管匪1的源極與第二 NMOS管匪2的源極相連接。電流比較放大器300包括第一PMOS 管 PMl、第二 PMOS 管 PM2、第三 NMOS 管 NM3 和第八 NMOS 管 NM8，所述第一 PMOS管PMl的漏極為所述電流比較放大器的同相輸入端，源極與供電電源相連接，柵極與自身漏極相連接；所述第二 PMOS管PM2的柵極與所述第一 PMOS管PMl的柵極連接在一起，源極與供電電源相連接，漏極與第三NMOS管匪3的漏極相連接；所述第一 PMOS管PMl和所述第二 PMOS管PM2構(gòu)成電流鏡像電路，將所述第一 PMOS管PMl漏極獲取的電流信號(hào)鏡像到所述第二 PMOS管PM2的漏極；所述第八NMOS管NM8的漏極為所述電流比較放大器的反相輸入端，與參考存儲(chǔ)單元相連接，獲取參考存儲(chǔ)單元中流出的電流，所述第八NMOS管NM8的源極接地，柵極與自身的漏極相連接；所述第三NMOS管匪3的柵極與所述第八NMOS管NM8的柵極相連接，構(gòu)成電流鏡像電路，用于將所述第八NMOS管NM8漏極獲得的電流鏡像到所述第三NMOS管匪3的漏極，所述第三NMOS管匪3的源極接地，漏極與所述第二 PMOS管PM2的漏極相連接，連接點(diǎn)為公共點(diǎn)A，用于在公共點(diǎn)A處比較所述第二 PMOS管PM2的漏極電流和所述第三NMOS管匪3的漏極電流，并通過(guò)公共點(diǎn)A輸出比較結(jié)果；所述公共點(diǎn)A與地之間存在一等效寄生電容Cp，用于跟隨所述比較結(jié)果進(jìn)行充放電，當(dāng)所述第二 PMOS管PM2的漏極電流大于所述第三NMOS管匪3的漏極電流時(shí)，所述寄生電容進(jìn)行充電，當(dāng)所述第二 PMOS管PM2的漏極電流小于所述第三NMOS管匪3的漏極電流時(shí)，所述寄生電容進(jìn)行放電。本領(lǐng)域技術(shù)人員可以理解的是，等效的寄生電容Cp在實(shí)際應(yīng)用中為虛擬連接于所述公共點(diǎn)A與地之間。電流比較放大器300分別通過(guò)同相端和反相端采樣取得存儲(chǔ)單元MC的電流^和參考存儲(chǔ)單元的電流I·，并作為電流比較放大器300的兩個(gè)輸入信號(hào)。通過(guò)第一 PMOS管 PMl和第二 PMOS管PM2、第三匪OS管匪3和第八匪OS管匪8的電流鏡像作用，第二匪OS管 PM2和第三NMOS管匪3執(zhí)行對(duì)Ik和Imec的比較，比較結(jié)果在公共點(diǎn)A轉(zhuǎn)化為電壓信號(hào)。當(dāng)Imc > Imec時(shí)，根據(jù)電流平衡原理可知，電流比較放大器300對(duì)寄生電容Cp充電，第二 PMOS 管PM2最終進(jìn)入線性區(qū)，此時(shí)其漏源電壓很小，即A點(diǎn)電壓變現(xiàn)為接近VDD的高電位，即輸出邏輯“1”。當(dāng)IK< Imk時(shí)，根據(jù)電流平衡原理可知，電流比較放大器300對(duì)寄生電容Cp 放電，第三NMOS管匪3最終進(jìn)入線性區(qū)，此時(shí)其漏源電壓很小，即A點(diǎn)電壓變現(xiàn)為接近0的低電位，即輸出邏輯“0”。輸出整形電路600包括第二反相器12和第三反相器13，第二反相器12的輸入端為輸出整形電路600的輸入端，第二反相器12的輸出端與第三反相器13的輸入端相連接，第三反相器13的輸出端為輸出整形電路600的輸出端。加速響應(yīng)電路200包括所述第三PMOS管ΡΜ3、第四PMOS管ΡΜ4、第四NMOS管ΝΜ4、第五NMOS管ΝΜ5、第六 NMOS管ΝΜ6、第七NMOS管ΝΜ7和第四反相器14，所述第三PMOS管ΡΜ3的漏極與所述公共點(diǎn)A相連接，源極與所述供能電源相連接，柵極與第四PMOS管ΡΜ4的漏極相連接，連接點(diǎn)為公共點(diǎn)B ；所述第四PMOS管ΡΜ4的柵極與所述第二 PMOS管ΡΜ2的漏極相連接，源極與供電電源相連接；所述第七NMOS管匪7的漏極與所述第三PMOS管ΡΜ3的漏極相連接，源極接地，柵極與所述第四反相器14的輸入端相連接；所述第四反相器14的輸出端與所述第六NMOS管ΝΜ6的柵極相連接；所述第六NMOS管ΝΜ6的漏極與一電流源15相連接，源極與所述第五NMOS管匪5 的柵極及所述第五NOMS管匪5的漏極相連接；所述第五NMOS管匪5的柵極還與所述第四NMOS管ΝΜ4的柵極相連接，所述第五 NOMS管ΝΜ5的源極接地；所述第四NMOS管ΝΜ4的源極接地，漏極與所述第三PMOS管ΡΜ3的柵極相連接。其中，第七NMOS管匪7的柵極及第四反相器14的輸入端輸入一控制信號(hào)SA_PC， SA_PC控制加速響應(yīng)電路200的工作與否。容易理解的是，在對(duì)數(shù)據(jù)進(jìn)行讀取和判定之前，需要首先進(jìn)行對(duì)存儲(chǔ)單元400位線的預(yù)充電，使得位線電壓達(dá)到預(yù)定的鉗位電壓。在預(yù)充電期間，第一 NMOS管匪1對(duì)反饋鉗位電路100的輸出端進(jìn)行預(yù)充處理，使得該端電壓迅速達(dá)到預(yù)定的鉗位電壓。在預(yù)充電結(jié)束后，即進(jìn)入數(shù)據(jù)的讀取和判定階段，也就是非預(yù)充電期間。在電流比較放大器300進(jìn)行預(yù)充電期間，SA_PC為高電平，通過(guò)第四反相器14使得第六NMOS管NM6截止，阻斷電流源15的電流I·，加速響應(yīng)電路200處于不工作狀態(tài)。 同時(shí)，第七NMOS管匪7導(dǎo)通，把公共點(diǎn)A的電位歸零，因此第四PMOS管PM4導(dǎo)通，流經(jīng)第四 PMOS管PM4的源極的電流為Ipm4，使得B點(diǎn)電位置于高電平，最終電流比較放大器300的輸出信號(hào)SA_0UT恒為低電平。在非預(yù)充階段，SA_PC為低電平，電流源15產(chǎn)生的電流I·通過(guò)第六NMOS管NM6、 第五匪OS管匪5到地，第四匪OS管匪4鏡像流過(guò)第五匪OS管匪5的電流，加速響應(yīng)電路 200處于有效的工作狀態(tài)。考慮動(dòng)態(tài)過(guò)程，在預(yù)充階段結(jié)束后，電流比較放大器300即進(jìn)入數(shù)據(jù)的讀取和判定階段。若被讀取的儲(chǔ)存單元MC存放的是邏輯數(shù)據(jù)“0”，便有Isc < I·，依據(jù)電流比較放
8大器300的工作原理，A點(diǎn)輸出應(yīng)保持為低電平。由于比較前和比較后的A點(diǎn)電位沒(méi)有發(fā)生邏輯狀態(tài)的轉(zhuǎn)換，不存在信號(hào)的轉(zhuǎn)變建立過(guò)程，也就不需要進(jìn)行加速干預(yù)。若被讀取的儲(chǔ)存單元MC存放的是邏輯數(shù)據(jù)“1”，便有Imc > I·，依據(jù)電流比較放大器300的工作原理，A點(diǎn)輸出應(yīng)為高電平。于是，在比較過(guò)程中對(duì)寄生電容Cp進(jìn)行充電， A點(diǎn)電位逐漸上升，第四PMOS管PM4的柵源電壓逐漸減小，公共點(diǎn)B的電位逐漸下降。當(dāng)B 點(diǎn)電位低于VDD —個(gè)閾值電壓時(shí)，第三PMOS管PM3開(kāi)始導(dǎo)通，并以電流Ipm3對(duì)寄生電容Cp 進(jìn)行輔助充電，加快了寄生電容Cp的充電過(guò)程，使得A點(diǎn)更快地達(dá)到反相器12的翻轉(zhuǎn)電平，完成判定并輸出。本發(fā)明實(shí)施例提供的一種電流模靈敏放大器，可以使用反饋鉗位電路為存儲(chǔ)單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲(chǔ)單元獲取的電流進(jìn)行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了加速響應(yīng)電路加快電流比較放大器輸出端寄生電容的充電速度，因此可以有效提高數(shù)據(jù)的讀取速度。需要說(shuō)明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語(yǔ)僅僅用來(lái)將一個(gè)實(shí)體或者操作與另一個(gè)實(shí)體或操作區(qū)分開(kāi)來(lái)，而不一定要求或者暗示這些實(shí)體或操作之間存在任何這種實(shí)際的關(guān)系或者順序。以上所述僅是本申請(qǐng)的具體實(shí)施方式
，應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本申請(qǐng)?jiān)淼那疤嵯?，還可以做出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本申請(qǐng)的保護(hù)范圍。
權(quán)利要求
1.一種電流模靈敏放大器，應(yīng)用于存儲(chǔ)器，其特征在于，包括反饋鉗位電路、電流比較放大器和加速響應(yīng)電路，所述反饋鉗位電路的輸入端與存儲(chǔ)單元浮柵管相連接，為存儲(chǔ)單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元的穩(wěn)定的傳輸電流，并通過(guò)輸出端將所述傳輸電流輸入所述電流比較放大器的同相輸入端；所述電流比較放大器的反相輸入端與參考存儲(chǔ)單元相連接，用于比較從所述參考存儲(chǔ)單元獲得的電流和從所述反饋鉗位電路中獲得的電流的大小，并通過(guò)輸出端輸出比較結(jié)果；所述加速響應(yīng)電路與電流比較放大器的輸出端相連接，用于加速電流比較放大器的電流比較過(guò)程。
2.根據(jù)權(quán)利要求1所述的電流模靈敏放大器，其特征在于，還包括輸出整形電路，用于對(duì)所述電流差信號(hào)進(jìn)行整形，所述輸出整形電路的輸入端與所述電流比較放大器的輸出端相連接，所述輸出整形電路的輸出端用于輸出整形后的電流差信號(hào)。
3.根據(jù)權(quán)利要求1或2所述的電流模靈敏放大器，其特征在于，所述反饋鉗位電路包括第一反相器、第二 NMOS管和第一 NMOS管，所述第一反相器的輸入端與所述第二 NMOS管的源極相連接，輸出端與所述第二 NMOS 管的柵極相連接；所述第二 NMOS管的漏極為所述反饋鉗位電路的輸出端，源極為所述反饋鉗位電路的輸入端且與所述存儲(chǔ)單元浮柵管的漏極相連接；所述第一 NMOS管的漏極與供能電源相連接，柵極輸入一預(yù)充電信號(hào)，以控制所述存儲(chǔ)單元浮柵管的漏極快速充電到鉗位電位，源極與所述第二 NMOS管的源極相連接。
4.根據(jù)權(quán)利要求1或2所述的電流模靈敏放大器，其特征在于，所述電流比較放大器包括第一 PMOS管、第二 PMOS管、第三匪OS管和第八匪OS管，所述第一 PMOS管的漏極為所述電流比較放大器的同相輸入端，源極與供電電源相連接，柵極與自身漏極相連接；所述第二 PMOS管的柵極與所述第一 PMOS管的柵極連接在一起，源極與供電電源相連接，漏極與第三NMOS管的漏極相連接；所述第一 PMOS管和所述第二 PMOS管構(gòu)成電流鏡像電路，將所述第一 PMOS管漏極獲取的電流信號(hào)鏡像到所述第二 PMOS管的漏極；所述第八NMOS管的漏極為所述電流比較放大器的反相輸入端，與參考存儲(chǔ)單元相連接，獲取參考存儲(chǔ)單元中流出的電流，所述第八NMOS管的源極接地，柵極與自身的漏極相連接；所述第三NMOS管的柵極與所述第八NMOS管的柵極相連接，構(gòu)成電流鏡像電路，用于將所述第八NMOS管漏極獲得的電流鏡像到所述第三NMOS管的漏極，所述第三NMOS管的源極接地，漏極與所述第二 PMOS管的漏極相連接，連接點(diǎn)為公共點(diǎn)A，用于在公共點(diǎn)A處比較所述第二 PMOS管的漏極電流和所述第三NMOS管的漏極電流，并通過(guò)公共點(diǎn)A輸出比較結(jié)果；所述公共點(diǎn)A與地之間存在一等效寄生電容，用于跟隨所述比較結(jié)果進(jìn)行充放電，當(dāng)所述第二PMOS管的漏極電流大于所述第三NMOS管的漏極電流時(shí)，所述寄生電容進(jìn)行充電， 當(dāng)所述第二 PMOS管的漏極電流小于所述第三NMOS管的漏極電流時(shí)，所述寄生電容進(jìn)行放 H1^ ο
5.根據(jù)權(quán)利要求4所述的電流靈敏放大器，其特征在于，所述加速響應(yīng)電路包括第三 PMOS管、第四PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管和第四反相器，所述第三PMOS管的漏極與所述公共點(diǎn)A相連接，源極與所述供能電源相連接，柵極與第四PMOS管的漏極相連接；所述第四PMOS管的柵極與所述第二 PMOS管的漏極相連接，源極與供電電源相連接； 所述第七NMOS管的漏極與所述第三PMOS管的漏極相連接，源極接地，柵極與所述第四反相器的輸入端相連接；所述第四反相器的輸出端與所述第六NMOS管的柵極相連接；所述第六NMOS管的漏極與一電流源相連接，源極與所述第五NMOS管的柵極及所述第五NOMS管的漏極相連接；所述第五NMOS管的柵極還與所述第四NMOS管的柵極相連接，所述第五NOMS管的源極接地，所述第五NMOS管與所述第四NMOS管構(gòu)成電流鏡像電路；所述第四NMOS管的源極接地，漏極與所述第三PMOS管的柵極相連接。
6.根據(jù)權(quán)利要求2所述的電流靈敏放大器，其特征在于，所述輸出整形電路包括第二反相器和第三反相器，所述第二反相器的輸入端為所述輸出整形電路的輸入端，所述第二反相器的輸出端與所述第三反相器的輸入端相連接，所述第三反相器的輸出端為所述輸出整形電路的輸出端。
全文摘要
本發(fā)明公開(kāi)了一種電流模靈敏放大器，可以使用反饋鉗位電路為存儲(chǔ)單元提供穩(wěn)定偏置電壓以得到流經(jīng)該存儲(chǔ)單元的穩(wěn)定的傳輸電流，并將所述電流輸入電流比較放大器，以與從參考存儲(chǔ)單元獲取的電流進(jìn)行比較并輸出比較結(jié)果。由于本發(fā)明的電流比較放大器使用了加速響應(yīng)電路加快電流比較放大器輸出端寄生電容的充電速度，因此可以有效提高數(shù)據(jù)的讀取速度。
文檔編號(hào)G11C7/06GK102426845SQ201110391390
公開(kāi)日2012年4月25日 申請(qǐng)日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者楊詩(shī)洋, 陳嵐, 陳巍巍, 龍爽 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所