專(zhuān)利名稱(chēng)：具有可變?cè)O(shè)備寬度和可縮放預(yù)取和頁(yè)大小的通用存儲(chǔ)設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例總體上涉及集成電路領(lǐng)域，并且更具體地涉及用于具有可變?cè)O(shè)備寬度和可縮放預(yù)取和頁(yè)大小的通用存儲(chǔ)設(shè)備的系統(tǒng)、方法和裝置。
背景技術(shù)：
每一代動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)通常使在存儲(chǔ)器訪問(wèn)期間預(yù)取(pre-fetch) 的數(shù)據(jù)量加倍。例如，雙倍數(shù)據(jù)速率(DDR) 2預(yù)取的數(shù)據(jù)是DDRl的兩倍。類(lèi)似地，DDR3預(yù)取的數(shù)據(jù)是DDR2的兩倍。內(nèi)部DRAM總線的寬度隨著預(yù)取的數(shù)據(jù)量而增加。隨著內(nèi)部DRAM 總線的寬度的增加，DRAM的管芯大小也增加?？梢垣@得不同設(shè)備寬度的DRAM，例如x4、x8、xl6等。術(shù)語(yǔ)“設(shè)備寬度”是指DRAM 被設(shè)計(jì)用來(lái)進(jìn)行交互操作的外部DRAM總線的寬度。目前的x4和x8寬的DRAM設(shè)備具有 IK字節(jié)的頁(yè)大小，并且xl6寬的DRAM設(shè)備具有^(字節(jié)的頁(yè)大小?！绊?yè)”是指由行地址選通 (RAS)命令激活的比特的數(shù)量。


在附圖中以示例的方式而非限制的方式說(shuō)明了本發(fā)明的實(shí)施例，其中，類(lèi)似的標(biāo)號(hào)指示相似的元件。圖1是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例實(shí)現(xiàn)的計(jì)算系統(tǒng)的選擇方面的高級(jí)框圖。圖2是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例實(shí)現(xiàn)的X4DRAM設(shè)備的選擇方面的框圖。圖3是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例實(shí)現(xiàn)的X8DRAM設(shè)備的選擇方面的框圖。圖4是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例實(shí)現(xiàn)的X16DRAM設(shè)備的選擇方面的框圖。圖5是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例的、用于訪問(wèn)具有可變?cè)O(shè)備寬度和可縮放預(yù)取和頁(yè)大小的存儲(chǔ)設(shè)備的方法的選擇方面的流程圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例總體上針對(duì)用于具有可變?cè)O(shè)備寬度和可縮放預(yù)取和頁(yè)大小的通用存儲(chǔ)設(shè)備的系統(tǒng)、方法和裝置。在一些實(shí)施例中，通用存儲(chǔ)設(shè)備(例如DRAM)可以以多個(gè)模式中的任意模式操作，所述多個(gè)模式包括，例如x4模式、x8模式、以及xl6模式。取決于DRAM的模式，由DRAM提供的頁(yè)大小可以變化。在一些實(shí)施例中，取決于DRAM的模式，由 DRAM預(yù)取的數(shù)據(jù)量也可以變化。如下面更進(jìn)一步討論的，使用可變的頁(yè)大小和預(yù)取量可以幫助減少DRAM的管芯大小和設(shè)備使用的功率量。圖1是說(shuō)明了根據(jù)本發(fā)明的實(shí)施例實(shí)現(xiàn)的計(jì)算系統(tǒng)的選擇方面的高級(jí)框圖。在所說(shuō)明的實(shí)施例中，系統(tǒng)100包括主機(jī)110(例如，存儲(chǔ)器控制器)和存儲(chǔ)設(shè)備120(例如，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)設(shè)備或DRAM)。在替代實(shí)施例中，系統(tǒng)100可以包括更多元件、更少元件和 /或不同的元件。命令/地址(C/A)通道102提供了用于向存儲(chǔ)設(shè)備120發(fā)送命令和地址的多個(gè)通道。DQ通道104提供了雙向讀/寫(xiě)數(shù)據(jù)總線。CRC通道106提供了用于傳送CRC校驗(yàn)和比特的雙向總線。在替代實(shí)施例中，DQ通道104和/或CRC通道106可以是單向的。為了便于描述，參照x8存儲(chǔ)設(shè)備描述了本發(fā)明的實(shí)施例。然而，應(yīng)當(dāng)意識(shí)到，本發(fā)明的實(shí)施例可以包括諸如x4、xl6、x32等的其他設(shè)備數(shù)據(jù)寬度。主機(jī)110控制去往和來(lái)自存儲(chǔ)設(shè)備120的數(shù)據(jù)的傳送。主機(jī)110包括邏輯112。 如以下進(jìn)一步描述的，存儲(chǔ)設(shè)備120支持可變頁(yè)大小并且具有取決于其模式的可用的可變存儲(chǔ)體(bank)資源。邏輯112使得主機(jī)110能夠與具有這些特征的存儲(chǔ)設(shè)備進(jìn)行交互。也就是說(shuō)，邏輯112使得主機(jī)110能夠與具有可變頁(yè)大小的存儲(chǔ)設(shè)備進(jìn)行交互。邏輯112還使得主機(jī)110能夠與具有可變存儲(chǔ)體資源(例如，x4模式中的χ個(gè)存儲(chǔ)體和x8模式中的y 個(gè)存儲(chǔ)體)的存儲(chǔ)設(shè)備進(jìn)行交互。下文參考圖2-5進(jìn)一步描述了該方式。為了便于說(shuō)明， 將邏輯112示出為單塊邏輯。然而，應(yīng)當(dāng)意識(shí)到，可以由未必在主機(jī)110上配置的邏輯來(lái)執(zhí)行由邏輯112提供的功能。主機(jī)110還可以包括CRC生成器114。在支持CRC使用的系統(tǒng)中，CRC生成器114 生成本地CRC，該本地CRC能夠與來(lái)自存儲(chǔ)設(shè)備120的CRC校驗(yàn)和進(jìn)行比較，以確定所發(fā)送的數(shù)據(jù)是否被破壞。此外，針對(duì)寫(xiě)入事務(wù)生成CRC并且在寫(xiě)入幀中將其發(fā)送到存儲(chǔ)設(shè)備(在支持CRC使用的系統(tǒng)中)。存儲(chǔ)設(shè)備120為系統(tǒng)100提供(至少一部分)主系統(tǒng)存儲(chǔ)器。在一些實(shí)施例中， 存儲(chǔ)設(shè)備120是動(dòng)態(tài)隨機(jī)存取存儲(chǔ)設(shè)備(DRAM)。存儲(chǔ)設(shè)備120包括輸入/輸出(I/O)電路 122、熔斷器(或其他合適的邏輯)124、以及核心126(例如，存儲(chǔ)器陣列)等等。I/O電路 122包括適合于通過(guò)一個(gè)或多個(gè)互連(例如C/A 102,DQ 104、和/或CRC 106)接收和/或發(fā)送信號(hào)的電路。為了便于說(shuō)明，I/O電路122被示出為單塊邏輯。然而，應(yīng)當(dāng)意識(shí)到，可以由未必在存儲(chǔ)設(shè)備120上配置的邏輯來(lái)執(zhí)行由I/O電路122提供的功能。在一些實(shí)施例中，存儲(chǔ)設(shè)備(或者，為了便于引用，DRAM) 120為多個(gè)不同的設(shè)備寬度提供了通用管芯解決方案。也就是說(shuō)，支持多個(gè)設(shè)備寬度(例如，χ4、χ8、χ16等)的通用管芯能夠被硬編碼(或以其他方式被配置)以便以特定的設(shè)備寬度進(jìn)行操作。在所說(shuō)明的實(shí)施例中，例如，在能夠(或可能)被配置以作為x4、x8或χ16設(shè)備進(jìn)行操作的管芯上構(gòu)成 DRAMl200熔斷器IM被設(shè)置以將DRAM 120配置為(例如)χ8設(shè)備。取決于DRAM 120被配置以支持的設(shè)備寬度，可以不同地封裝DRAM120。例如，如果 DRAM 120被熔斷以用于χ8模式，那么其封裝可以具有8個(gè)DQ連接器。如果DRAM 120被熔斷以用于x4模式，那么其封裝可以具有至少4個(gè)連接器。類(lèi)似地，如果DRAM 120被熔斷以用于xl6，那么其封裝可以具有16個(gè)連接器。在替代實(shí)施例中，可以在(例如)初始化期間動(dòng)態(tài)地配置模式。例如，可以在初始化期間設(shè)置寄存器比特(未示出)以便為DRAM 120指定模式。一旦設(shè)置了寄存器比特，那么DRAM 120可以基于所選擇的模式提供頁(yè)大小和/或預(yù)取量。在一些實(shí)施例中，基于DRAM 120的設(shè)備寬度來(lái)縮放由DRAM 120提供的頁(yè)大小。術(shù)語(yǔ)“頁(yè)”是指在(例如)核心126的行中被激活(然后被移動(dòng)到傳感放大器中)的比特的數(shù)量。在一些實(shí)施例中，核心126的每一個(gè)存儲(chǔ)體提供頁(yè)大小N。響應(yīng)于RAS打開(kāi)的核心1 的物理存儲(chǔ)體的數(shù)量隨著為DRAM 120選擇的設(shè)備寬度而增加。例如，如果DRAM 120處于 x4模式，那么響應(yīng)于RAS激活一個(gè)物理存儲(chǔ)體(具有頁(yè)大小N)。如果DRAM120處于x8模式，那么響應(yīng)于RAS激活兩個(gè)物理存儲(chǔ)體(具有有效的頁(yè)大小2N)。類(lèi)似地，如果DRAM 120 處于xl6模式，那么可以激活四個(gè)物理存儲(chǔ)體(具有有效的頁(yè)大小4N)。在一些實(shí)施例中， N等于1/ 比特。在替代實(shí)施例中，N可以具有不同的值。在行中被激活的比特的數(shù)量直接地對(duì)應(yīng)于在操作中消耗的功率量。即，激活的比特越多(和頁(yè)的大小越寬)，操作使用的功率越多。在傳統(tǒng)的系統(tǒng)中，x4和x8設(shè)備使用相同的頁(yè)大小(例如，1K)。因此，在傳統(tǒng)的系統(tǒng)中，x4設(shè)備呈現(xiàn)了功率消耗的最壞情況，因?yàn)椴⑿械丶せ盍?18個(gè)設(shè)備(16個(gè)設(shè)備用于數(shù)據(jù)路徑，2個(gè)設(shè)備用于錯(cuò)誤糾正)。本發(fā)明的實(shí)施例可以降低使用x4設(shè)備的系統(tǒng)消耗的功率，因?yàn)槊恳粋€(gè)設(shè)備具有更小的頁(yè)大小(處于x4 模式)，并且因此，比傳統(tǒng)的設(shè)備消耗更少的功率。以下參考圖2-5進(jìn)一步討論可變頁(yè)大小。在一些實(shí)施例中，基于DRAM 120的設(shè)備寬度來(lái)縮放由DRAM 120預(yù)取的數(shù)據(jù)量。在操作中，RAS命令可以激活一行數(shù)據(jù)并且CAS命令可以從傳感放大器中抽取期望的數(shù)據(jù)量。 如上所述，被激活的物理存儲(chǔ)體的數(shù)量與DRAM 120的設(shè)備寬度成比例。在一些實(shí)施例中， 基于設(shè)備寬度可以從多于一個(gè)物理存儲(chǔ)體中預(yù)取比特。例如，如果DRAM 120處于x4模式， 那么可以從單個(gè)物理存儲(chǔ)體中預(yù)取M比特。如果DRAM 120處于x8模式，那么可以預(yù)取2M 比特(兩個(gè)物理存儲(chǔ)體中每一個(gè)IM比特)的數(shù)據(jù)。類(lèi)似地，如果DRAM 120處于x8模式， 那么可以預(yù)取4M比特。在一些實(shí)施例中，M等于32比特。在替代實(shí)施例中，M可以具有不同的值。預(yù)取的比特的數(shù)量對(duì)應(yīng)于DRAM 120的管芯大小。這是因?yàn)樵S多存儲(chǔ)設(shè)備被設(shè)計(jì)為具有適于“最壞”情況的內(nèi)部總線。例如，傳統(tǒng)的xl6設(shè)備具有在整個(gè)設(shè)備中布線的1 比特寬的內(nèi)部總線。隨著設(shè)備寬度增加，內(nèi)部總線的大小日益成為存儲(chǔ)設(shè)備的管芯大小的重要驅(qū)動(dòng)器。在一些實(shí)施例中，通過(guò)同時(shí)從多于一個(gè)物理存儲(chǔ)體中預(yù)取比特來(lái)解決管芯大小問(wèn)題。每一個(gè)存儲(chǔ)體耦合到內(nèi)部總線，所以并行地訪問(wèn)它們能夠在同一內(nèi)部總線上提供更多比特。以下參考圖2-5進(jìn)一步討論可縮放的預(yù)取。圖2是根據(jù)本發(fā)明的實(shí)施例的、處于x4模式的DRAM(例如，圖1中示出的DRAM 120)的框圖。DRAM 200具有組織為四個(gè)存儲(chǔ)體組Q02-208)的16個(gè)物理存儲(chǔ)體(例如， 0A、0B、IA等)。每一個(gè)存儲(chǔ)體組包括四個(gè)存儲(chǔ)體。例如，存儲(chǔ)體組202包括存儲(chǔ)體0A、2A、 IA和3A。每一個(gè)存儲(chǔ)體具有頁(yè)大小N。在一些實(shí)施例中，N是1/1。在替代實(shí)施例中，N可以具有不同的值?？梢?xún)?nèi)部地(例如，從每一個(gè)訪問(wèn)的物理存儲(chǔ)體)預(yù)取M比特以滿足外部要求，在一些實(shí)施例中所述外部要求的范圍可以是從1. 6到3. 2GT/s。在所說(shuō)明的實(shí)施例中，例如， 從存儲(chǔ)體OA預(yù)取32比特并且將其提供到DQ焊點(diǎn)210。應(yīng)當(dāng)意識(shí)到，在替代實(shí)施例中，M可以具有不同的值。在一些實(shí)施例中，內(nèi)部核心頻率的范圍是從200到400MHZ。也就是說(shuō)，內(nèi)部頻率可以是外部頻率的1/8，因?yàn)閮?nèi)部總線可以是x4設(shè)備的8倍寬。在替代實(shí)施例中，內(nèi)部頻率的范圍、外部頻率的范圍、和/或內(nèi)部和外部頻率之間的比率可以不同。圖3是根據(jù)本發(fā)明的實(shí)施例的、使用通用管芯方式的x8設(shè)備的框圖。在一些實(shí)施例中，當(dāng)在x8模式中操作時(shí)，響應(yīng)于RAS，(大體上)同時(shí)地激活兩個(gè)物理存儲(chǔ)體。每一個(gè)物理存儲(chǔ)體可以具有頁(yè)大小N。從主機(jī)的角度，DRAM 300具有邏輯頁(yè)大小2N。例如，在所說(shuō)明的實(shí)施例中，響應(yīng)于RAS，(大體上)同時(shí)地激活OA和0B。因此，DRAM 300具有被組織為四個(gè)存儲(chǔ)體組(302-308)的8個(gè)邏輯存儲(chǔ)體(每一個(gè)由2個(gè)物理存儲(chǔ)體構(gòu)成)。在一些實(shí)施例中，N是1/1。在替代實(shí)施例中，N可以具有不同的值。從每一個(gè)激活的物理存儲(chǔ)體中內(nèi)部地預(yù)取M比特以滿足外部帶寬的要求。在所說(shuō)明的實(shí)施例中，例如，從物理存儲(chǔ)體OA和OB的每一個(gè)預(yù)取32比特。這些比特被提供給DQ 焊點(diǎn)310A和310B。應(yīng)當(dāng)意識(shí)到，在替代實(shí)施例中，M可以具有不同的值。在一些實(shí)施例中， 內(nèi)部核心頻率的范圍是從200到400MHZ。也就是說(shuō)，內(nèi)部頻率可以是外部頻率的1/8，因?yàn)閮?nèi)部總線可以是x4設(shè)備的8倍寬。在替代實(shí)施例中，內(nèi)部頻率的范圍、外部頻率的范圍、和 /或內(nèi)部和外部頻率之間的比率可以不同。圖4是根據(jù)本發(fā)明的實(shí)施例的、使用通用管芯方式的xl6設(shè)備的框圖。在一些實(shí)施例中，當(dāng)在xl6模式中操作時(shí)，響應(yīng)于RAS，(大體上)同時(shí)地激活四個(gè)物理存儲(chǔ)體。每一個(gè)物理存儲(chǔ)體可以具有頁(yè)大小N。從主機(jī)的角度，DRAM 400具有邏輯頁(yè)大小4N。例如，在所說(shuō)明的實(shí)施例中，響應(yīng)于RAS，(大體上)同時(shí)地激活0A、0B、0C和0D。因此，DRAM 400具有被組織為四個(gè)存儲(chǔ)體組(402-40 的4個(gè)邏輯存儲(chǔ)體(每一個(gè)由4個(gè)物理存儲(chǔ)體構(gòu)成)。 在一些實(shí)施例中，N是1/1。在替代實(shí)施例中，N可以具有不同的值。從每一個(gè)激活的物理存儲(chǔ)體中內(nèi)部地預(yù)取M比特以滿足外部帶寬的要求。在所說(shuō)明的實(shí)施例中，例如，從物理存儲(chǔ)體0A、0B、0C和OD的每一個(gè)預(yù)取32比特。這些比特被提供給DQ焊點(diǎn)410A-410D。應(yīng)當(dāng)意識(shí)到，在替代實(shí)施例中，M可以具有不同的值。表1示出了多個(gè)不同的架構(gòu)選項(xiàng)?；鶞?zhǔn)是具有128比特預(yù)取總線的DDR3架構(gòu)。表 1中提及的DRAM管芯大小是2G比特設(shè)備的管芯大小。表1中示出的列出的選項(xiàng)的管芯大小是相對(duì)于基準(zhǔn)選項(xiàng)的。此外，管芯的大小可以隨著DRAM處理技術(shù)和DRAM密度而變化，并且僅示出為相對(duì)數(shù)。
權(quán)利要求
1 一種存儲(chǔ)設(shè)備，包括邏輯，其用于為具有可變?cè)O(shè)備寬度的所述存儲(chǔ)設(shè)備指定設(shè)備寬度；以及存儲(chǔ)器核心，其具有多個(gè)存儲(chǔ)器存儲(chǔ)體，每一個(gè)存儲(chǔ)器存儲(chǔ)體具有頁(yè)大小N，其中，響應(yīng)于行地址選通(RAQ而激活的存儲(chǔ)體的數(shù)量至少部分地基于所述存儲(chǔ)設(shè)備的設(shè)備寬度。
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中，用于指定所述設(shè)備寬度的所述邏輯是熔斷器或寄存器比特中的一個(gè)。
3.根據(jù)權(quán)利要求1所述的存儲(chǔ)設(shè)備，其中，從至少部分地響應(yīng)于所述RAS而激活的每一個(gè)存儲(chǔ)體預(yù)取M比特的數(shù)據(jù)。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)設(shè)備，其中，所述設(shè)備寬度是x4、x8和xl6中的一個(gè)。
5.根據(jù)權(quán)利要求4所述的存儲(chǔ)設(shè)備，其中，N是1/ 比特并且M是32比特。
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)設(shè)備，其中，用于指定所述設(shè)備寬度的所述邏輯指定所述設(shè)備寬度是x4，并且至少部分地響應(yīng)于所述RAS而激活一個(gè)存儲(chǔ)體。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)設(shè)備，其中，至少部分地響應(yīng)于所述RAS從所述存儲(chǔ)器核心預(yù)取32比特的數(shù)據(jù)。
8.根據(jù)權(quán)利要求5所述的存儲(chǔ)設(shè)備，其中，用于指定所述設(shè)備寬度的所述邏輯指定所述設(shè)備寬度是x8，并且至少部分地響應(yīng)于所述RAS而激活兩個(gè)存儲(chǔ)體。
9.根據(jù)權(quán)利要求8所述的存儲(chǔ)設(shè)備，其中，至少部分地響應(yīng)于所述RAS從所述存儲(chǔ)器核心預(yù)取64比特的數(shù)據(jù)。
10.根據(jù)權(quán)利要求5所述的存儲(chǔ)設(shè)備，其中，用于指定所述設(shè)備寬度的所述邏輯指定所述設(shè)備寬度是xl6，并且至少部分地響應(yīng)于所述RAS而激活四個(gè)存儲(chǔ)體。
11.根據(jù)權(quán)利要求10所述的存儲(chǔ)設(shè)備，其中，至少部分地響應(yīng)于所述RAS從所述存儲(chǔ)器核心預(yù)取128比特的數(shù)據(jù)。
12.一種方法，包括在具有可變?cè)O(shè)備寬度的存儲(chǔ)設(shè)備處接收行訪問(wèn)選通(RAQ ；以及至少部分地響應(yīng)于所述RAS而激活一個(gè)或多個(gè)存儲(chǔ)體，其中，激活的存儲(chǔ)體的數(shù)量至少部分地基于為存儲(chǔ)設(shè)備指定的設(shè)備寬度。
13.根據(jù)權(quán)利要求12所述的方法，還包括 從每一個(gè)激活的存儲(chǔ)體預(yù)取M比特的數(shù)據(jù)。
14.根據(jù)權(quán)利要求13所述的方法，其中，所述一個(gè)或多個(gè)存儲(chǔ)體中的每一個(gè)具有頁(yè)大小N。
15.根據(jù)權(quán)利要求14所述的方法，其中，所指定的設(shè)備寬度是x4、x8和xl6中的一個(gè)。
16.根據(jù)權(quán)利要求15所述的方法，其中，N是1/ 比特并且M是32比特。
17.根據(jù)權(quán)利要求16所述的方法，其中，所指定的設(shè)備寬度是x4，并且其中，至少部分地響應(yīng)于所述RAS而激活一個(gè)或多個(gè)存儲(chǔ)體包括至少部分地響應(yīng)于所述RAS而激活一個(gè)存儲(chǔ)體。
18.根據(jù)權(quán)利要求17所述的方法，其中，從每一個(gè)激活的存儲(chǔ)體預(yù)取M比特的數(shù)據(jù)包括預(yù)取32比特的數(shù)據(jù)。
19.根據(jù)權(quán)利要求16所述的方法，其中，所指定的設(shè)備寬度是x8，并且其中，至少部分地響應(yīng)于所述RAS而激活一個(gè)或多個(gè)存儲(chǔ)體包括 至少部分地響應(yīng)于所述RAS而激活兩個(gè)存儲(chǔ)體。
20.根據(jù)權(quán)利要求19所述的方法，其中，從每一個(gè)激活的存儲(chǔ)體預(yù)取M比特的數(shù)據(jù)包括預(yù)取64比特的數(shù)據(jù)。
21.根據(jù)權(quán)利要求16所述的方法，其中，所指定的設(shè)備寬度是xl6，并且其中，至少部分地響應(yīng)于所述RAS而激活一個(gè)或多個(gè)存儲(chǔ)體包括至少部分地響應(yīng)于所述RAS而激活四個(gè)存儲(chǔ)體。
22.根據(jù)權(quán)利要求19所述的方法，其中，從每一個(gè)激活的存儲(chǔ)體預(yù)取M比特的數(shù)據(jù)包括預(yù)取128比特的數(shù)據(jù)。
23.—種系統(tǒng)，包括主機(jī)，其用于發(fā)布行地址選通(RAQ ；以及與所述主機(jī)耦合的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)設(shè)備(DRAM)，其中，所述DRAM具有可變?cè)O(shè)備寬度并且包括邏輯，其用于為所述DRAM指定設(shè)備寬度，以及存儲(chǔ)器核心，其具有多個(gè)存儲(chǔ)器存儲(chǔ)體，每一個(gè)存儲(chǔ)器存儲(chǔ)體具有頁(yè)大小N，其中，響應(yīng)于所述RAS而激活的存儲(chǔ)體的數(shù)量至少部分地基于所述設(shè)備寬度。
24.根據(jù)權(quán)利要求23所述的系統(tǒng)，其中，從至少部分地響應(yīng)于所述RAS而激活的每一個(gè)存儲(chǔ)體預(yù)取M比特的數(shù)據(jù)。
25.根據(jù)權(quán)利要求M所述的系統(tǒng)，其中，所述設(shè)備寬度是x4、x8和xl6中的一個(gè)。
26.根據(jù)權(quán)利要求25所述的系統(tǒng)，其中，N是1/ 比特并且M是32比特。
27.根據(jù)權(quán)利要求沈所述的系統(tǒng)，其中，所指定的設(shè)備寬度是x4，并且其中，至少部分地響應(yīng)于所述RAS而激活一個(gè)或多個(gè)存儲(chǔ)體包括至少部分地響應(yīng)于所述RAS而激活一個(gè)存儲(chǔ)體。
28.根據(jù)權(quán)利要求27所述的系統(tǒng)，其中，至少部分地響應(yīng)于所述RAS從所述存儲(chǔ)器核心預(yù)取32比特的數(shù)據(jù)。
29.根據(jù)權(quán)利要求沈所述的系統(tǒng)，其中，用于指定所述設(shè)備寬度的所述邏輯指定所述設(shè)備寬度是x8，并且至少部分地響應(yīng)于所述RAS而激活兩個(gè)存儲(chǔ)體。
30.根據(jù)權(quán)利要求四所述的系統(tǒng)，其中，至少部分地響應(yīng)于所述RAS從所述存儲(chǔ)器核心預(yù)取64比特的數(shù)據(jù)。
全文摘要
本發(fā)明的實(shí)施例總體上針對(duì)用于具有可變?cè)O(shè)備寬度和可縮放預(yù)取和頁(yè)大小的通用存儲(chǔ)設(shè)備的系統(tǒng)、方法和裝置。在一些實(shí)施例中，通用存儲(chǔ)設(shè)備(例如DRAM)可以以多個(gè)模式中的任意模式操作，所述多個(gè)模式例如包括x4模式、x8模式以及x16模式。由DRAM提供的頁(yè)大小可以取決于DRAM的模式而變化。在一些實(shí)施例中，由DRAM預(yù)取的數(shù)據(jù)量也取決于DRAM的模塊式而變化。
文檔編號(hào)G11C11/4093GK102165531SQ200980137472
公開(kāi)日2011年8月24日 申請(qǐng)日期2009年9月28日 優(yōu)先權(quán)日2008年9月30日
發(fā)明者J·哈爾伯特, K·S·貝恩斯 申請(qǐng)人:英特爾公司