專利名稱：變電阻存儲器裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及變電阻存儲器(resistance-changing memory)裝置。
背景技術(shù)：
變電阻存儲器，例如，電阻式隨機存取存儲器(ReRAM)，使用電壓、電流、熱等等 來可逆地改變材料的電阻值，由此存儲材料的電阻值不同的狀態(tài)作為信息，并作為閃速存 儲器的替代裝置的一種候選者而受到關(guān)注。變電阻存儲器適于微制造并具有配置交叉點 (cross-point)基元陣列的能力；此外，該類型的存儲器易于實現(xiàn)多層結(jié)構(gòu)的基元陣列。公知對于ReRAM的可變電阻元件而言，存在兩種操作模式。一種操作模式為，通過 切換所施加的電壓的極性來設(shè)定高電阻狀態(tài)和低電阻狀態(tài)。這稱為雙極型。另一操作模式 為，通過控制電壓值和電壓施加時長二者來設(shè)定高電阻狀態(tài)和低電阻狀態(tài)而不必切換所施 加的電壓的極性。這稱為單極型(例如，參見非專利文件1)。為了增加ReRAM的存儲數(shù)據(jù)的密度，除了按比例減小基元尺寸本身之外還設(shè)定基 元電阻的多值水平是有效的。然而，由于電阻體的狀態(tài)由施加到電阻體的電壓和熱決定，所 以基元的電阻值變得容易受到發(fā)生在存取事件中的干擾的影響。因此，需要提供用于消除 該影響的技術(shù)。具體地，對于非破壞性的讀取類型的變電阻存儲器而言，在通過檢測基元的 電阻狀態(tài)而讀取的期間可發(fā)生的干擾是固有地不可避免的，雖然這種干擾的量級很小。如 果不能設(shè)計出對策，便會導(dǎo)致ReRAM的可靠性的劣化。[非專利文件 1]Y. Hosoi 等，“High Speed Unipolar SwitchingResistance RAM(RRAM)Technology,"IEEE International ElectronDevices Meeting 2006 Technical Digest, pp. 793-796。

發(fā)明內(nèi)容
本發(fā)明的一個目的為提供一種具有改善的數(shù)據(jù)可靠性的變電阻存儲器裝置。根據(jù)本發(fā)明的一個方面，提供一種變電阻存儲器裝置，其特征在于包括基元陣 列，其具有存儲器基元的排列，每一個存儲器基元存儲被可逆地設(shè)定的電阻值作為數(shù)據(jù)；感 測放大器(sense amplifier)，其從所述基元陣列的被選擇的存儲器基元讀取所述數(shù)據(jù)；以 及電壓產(chǎn)生電路，其在已經(jīng)讀取所述被選擇的存儲器基元的所述數(shù)據(jù)之后根據(jù)所述數(shù)據(jù)產(chǎn) 生用于收斂(convergence)所述被選擇的存儲器基元的電阻狀態(tài)的電壓脈沖。根據(jù)本發(fā)明的另一方面，一種變電阻存儲器裝置的特征在于具有存儲器基元陣 列，其使用這樣的材料作為存儲器基元，該材料以依賴于電壓和電流或熱的方式改變其電 阻狀態(tài)；感測放大器，其用于讀取所述基元陣列的被選擇的存儲器基元的數(shù)據(jù)；以及電壓 產(chǎn)生電路，其在已經(jīng)從所述被選擇的存儲器基元讀取所述數(shù)據(jù)之后根據(jù)所述數(shù)據(jù)產(chǎn)生用于 使所述被選擇的存儲器基元的電阻狀態(tài)收斂的電壓脈沖。
根據(jù)本發(fā)明的又一方面，一種變電阻存儲器裝置包括交叉到一起的多個第一和 第二布線；以及基元陣列，所述基元陣列具有連接在所述第一和第二布線的交叉點處的存儲器基元，通過二極管和可變電阻元件的串聯(lián)連接而配置每一個所述存儲器基元，其特征在于將地電壓施加到處于穩(wěn)定狀態(tài)的所述多個第一布線，并且，在從被選擇的存儲器基元 讀取數(shù)據(jù)期間，在將高于所述地電壓的讀取電壓施加到所述第一布線中的被選擇的一個之 后將電壓脈沖施加到所述被選擇的存儲器基元，所述電壓脈沖用于迫使所述被選擇的存儲 器基元的電阻狀態(tài)收斂。根據(jù)本發(fā)明，可以提供具有改善的數(shù)據(jù)存儲可靠性的希望的變電阻存儲器裝置。


圖1是示出由變阻存儲器的讀取而導(dǎo)致的基元電阻值分布的改變的圖；圖2是用于解釋變阻存儲器的讀取操作的電阻依賴特性的等效電路圖；圖3是用于解釋變阻存儲器的讀取操作的電阻依賴特性的曲線圖；圖4是以與圖1相比較的方式示出由本發(fā)明的技術(shù)產(chǎn)生的基元電阻值分布的改變 的圖；圖5是示出讀取操作和其后的收斂刷新操作中的電壓波形的圖；圖6是示出在刷新操作期間的基元電壓的基元電阻依賴性的圖；圖7是示出在刷新操作期間的基元功率的基元電阻依賴性的圖；圖8是示出實施例的基元陣列配置的圖；圖9是示出在實施例的讀取操作中的電壓波形的圖；圖10是示出實施例的感測系統(tǒng)的配置的圖；圖11是示出用于收斂刷新的高電壓脈沖產(chǎn)生邏輯電路的圖；圖12是示出邏輯電路的邏輯流的圖；圖13是示出四值數(shù)據(jù)存儲情況下的數(shù)據(jù)分布的圖；以及圖14是示出四值數(shù)據(jù)的電阻狀態(tài)Rl和R2的讀取操作電壓波形的圖。
具體實施例方式在本發(fā)明中，鑒于ReRAM的特性，即，存儲器基元的電阻狀態(tài)易受到在讀取期間的 干擾的影響，因此為了使基元的電阻值返回到希望的值，在讀取操作之后進行刷新操作。在 刷新操作中，利用基元的電阻可變材料的特性來進行這樣的操作，即迫使其以自收斂的方 式達到并保持在固定的電阻值。通過在完成數(shù)據(jù)讀取之后向被選擇的基元施加電壓脈沖來 進行該刷新操作，從而根據(jù)作為自收斂目標(biāo)的電阻值來設(shè)定電壓脈沖的電壓值和脈沖寬度 時間。在解釋用于實際實施的實施例之前，將詳細解釋由ReRAM的讀出而導(dǎo)致發(fā)生的干 擾。在讀取訪問期間的干擾帶來以下情況下的問題其高電阻狀態(tài)熱穩(wěn)定的基元的可變電 阻元件會經(jīng)歷通過電壓施加而執(zhí)行的從高電阻狀態(tài)向低電阻狀態(tài)的轉(zhuǎn)變(電壓過程)，或 者替代地，經(jīng)歷通過由元件電流的流動產(chǎn)生的焦耳熱而執(zhí)行的從低電阻狀態(tài)向高電阻狀態(tài) 的轉(zhuǎn)變(熱過程)。在低電阻狀態(tài)下，沒有電流被施加到電阻可變材料，從而產(chǎn)生了增加的 量的焦耳熱，導(dǎo)致發(fā)生特定類型的干擾，該特定類型的干擾在讀取期間同樣迫使低電阻狀 態(tài)轉(zhuǎn)變到高電阻狀態(tài)。下面進一步詳細地解釋。ReRAM基元通過使用歐姆定律而檢測電流值的差異并進行電阻狀態(tài)的讀取。該基元狀態(tài)讀取是非破壞性的讀出。因此，當(dāng)讀取基元電阻時，向基元 施加具體設(shè)計的讀取電壓，從而基于從其產(chǎn)生的電流來檢測其狀態(tài)，其中該具體設(shè)計的讀 取電壓小到足以防止或極大地抑制基元狀態(tài)的改變。
在讀取期間，施加讀取電壓，該讀取電壓小于用于轉(zhuǎn)變電阻狀態(tài)的轉(zhuǎn)變電壓。由 此，以不發(fā)生向低電阻狀態(tài)轉(zhuǎn)變的方式保持高電阻狀態(tài)(例如，該狀態(tài)被視為邏輯“0”)。在 電阻元件處產(chǎn)生的熱較少。熱導(dǎo)致的改變的方向為促進朝向更高電阻改變的方向，而更高 電阻是電阻可變材料的穩(wěn)定狀態(tài)。出于這些原因，基元狀態(tài)干擾幾乎不會發(fā)生。相反地，在低電阻狀態(tài)(該狀態(tài)被視為邏輯“1”)下，一旦將電壓V施加到關(guān)注的 基元，產(chǎn)生大的焦耳熱。這可以說是因為tp = tv2/R，其中t為讀取時間，P為在基元處產(chǎn) 生的功率。因此，會加速變電阻材料向其穩(wěn)定狀態(tài)的熱轉(zhuǎn)變，導(dǎo)致電阻值同樣增大。由于對 同一基元進行多次讀取，因此會損害該基元的“ 1”數(shù)據(jù)存儲。參見圖1，其示出了通過增加讀取操作的次數(shù)導(dǎo)致的數(shù)據(jù)分布改變。使最小電阻值 為“1”數(shù)據(jù)位，并使電阻值高于該數(shù)據(jù)的數(shù)據(jù)為“0”(例如，參考基元的電阻值，或，替代地， 在多值存儲情況下的第二電阻狀態(tài))。由于多次讀取操作，最小電阻值的數(shù)據(jù)“1”會呈現(xiàn)出 狀態(tài)朝向較高電阻值的擴展。由此，可能發(fā)生“0”和“1”分布曲線的重疊，如圖1所示。特別地，在設(shè)定多值水平(level)的情況下，不能清楚地區(qū)分最小電阻值狀態(tài)與 下一電阻值狀態(tài)或用于電阻值比較的參考基元的電阻狀態(tài)，導(dǎo)致發(fā)生讀取錯誤。即使在兩 值存儲的情況下，雖然不會發(fā)生這樣的讀取錯誤，但因為用于與參考基元進行電阻值比較 的電流差變小，也會降低讀取速率。下面將分析功率與電壓的關(guān)系，所述電壓為在存儲器基元的可變電阻元件(電阻 體)處產(chǎn)生的電壓。如圖2所示，可由恒定電壓V產(chǎn)生電路和直到基元的串聯(lián)連接的電阻 器r表示基元電壓產(chǎn)生電路。當(dāng)?shù)湫偷赝ㄟ^串聯(lián)連接二極管Di和可變電阻元件VR而配置 存儲器基元時，在該基元被選擇時忽略二極管Di的正向電壓降和電阻而進行這里的考慮。設(shè)基元的電阻值為R，并引入?yún)?shù)Y，該參數(shù)表示該基元電阻值R比r大多少倍。 因此，通過引入作為Y的函數(shù)的η和ε，可通過下面在EQUl中的一組公式給出基元電壓 ν與基元功率P [EQU1]R=yr,V = Vy/(l+y) =Vn,P = (V2/r) y/(l+y)2 ξ (V2/r) ε。圖3以雙對數(shù)曲線的形式示出了示出了 η和ε與Y之間的關(guān)系。雖然在Y為 約一(1)或以下時n增加，但當(dāng)、變?yōu)榇笥讦蓵r，n變?yōu)榻朴讦汕也蛔兓?。換言之，即 使在以后極大地改變基元電阻時，n也保持為幾乎恒定。另一方面，ε在γ = ι的點處具 有峰值，且當(dāng)ε 時，基本上與Y成反比。簡而言之，隨著基元電阻增加，ε以與該電 阻值的改變比率對應(yīng)的比率而變小。通過將該關(guān)系應(yīng)用于使用讀取電壓V = Vread的讀取事件(readevent)，可以確定 下列關(guān)系?；妷害突旧系扔赩read η。當(dāng)、大于1時，其基本上是恒定的，并且基元 功率P隨、增加而減小。換言之，讀取基元電壓的影響基本上是恒定的當(dāng)基元電阻變?yōu)?小于或等于r時，其增加。因此，只要讀取電壓Vread保持在基元狀態(tài)不變化的電勢水平，基元狀態(tài)不會受到任何方式的影響。關(guān)于功率P，其基本上等于(Vreacf/r) ε。Ρ在基元電阻為高的狀態(tài)下是低的，且當(dāng) 基元電阻變?yōu)榈扔趓時P變?yōu)樽畲?。?dāng)基元電阻值進一步降低時，P重新變小。因此，可以 發(fā)現(xiàn)，在基元電阻值等于r或在r附近時的低電阻狀態(tài)下，在基元中會產(chǎn)生增加的量的熱， 所以基元自身產(chǎn)生的熱會迫使“1”數(shù)據(jù)基元在讀取期間改變其狀態(tài)，導(dǎo)致向高電阻狀態(tài)的 轉(zhuǎn)變。接下來，考慮施加高到足以引起基元狀態(tài)轉(zhuǎn)變的電壓V的情況，這與數(shù)據(jù)讀取的 情況不同。η和ε對Y的依賴關(guān)系與讀出(readout)的情況相似。當(dāng)Y大于或等于1時，基元電壓保持恒定，并且當(dāng)Y變?yōu)樾∮诨虻扔?時，基元 電壓下降。因此，電壓對從高電阻基元狀態(tài)向低電阻狀態(tài)的轉(zhuǎn)變的影響繼續(xù)保持恒定，直到 電阻變?yōu)榧s等于r，由此加速基元電阻向低電阻的轉(zhuǎn)變。當(dāng)基元電阻變?yōu)樾∮诨虻扔趓時， 轉(zhuǎn)變受到限制。相反地，基元功率隨Y減小而增加，并且在之后重新減小并具有在Y = 1處的峰 值。因此，當(dāng)基元電阻值高時，沒有產(chǎn)生顯著的熱。當(dāng)電阻值變?yōu)榈扔趓或更大或更小時， 其起作用以迫使基元狀態(tài)向具有更高基元電阻值的狀態(tài)轉(zhuǎn)變。當(dāng)基元電阻變?yōu)樾∮趓時， 熱產(chǎn)生變小。此時，基元電壓也降低。因此，電壓迫使基元電阻值朝向其更低側(cè)改變的效果 變小。在該情況下，同樣，仍保持使基元電阻值向更高側(cè)轉(zhuǎn)變的功能性。更具體而言，適宜地設(shè)定高電壓V的值可以引起希望的狀態(tài)轉(zhuǎn)變，該狀態(tài)轉(zhuǎn)變會 迫使擴展的基元電阻分布收斂到r或其附近。此外，通過適宜地選擇高電壓V的施加時間 t的長度(脈沖寬度)，可以控制基元處的熱積累，從而能夠抑制或限制由熱引起的向高電 阻的轉(zhuǎn)變。這可以控制Y值，其是通過選擇高電壓V及其施加時間t而將電阻值最終收斂 到的值。用于收斂的該電阻值為以自收斂方式朝向固定值變化的值，該值由脈沖電壓及其 持續(xù)時間決定。圖4以對應(yīng)于圖1的方式示出了當(dāng)在施加讀取電壓Vread之后讀取“1”數(shù)據(jù)時施 加高電壓脈沖的情況下由于執(zhí)行多個讀取操作而導(dǎo)致的數(shù)據(jù)分布改變。通過上述解釋很明 顯地，在基元狀態(tài)讀取期間以極大的次數(shù)施加Vread之后，基元電阻值分布的變化變?yōu)槿?圖1所示(圖4的虛線)；當(dāng)在基元為“1”的情況下施加高電壓V的脈沖時，電阻值收斂到 r或其附近的點，從而使“ 1，，數(shù)據(jù)分布變?yōu)槿鐖D4中的實線所示。如上所述，當(dāng)基元的電阻狀態(tài)被讀出時，如果其被用作二值水平的存儲器，則僅僅 在被選擇的存儲器基元的讀出數(shù)據(jù)為“ 1”的情況下，在范圍從緊接在讀出該基元之后到下 一讀出的時段內(nèi)將高電壓脈沖施加到同一被選擇的存儲器基元，從而可以抑制該基元的低 電阻分布的不希望的擴展。另外，同樣在進行多值水平存儲的情況下，在檢測最小電阻值水 平的狀態(tài)讀出時，從緊接在讀出之后到下一讀出的時段內(nèi)將高電壓脈沖施加到該被選擇的 基元，從而能夠抑制基元的最小電阻值數(shù)據(jù)分布的擴展。到目前為止，僅僅描述了最小電阻值水平。然而，在多值數(shù)據(jù)存儲的情況下，還可 以對其他電阻值數(shù)據(jù)以及最小電阻值以相似的方式進行刷新操作。更具體而言，鑒于可以 通過調(diào)整高電壓脈沖的高度和/或脈沖寬度來控制最終收斂的電阻值，因此可以通過根據(jù) 基元的讀出數(shù)據(jù)水平的方式改變高電壓脈沖的波形來抑制每一個數(shù)據(jù)的電阻值分布的擴展。
更具體而言，對于具有較高的基元電阻的數(shù)據(jù)，減小高電壓脈沖的電壓值，以由此 抑制向低電阻的轉(zhuǎn)變，或者，替代地，延長高電壓脈沖的持續(xù)時間，以增加所產(chǎn)生的熱的量， 從而加速向高電阻側(cè)的轉(zhuǎn)變，由此設(shè)定收斂的電阻值。另外，該高電壓脈沖施加不應(yīng)局限于在讀取之后的刷新操作，而是還可以用于 設(shè)定基元電阻狀態(tài)，即，將數(shù)據(jù)寫入多值水平的基元等等，以及用于在已經(jīng)寫入大致的 (rough)電阻值之后收斂目標(biāo)電阻值水平的分布。典型地，通過在為基元電阻值設(shè)定而執(zhí)行 驗證讀取之后，進行這些情況下的操作。下面將給出對通過對數(shù)據(jù)“1”(即，二值數(shù)據(jù)的最小電阻值水平)施加刷新用高電 壓脈沖來進行二值數(shù)據(jù)存儲的情況的解釋。下面還指出了緊接在基元讀取之后連續(xù)地進行 刷新用高電壓脈沖施加的情況。圖5示出了基元電壓產(chǎn)生電路的恒定電壓電路的輸出。t表示基元讀取電壓Vread 的脈沖寬度，τ表示刷新用高電壓V的脈沖寬度。當(dāng)由感測放大器在讀取脈沖Vread處檢 測出的基元狀態(tài)為“1”時，產(chǎn)生高電壓脈沖V。通過調(diào)整該高電壓脈沖V的電壓值和脈沖寬 度τ，可以控制在基元處產(chǎn)生的熱。圖6示出了在使用圖5的讀取操作電壓波形的情況下的刷新基元的電壓波形。圖 7示出了刷新基元的功率P的波形。在圖6的電壓波形中，示出了在“1”數(shù)據(jù)基元的電阻狀 態(tài)相對r為高(Y > 1)的情況下獲得的波形，以及前者低于后者(Y < 1)的情況下的波 形。對于圖7的功率P的波形，示出了電阻基本上等于r( γ ^ 1)的情況，以及前者高于后 者的情況(Y > 1)和前者低于后者的情況(Y < 1)。在“1”數(shù)據(jù)基元具有相對高的電阻的情況下，基元電壓為高，而功率較??；因此， 高電壓脈沖施加導(dǎo)致用于使元件轉(zhuǎn)變到其低電阻側(cè)的電壓過程的增加。另一方面，當(dāng)“1” 數(shù)據(jù)基元的電阻狀態(tài)近似為Y = 1時所產(chǎn)生的功率是最大的；因此，通過施加焦耳熱而使 元件轉(zhuǎn)變到其高電阻側(cè)的熱過程變?yōu)樽畲?。作為上述刷新操作的結(jié)果，“ 1 ”數(shù)據(jù)基元可以實現(xiàn)在低電阻值處的自收斂，該低電 阻值由高電壓脈沖的電壓V和時間τ決定。下面，將參考圖8和9給出對實際實施的基元陣列配置及其數(shù)據(jù)讀取操作的解 釋。圖8示出了 2X2位的基元陣列的等效電路。如此排列位線BL(BL1，BL2，...)和字線 WL(WL1，WL2，...)，以便它們相交到一起而具有交點，在交點處設(shè)置有存儲器基元MC (MCl 1， MC12，... , MC21，MC22，...)。每一個存儲器基元具有串聯(lián)連接的二極管Di和可變電阻元 件VR。存儲器基元MC的可變電阻元件VR將以其高電阻狀態(tài)作為穩(wěn)定狀態(tài)的特定種類 的過渡金屬氧化物用作記錄層。當(dāng)將預(yù)定電勢水平的設(shè)定用電壓施加到該存儲器基元MC 時，可以進行從高電阻狀態(tài)向低電阻狀態(tài)的轉(zhuǎn)變(設(shè)定操作)。可替代地，當(dāng)向處于其低電 阻狀態(tài)的存儲器基元施加電勢低于設(shè)定用電壓而脈沖寬度長于設(shè)定用電壓的復(fù)位(reset) 用電壓時，可以迫使存儲器基元由于熱過程而轉(zhuǎn)變到高電阻狀態(tài)(復(fù)位操作)。通過使高電 阻狀態(tài)為邏輯“0”存儲狀態(tài)而使低電阻狀態(tài)為“ 1，，存儲狀態(tài)，可以進行二值數(shù)據(jù)存儲。圖9示出了當(dāng)選擇字線WLl時的讀取操作電壓波形。假設(shè)沿字線WLl的那些存儲 器基元(在圖8的范圍內(nèi)為MCll和MC12)被同時讀取，這里假設(shè)存儲器基元MCll和MC12 的數(shù)據(jù)分別為“1”和“0”。
當(dāng)被選擇的字線WLl保持在Vss時，向位線BLl和BL2施加讀取電壓Vread。此 時，同時地，將成為阻斷電壓(blocking voltage)的讀取電壓Vread施加到未選擇的字線 WL2，以由此確保沒有不希望的元件電流流到未選擇的基元中。這使得可以通過連接到位線BL的感測放大器來檢測存儲器基元MCl 1、MC12的基 元電流，以由此從其讀取數(shù)據(jù)。在該情況下，存儲器基元MCl 1存儲數(shù)據(jù)“ 1” ；由此，在讀取 之后，將刷新用高電壓脈沖Vrf施加到其相關(guān)的位線BL1。該刷新電壓脈沖未施加到感測數(shù) 據(jù)“0”的位線BL2。對于未選擇的字線WL2，以與向位線BLl施加讀 取電壓Vread和刷新電壓脈沖Vrf 同步的方式來向未選擇的字線WL2施加用作阻斷電壓和其后的刷新脈沖電壓Vrf的讀取電 壓 Vread0可替代地，在讀取期間，被選擇的字線WLl被設(shè)定在Vss，而使其電勢為約Vrf的高 電壓初始施加到該字線。以該方式，在讀取基元存儲數(shù)據(jù)“ 1，，的情況下，將刷新用高電壓施加到該基元，從 而可以實現(xiàn)在執(zhí)行完極大次數(shù)的讀取操作之后的數(shù)據(jù)可靠性。圖10示出了連接到位線BL的數(shù)據(jù)感測系統(tǒng)。感測放大器11為差分放大器，其一 個輸入節(jié)點連接到位線BL，而另一輸入節(jié)點連接到參考位線BLB，參考基元RC被耦合到參 考位線BLB。該感測系統(tǒng)包括從基元MC直到參考基元RC的電阻器r。高電壓產(chǎn)生電路12在讀取期間產(chǎn)生讀取電壓Vread，該讀取電壓Vread通過電阻 器r而被施加到基元MC和參考基元RC。在收斂刷新期間，其產(chǎn)生高電壓脈沖，以通過電阻 器r而被施加到被選擇的基元MC。通過并聯(lián)連接多個高電阻狀態(tài)基元(可變電阻元件Rh)來配置參考基元RC以減小 電阻，從而獲得參考基元電流。這樣的高電阻狀態(tài)基元的使用可以實現(xiàn)增強的穩(wěn)定性以防止 由于讀取電壓Vread的施加而導(dǎo)致的基元狀態(tài)轉(zhuǎn)變。對于參考基元RC，不需要進行收斂刷新。圖11示出了用于產(chǎn)生刷新用高電壓的邏輯電路。圖12示出了其邏輯流。高電壓 脈沖邏輯電路具有感測結(jié)果判定電路21和脈沖產(chǎn)生電路22，該脈沖產(chǎn)生電路22響應(yīng)于電 路21的判定結(jié)果的接收而產(chǎn)生脈沖。感測結(jié)果判定電路21確定基元的電阻狀態(tài)是否處于 用于執(zhí)行收斂刷新的狀態(tài)(即，數(shù)據(jù)“1”)。脈沖產(chǎn)生電路22產(chǎn)生具有脈沖寬度τ的脈沖， 以用于執(zhí)行收斂刷新。使用該高電壓脈沖邏輯的輸出來驅(qū)動基元電壓產(chǎn)生電路23，以便產(chǎn) 生電壓為V且寬度為τ的高電壓脈沖。邏輯流是這樣的，在開始讀取循環(huán)之后，如果感測放大器確定基元狀態(tài)檢測結(jié)果 為“1”，則開啟脈沖產(chǎn)生電路，隨后終止讀取循環(huán)。如果感測結(jié)果不是“1”，則立即終止讀取 循環(huán)。圖13示出了作為多值數(shù)據(jù)存儲的一個實例的使用四個電阻值Rl、R2、R3和R4的 四值數(shù)據(jù)存儲情況下的數(shù)據(jù)分布。例如，假設(shè)最大電阻值R4的狀態(tài)處于熱穩(wěn)定狀態(tài)，并且 電阻值R1-R3中的任一個的狀態(tài)通過電壓過程從該狀態(tài)設(shè)定。還假設(shè)通過熱過程將這些電 阻值R1-R3中的每一個的狀態(tài)復(fù)位到最大電阻值R4。這里假設(shè)由于在數(shù)據(jù)讀出時施加電壓，最低電阻值Rl和電阻值大一些的次低電 阻值R2的狀態(tài)會移動，并且在讀出這些數(shù)據(jù)狀態(tài)時執(zhí)行刷新操作，圖14示出了在數(shù)據(jù)狀態(tài) Rl和R2的讀取操作期間的示例性的電壓波形。
更具體而言，在讀取電阻值狀態(tài)Rl期間，在施加讀取電壓Vread之后施加脈沖寬 度為τ 1的刷新用高電壓Vrfl。當(dāng)讀取電阻狀態(tài)R2時，在施加讀取電壓Vread之后施加脈 沖寬度為τ 2的刷新用高電壓Vrf2。這里，例如，使τ1< τ 2且Vrf2 < Vrf 1?；谟勺x 出而導(dǎo)致電阻值Rl向高電阻側(cè)的移動中電阻值Rl大于電阻值R2的假設(shè)，這提供了特定的 條件，該條件可以確保在刷新操作中電阻值Rl比電阻值R2更易于返回到較低電阻側(cè)。應(yīng)該注意，不總是需要同時滿足τ 1 < τ 2和Vrf2 < Vrfl的刷新操作條件。例 如，可以采用τ1< τ 2和Vrfl = Vrf2的條件；可替代地，可以設(shè)定τ = τ 2和Vrf2 < Vrfl的條件。顯然，還可以在電阻值R3的讀取期間在適宜的條件下進行刷新操作。本發(fā)明不應(yīng)排他地局限于四值數(shù)據(jù)的存儲，而是還可以以相似的方式應(yīng)用于多于 三值的多值數(shù)據(jù)的存儲。此外，雖然到這點為止解釋了對在通常的數(shù)據(jù)讀取操作中的干擾的對策，但在通 過重復(fù)執(zhí)行設(shè)定操作(寫入操作)并接著執(zhí)行驗證讀取操作來作為實例的情況下，向該驗 證讀取操作添加刷新操作也是有效的?，F(xiàn)將采用了本發(fā)明的原理的變電阻存儲器的幾個特征概括如下。眷在將通過電壓、電流或熱而可改變其電阻狀態(tài)的材料用于數(shù)據(jù)存儲的變電阻存 儲器中，使用其熱穩(wěn)定狀態(tài)是電阻為高的狀態(tài)的材料，以便在已經(jīng)讀取了低電阻狀態(tài)的存 儲器基元之后向讀取基元施加這樣的電壓脈沖時，高電阻狀態(tài)和低電阻狀態(tài)的至少兩個值 被用作數(shù)據(jù)狀態(tài)，所述電壓脈沖的電壓具有比用于讀出的電壓高的電勢。眷在將通過電壓、電流或熱而可改變其電阻狀態(tài)的材料用于數(shù)據(jù)存儲的變電阻存 儲器中，將多個電阻值水平設(shè)定為用于在存儲器基元中存儲數(shù)據(jù)作為電阻值，其中在數(shù)據(jù) 讀出之后，根據(jù)由此讀出的所產(chǎn)生的電阻狀態(tài)向該讀取基元施加電壓脈沖，從而進行刷新 操作以收斂這樣的電阻狀態(tài)。眷在將通過電壓、電流或熱而可改變其電阻狀態(tài)的材料用于數(shù)據(jù)存儲的變電阻存 儲器中，使用其熱穩(wěn)定電阻狀態(tài)是電阻為高的狀態(tài)的材料，同時將朝向高電阻狀態(tài)和低電 阻狀態(tài)的電阻狀態(tài)劃分為多個區(qū)域以利用對應(yīng)的區(qū)域作為多值水平，其中在數(shù)據(jù)讀出之后 將高電壓脈沖施加到讀取基元，該高電壓脈沖的電壓具有比用于讀出的電壓高的電勢，并 且由此讀出的電阻值越高，該高電壓脈沖的電壓值越低。眷在將通過電壓、電流或熱而可改變其電阻狀態(tài)的材料用于數(shù)據(jù)存儲的變電阻存 儲器中，使用其熱穩(wěn)定電阻狀態(tài)是電阻為高的狀態(tài)的材料，同時將朝向高電阻狀態(tài)和低電 阻狀態(tài)的電阻狀態(tài)劃分為多個區(qū)域以利用對應(yīng)的區(qū)域作為多值水平，其中在數(shù)據(jù)讀出之后 將高電壓脈沖施加到基元，該高電壓脈沖的電壓具有比用于讀出的電壓高的電勢，并且由 此讀出的電阻值越高，該高電壓脈沖的脈沖施加時間越長。眷在將通過電壓、電流或熱而可改變其電阻狀態(tài)的材料用于數(shù)據(jù)存儲的變電阻存 儲器中，使用其熱穩(wěn)定電阻狀態(tài)是電阻為高的狀態(tài)的材料，同時將朝向高電阻狀態(tài)和低電 阻狀態(tài)的電阻狀態(tài)劃分為多個區(qū)域以利用對應(yīng)的區(qū)域作為多值水平，其中一旦設(shè)定多值水 平狀態(tài)，在執(zhí)行了與各自區(qū)域?qū)?yīng)的電阻值的設(shè)定的驗證讀取之后，將高電壓脈沖施加到 基元，以由此迫使其電阻值收斂且落入設(shè)定的區(qū)域內(nèi)，該高電壓脈沖的電壓具有比用于這 種驗證讀出的電壓高的電勢，并且讀出的電阻值越大，該高電壓脈沖的電壓值越低并且脈 沖施加時間越長。
權(quán)利要求
一種變電阻存儲器裝置，包括基元陣列，其具有存儲器基元的排列，每一個存儲器基元存儲被可逆地設(shè)定的電阻值作為數(shù)據(jù)；感測放大器，其操作為從所述基元陣列的被選擇的存儲器基元讀取所述數(shù)據(jù)；以及電壓產(chǎn)生電路，其操作為在已經(jīng)讀取所述被選擇的存儲器基元的所述數(shù)據(jù)之后根據(jù)所述數(shù)據(jù)產(chǎn)生用于收斂所述被選擇的存儲器基元的電阻狀態(tài)的電壓脈沖。
2.根據(jù)權(quán)利要求1的變電阻存儲器裝置，其中所述存儲器基元執(zhí)行對具有高電阻狀態(tài)和低電阻狀態(tài)的二值數(shù)據(jù)的存儲，其中所述高 電阻狀態(tài)為穩(wěn)定狀態(tài)，并且所述電壓產(chǎn)生電路被設(shè)置為在數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于所述低電 阻狀態(tài)時產(chǎn)生這樣的電壓脈沖，該電壓脈沖高于在數(shù)據(jù)讀取期間施加到所述被選擇的存儲 器基元的讀取電壓。
3.根據(jù)權(quán)利要求1的變電阻存儲器裝置，其中所述存儲器基元執(zhí)行對由至少三個電阻值限定的多值數(shù)據(jù)的存儲，其中最大電阻值狀 態(tài)為穩(wěn)定狀態(tài)，并且所述電壓產(chǎn)生電路被設(shè)置為在數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于小于或等 于預(yù)定值的電阻值狀態(tài)時產(chǎn)生這樣的電壓脈沖，該電壓脈沖高于在數(shù)據(jù)讀取期間施加到所 述被選擇的存儲器基元的讀取電壓，并且讀出的電阻值越高，該電壓脈沖越低。
4.根據(jù)權(quán)利要求1的變電阻存儲器裝置，其中所述存儲器基元執(zhí)行對由至少三個電阻值限定的多值數(shù)據(jù)的存儲，其中最大電阻值狀 態(tài)為穩(wěn)定狀態(tài)，并且所述電壓產(chǎn)生電路被設(shè)置為在數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于小于或等 于預(yù)定值的電阻值狀態(tài)時產(chǎn)生這樣的電壓脈沖，該電壓脈沖高于在數(shù)據(jù)讀取期間施加到所 述被選擇的存儲器基元的讀取電壓，并且讀出的電阻值越高，該電壓脈沖的脈沖寬度越大。
5.根據(jù)權(quán)利要求1的變電阻存儲器裝置，其中所述存儲器基元執(zhí)行對由至少三個電阻值限定的多值數(shù)據(jù)的存儲，其中最大電阻值狀 態(tài)為穩(wěn)定狀態(tài)，并且所述電壓產(chǎn)生電路被設(shè)置為在數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于小于或等 于預(yù)定值的電阻值狀態(tài)時產(chǎn)生這樣的電壓脈沖，該電壓脈沖高于在數(shù)據(jù)讀取期間施加到所 述被選擇的存儲器基元的讀取電壓，并且讀出的電阻值越高，該電壓脈沖的電勢越低且脈 沖寬度越大。
6.根據(jù)權(quán)利要求1的變電阻存儲器裝置，還包括參考基元，所述參考基元用作用于確 定所述存儲器基元的電阻狀態(tài)的參考，其中所述感測放大器為差分放大器，其一個節(jié)點允許在所述存儲器基元中流動的電流 的流進和流出，并且其剩余節(jié)點允許在所述參考存儲器基元中流動的電流的流進和流出。
7.根據(jù)權(quán)利要求3的變電阻存儲器裝置，其中所述從所述被選擇的存儲器基元讀取數(shù) 據(jù)的操作為在將數(shù)據(jù)寫入到所述被選擇的存儲器基元中的操作之后的驗證讀取操作。
8.一種變電阻存儲器裝置，包括存儲器基元陣列，其使用依賴于電壓和電流或熱而改變其電阻狀態(tài)的材料作為存儲器基元；感測放大器，其操作為讀取所述基元陣列的被選擇的存儲器基元的數(shù)據(jù)；以及電壓產(chǎn)生電路，其操作為在已經(jīng)從所述被選擇的存儲器基元讀取所述數(shù)據(jù)之后根據(jù)所 述數(shù)據(jù)產(chǎn)生用于使所述被選擇的存儲器基元的電阻狀態(tài)收斂的電壓脈沖。
9.根據(jù)權(quán)利要求8的變電阻存儲器裝置，其中所述存儲器基元使用這樣的材料以利用 高電阻狀態(tài)和低電阻狀態(tài)的至少兩個值作為數(shù)據(jù)狀態(tài)，該材料的熱穩(wěn)定電阻狀態(tài)為高電阻 的狀態(tài)，并且所述電壓產(chǎn)生電路在已經(jīng)讀取了處于所述低電阻狀態(tài)的所述存儲器基元之后向由此 讀取的所述存儲器基元施加比用于數(shù)據(jù)讀出的電壓高的電壓脈沖。
10.根據(jù)權(quán)利要求8的變電阻存儲器裝置，其中所述存儲器基元設(shè)定多個電阻值水平 并存儲數(shù)據(jù)存儲作為電阻值，并且所述電壓產(chǎn)生電路在數(shù)據(jù)讀取之后執(zhí)行刷新操作，以向由此讀取的所述存儲器基元施 加所述電壓脈沖，從而使所述存儲器基元的電阻狀態(tài)以依賴于讀取時的電阻狀態(tài)的方式收 斂。
11.根據(jù)權(quán)利要求8的變電阻存儲器裝置，其中所述存儲器基元使用這樣的材料以利用從朝向所述高電阻狀態(tài)和所述低電阻狀態(tài)的 電阻狀態(tài)劃分的多個區(qū)域作為多值水平，該材料的熱穩(wěn)定電阻狀態(tài)為高電阻的狀態(tài)，并且所述電壓產(chǎn)生電路在數(shù)據(jù)讀取之后向由此讀取的所述存儲器基元施加高電壓脈沖，該 高電壓脈沖比用于讀取的電壓高，并且讀出的電阻值越高，該高電壓脈沖的電壓值越低。
12.根據(jù)權(quán)利要求8的變電阻存儲器裝置，其中所述存儲器基元使用這樣的材料以利用從朝向所述高電阻狀態(tài)和所述低電阻狀態(tài)的 電阻狀態(tài)劃分的多個區(qū)域作為多電阻值水平，該材料的熱穩(wěn)定電阻狀態(tài)為高電阻的狀態(tài)， 并且所述電壓產(chǎn)生電路在數(shù)據(jù)讀出之后向所述存儲器基元施加電壓脈沖，該電壓脈沖比用 于讀出的電壓高，并且讀出的電阻值越高，該電壓脈沖的脈沖施加時間越長。
13.根據(jù)權(quán)利要求8的變電阻存儲器裝置，其中所述存儲器基元使用這樣的材料以利用從朝向所述高電阻狀態(tài)和所述低電阻狀態(tài)的 電阻狀態(tài)劃分的多個區(qū)域作為多電阻值水平，該材料的熱穩(wěn)定電阻狀態(tài)為高電阻的狀態(tài)， 并且一旦設(shè)定多值水平，在完成對與每一個區(qū)域?qū)?yīng)的電阻值的設(shè)定的驗證讀取之后，所 述電壓產(chǎn)生電路向所述存儲器基元施加電壓脈沖，該電壓脈沖比用于所述驗證讀取的電壓 高，并且讀出的電阻值越高，該電壓脈沖的電壓值越低且脈沖施加時間越長，從而使所述電 阻值收斂到設(shè)定區(qū)域中。
14.一種變電阻存儲器裝置，包括交叉到一起的多個第一和第二布線；以及基元陣 列，所述基元陣列具有連接在所述第一和第二布線的交叉點處的存儲器基元，通過二極管 和可變電阻元件的串聯(lián)連接來配置每一個所述存儲器基元，其中將地電壓施加到處于穩(wěn)定狀態(tài)的所述多個第一布線，并且在所述從被選擇的存儲器基元讀取數(shù)據(jù)期間，在將高于所述地電壓的讀取電壓施加到 所述第一布線中的被選擇的一個之后將電壓脈沖施加到所述被選擇的存儲器基元，該電壓脈沖用于迫使所述被選擇的存儲器基元的電阻狀態(tài)收斂。
15.根據(jù)權(quán)利要求14的變電阻存儲器裝置，其中所述地電壓被施加到處于所述穩(wěn)定狀態(tài)的所述多個第二布線，并且 在從所述被選擇的存儲器基元讀取數(shù)據(jù)的事件中將與施加到所述被選擇的第一布線 的電壓相同的電壓施加到所述第二布線中的未選擇的布線。
16.根據(jù)權(quán)利要求14的變電阻存儲器裝置，其中將與所述電壓脈沖的電勢水平相同的電壓施加到處于所述穩(wěn)定狀態(tài)的所述第二布線，并且在從所述被選擇的存儲器基元讀取數(shù)據(jù)的事件中將所述地電壓施加到所述第二布線 中的被選擇的一個。
17.根據(jù)權(quán)利要求14的變電阻存儲器裝置，其中所述存儲器基元執(zhí)行對具有高電阻狀態(tài)和低電阻狀態(tài)的二值數(shù)據(jù)的存儲，其中所述高 電阻狀態(tài)為穩(wěn)定狀態(tài)，并且當(dāng)數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于所述低電阻狀態(tài)時，所述電壓脈沖高于 讀取電壓。
18.根據(jù)權(quán)利要求14的變電阻存儲器裝置，其中所述存儲器基元在其中存儲由至少三個電阻值限定的多值數(shù)據(jù)，同時使最大電阻值狀 態(tài)為穩(wěn)定狀態(tài)，并且當(dāng)數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于小于或等于預(yù)定值的電阻值狀態(tài)時，所 述電壓脈沖高于讀取電壓，并且讀出的電阻值越高，所述電壓脈沖越低。
19.根據(jù)權(quán)利要求14的變電阻存儲器裝置，其中所述存儲器基元在其中存儲由至少三個電阻值限定的多值數(shù)據(jù)，同時使最大電阻值狀 態(tài)為穩(wěn)定狀態(tài)，并且當(dāng)數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于小于或等于預(yù)定值的電阻值狀態(tài)時，所 述電壓脈沖高于讀取電壓，并且讀出的電阻值越高，所述電壓脈沖的脈沖寬度越大。
20.根據(jù)權(quán)利要求14的變電阻存儲器裝置，其中所述存儲器基元在其中存儲由至少三個電阻值限定的多值數(shù)據(jù)，同時使最大電阻值狀 態(tài)為穩(wěn)定狀態(tài)，并且當(dāng)數(shù)據(jù)讀出導(dǎo)致所述被選擇的存儲器基元處于小于或等于預(yù)定值的電阻值狀態(tài)時，所 述電壓脈沖高于在讀取期間施加到所述被選擇的存儲器基元的讀取電壓，并且讀出的電阻 值越高，所述電壓脈沖的脈沖寬度越大。
全文摘要
一種變電阻存儲器裝置具有具有存儲器基元的基元陣列，每一個存儲器基元存儲可逆地設(shè)定的電阻值作為數(shù)據(jù)；感測放大器，其用于從所述基元陣列中的被選擇的存儲器基元讀取數(shù)據(jù)；以及電壓產(chǎn)生電路，其在已經(jīng)讀取了所述被選擇的存儲器基元的數(shù)據(jù)之后根據(jù)讀出的數(shù)據(jù)產(chǎn)生電壓脈沖，所述電壓脈沖用于收斂該被選擇的存儲器基元的電阻狀態(tài)。
文檔編號G11C13/00GK101802922SQ20088010729
公開日2010年8月11日 申請日期2008年9月18日 優(yōu)先權(quán)日2007年9月21日
發(fā)明者戶田春希 申請人:株式會社東芝