專利名稱：存儲器架構(gòu)及其組態(tài)方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種存儲器架構(gòu)(architecture)及其組態(tài)(configuration) 方法，且特別是有關(guān)于在存取存儲器數(shù)據(jù)時，需要較少暫存空間的一種存儲 器架構(gòu)與其組態(tài)方法。
背景技術(shù)：
隨著科技發(fā)展日新月異，屬于非易失性存儲器的閃存(Flash memory) 儼然已成為實作儲存媒體的主流之一。 一般來說，閃存依功能可區(qū)分為程序 閃存以及數(shù)據(jù)閃存兩種。其中，成本較為低廉且擁有能快速讀取連續(xù)的大容 量數(shù)據(jù)等優(yōu)點的與非門閃存(NAND flash)，則更特別適合用以儲存數(shù)據(jù)。
在NAND flash的架構(gòu)中是以頁(page)為單位，并由這些頁組成一個個 的儲存區(qū)塊(block)， 一般來說在一個NAND flash中會具有多個儲存區(qū)塊。 圖1是習知NAND flash的內(nèi)部數(shù)據(jù)組態(tài)的示意圖。如圖1所示，在最為普遍的 NAND flash架構(gòu)中，每一頁具有大小為512字節(jié)的數(shù)據(jù)儲存空間110，以及大 小為16字節(jié)的輔助空間120。其中，數(shù)據(jù)儲存空間110又可分為兩個大小各為 256字節(jié)的第一數(shù)據(jù)儲存區(qū)與第二數(shù)據(jù)儲存區(qū)。而輔助空間120除了可用來存 放區(qū)塊損壞標記，以及該頁所屬的儲存區(qū)塊的邏輯地址等信息外，最重要的 便是記錄儲存數(shù)據(jù)所對應(yīng)的錯誤更正碼(Error Correction Code, ECC)。錯 誤更正碼的目的是為了因應(yīng)NAND flash在使用壽命上的限制，進而在存取 NAND flash的過程中通過錯誤更正碼對數(shù)據(jù)進行檢查，據(jù)以防止數(shù)據(jù)錯誤的 產(chǎn)生或是在錯誤發(fā)生時將其更正。
由于在讀取NAND flash的數(shù)據(jù)時必須以頁做為讀取單位(也就是一次必 須讀取一頁的數(shù)據(jù))，因此在進行讀取動作時，需要提供一個512字節(jié)的暫存' 空間來存放儲存在數(shù)據(jù)儲存空間110中的數(shù)據(jù)。如此一來，在讀取到第二錯誤
5更正碼區(qū)121中的錯誤更正碼后，即可從暫存空間中取出原先存放于第二數(shù)據(jù) 儲存區(qū)中的數(shù)據(jù)，據(jù)以對兩者進行比對驗證的動作。接著讀取到第一錯誤更
正碼區(qū)123時，再從暫存空間里取出原先存放于第一數(shù)據(jù)儲存區(qū)的數(shù)據(jù)，來驗 證此數(shù)據(jù)是否正確。
然而，對另一種新型的NAND flash來說，每頁的數(shù)據(jù)儲存空間已由512 字節(jié)晉升為2048字節(jié)，因此相對應(yīng)的輔助空間也增加為64字節(jié)。與圖l所示的 NAND flash內(nèi)部數(shù)據(jù)組態(tài)的架構(gòu)相類似，在新型的NAND flash中，每一頁同 樣是由數(shù)據(jù)儲存空間以及輔助空間所構(gòu)成，其中前2048字節(jié)是用來儲存數(shù)據(jù)， 而接續(xù)的64字節(jié)則是用來存放對應(yīng)的區(qū)塊損壞標記、儲存區(qū)塊的邏輯地址以 及錯誤更正碼等等。同樣地，在對新型的NAND flash進行讀取動作時，必須 準備符合數(shù)據(jù)儲存空間大小(即2048字節(jié))的暫存空間來暫存數(shù)據(jù)，據(jù)以在 爾后讀取到錯誤更正碼時，可從暫存空間中取出數(shù)據(jù)來進行比對。也就是說， 隨著NAND flash架構(gòu)的變化，若每一頁可儲存數(shù)據(jù)的容量愈大，在讀取數(shù)據(jù) 時所需要的暫存空間相對的也會隨之增加。
除此之外，在對NAND flash進行寫入動作時同樣必須以頁為單位，且每 次在寫入前必須先對該頁所對應(yīng)的儲存區(qū)塊進行清除動作。由于清除動作是 以儲存區(qū)塊為單位，因此在需要更新某儲存區(qū)塊其中一頁的內(nèi)容時，首先必 須準備一個已經(jīng)清除完畢的儲存區(qū)塊。接著，對應(yīng)此頁在舊儲存區(qū)塊中的地 址，將欲更新的數(shù)據(jù)寫入新儲存區(qū)塊。最后再將其它存放在舊儲存區(qū)塊中的 數(shù)據(jù)一一復(fù)制到新儲存區(qū)塊中的其它各頁。如此一來不但需要耗費額外的時 間來移動數(shù)據(jù)，還會有儲存地址不一致的情況產(chǎn)生。為了在數(shù)據(jù)更新后也能 正確地記錄新儲存區(qū)塊的地址，必須額外準備一塊儲存空間(例如SRAM)來 存放每個儲存區(qū)塊的邏輯地址與實體地址的對應(yīng)表。
綜上所述，隨著NAND flash架構(gòu)成長而必須不斷擴充的暫存空間，以及 用以存放地址對應(yīng)表所需要的儲存空間，都將對實作儲存媒體所需要的硬件 成本造成負面的影響。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明提供一種存儲器的組態(tài)方法，將對應(yīng)的數(shù)據(jù)以及錯誤更正碼寫入相鄰的位置，以增加在讀取數(shù)據(jù)時對數(shù)據(jù)進行檢査的便利性。
本發(fā)明提供一種存儲器架構(gòu)，其中數(shù)據(jù)及其錯誤更正碼是以成對的方式儲存，故可在讀取數(shù)據(jù)后隨即讀取錯誤更正碼以進行驗證動作，進而減少暫存數(shù)據(jù)的空間，據(jù)以降低硬件成本。
本發(fā)明提出一種存儲器的組態(tài)方法，適用于具有至少一個儲存區(qū)塊的存儲器，其中每個儲存區(qū)塊可儲存多筆數(shù)據(jù)，此方法包括首先提供對應(yīng)每筆數(shù)據(jù)的錯誤更正碼。接著在寫入存儲器時，令每個錯誤更正碼鄰接于對應(yīng)的數(shù)據(jù)。
依照本發(fā)明的一實施例所述的存儲器的組態(tài)方法，其中每筆數(shù)據(jù)的大小符合第一預(yù)設(shè)值。而提供對應(yīng)每筆數(shù)據(jù)的錯誤更正碼的步驟包括對每筆數(shù)據(jù)進行特定運算，以產(chǎn)生大小符合第二預(yù)設(shè)值大小的錯誤更正碼。
依照本發(fā)明的一實施例所述的存儲器的組態(tài)方法，還包括在存儲器中記錄每個儲存區(qū)塊的邏輯地址與實體地址之間的對應(yīng)關(guān)系。
依照本發(fā)明的一實施例所述的存儲器的組態(tài)方法，還包括提供其中的一儲存區(qū)塊所對應(yīng)的第一邏輯地址。并提供特定的儲存區(qū)塊的實體地址，其中特定的儲存區(qū)塊所對應(yīng)的第二邏輯地址鄰接于第一邏輯地址。最后在存儲器中記錄上述實體地址。
依照本發(fā)明的一實施例所述的存儲器的組態(tài)方法，在連續(xù)讀取兩筆數(shù)據(jù)時，首先判斷儲存第二筆數(shù)據(jù)的儲存區(qū)塊的第二邏輯地址是否鄰接于儲存第一筆數(shù)據(jù)的儲存區(qū)塊的第一邏輯地址。若第二邏輯地址鄰接于第一邏輯地址，則提供記錄在存儲器中的實體地址，且提供的實體地址對應(yīng)于該第二邏輯地址。
依照本發(fā)明的一實施例所述的存儲器的組態(tài)方法，還包括提供對應(yīng)每個讀取單位的預(yù)設(shè)字節(jié)編號。而在將數(shù)據(jù)儲存至讀取單位時，若儲存數(shù)據(jù)的地址包括預(yù)設(shè)字節(jié)編號，則將數(shù)據(jù)劃分并分開儲存，以保留對應(yīng)于預(yù)設(shè)字節(jié)編號的地址來儲存讀取單位的檢測結(jié)果。為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。


圖1是習知一種NAND flash的內(nèi)部數(shù)據(jù)組態(tài)的示意圖；圖2是依照本發(fā)明的一實施例所繪示的存儲器的組態(tài)方法的流程圖3是依照本發(fā)明的一實施例所繪示的存儲器的內(nèi)部數(shù)據(jù)組態(tài)的示意圖4是依照本發(fā)明的一實施例所繪示的地址對應(yīng)表區(qū)塊的其中一頁的示意圖5是依照本發(fā)明的另一實施例所繪示的存儲器的內(nèi)部數(shù)據(jù)組態(tài)的示意主要元件符號說明-
110:數(shù)據(jù)儲存空間120:輔助空間121:第二錯誤更正碼區(qū)123:第一錯誤更正碼區(qū)
210 230:本發(fā)明的一實施例所述的存儲器的組態(tài)方法的各步驟300:頁
310、 320、 330、 340、 350:數(shù)據(jù)儲存單元
311:數(shù)據(jù)儲存區(qū)313:偵錯碼儲存區(qū)360:地址儲存單元400:頁
510、 520、 530、 540:數(shù)據(jù)儲存單元550:地址儲存單元
具體實施例方式
在使用與非門快閃(NAND flash)存儲器來實作儲存媒體時，若是能統(tǒng)一在讀取NAND flash數(shù)據(jù)時所需要的暫存空間的大小，必定能增加使用NANDflash的彈性。更進一步來說，若能以較小的暫存空間來達成上述目的，則可減少儲存媒體的制造成本。本發(fā)明便是基于上述觀點進而發(fā)展出的一種存儲器架構(gòu)及其組態(tài)方法。為了使本發(fā)明的內(nèi)容更為明了，以下特舉實施例做為本發(fā)明確實能夠據(jù)以實施的范例。
圖2是依照本發(fā)明的一實施例所繪示的存儲器的組態(tài)方法的流程圖。在本實施例中，所組態(tài)的存儲器例如是NAND flash,在NAND flash中包括了多個儲存區(qū)塊，且每個儲存區(qū)塊是由特定數(shù)量(例如32個)的頁(page)所構(gòu)成，可用來儲存多筆數(shù)據(jù)。
請參閱圖2，首先如步驟210所示，由計算機系統(tǒng)提供欲寫入存儲器的一筆數(shù)據(jù)，此筆數(shù)據(jù)的大小符合第一預(yù)設(shè)值。接著在步驟220中，對數(shù)據(jù)進行特定運算以產(chǎn)生大小為第二預(yù)設(shè)值的錯誤更正碼(Error Correction Code, ECC)。一般來說，錯誤更正碼的長度與數(shù)據(jù)本身的大小有關(guān)。以大小為128字節(jié)的數(shù)據(jù)為例，需要3字節(jié)的錯誤更正碼據(jù)以達到1位更正以及2位偵錯的功能。然而
在本實施例中，任何與數(shù)據(jù)錯誤檢查及更正技術(shù)相關(guān)的運算方式，均可用來計算本發(fā)明的錯誤更正碼，在此并不限定其范圍。最后，如步驟230所示，在
將數(shù)據(jù)寫入存儲器時，令每個錯誤更正碼鄰接于對應(yīng)的數(shù)據(jù)。舉例來說，在寫入存儲器時可將錯誤更正碼置于對應(yīng)的數(shù)據(jù)之后，亦或是將錯誤更正碼置于對應(yīng)的數(shù)據(jù)之前，在此同樣不限制其范圍。
值得一提的是，為了因應(yīng)數(shù)據(jù)更新而導致儲存區(qū)塊的邏輯地址與實體地址不一致的問題，在本實施例中更包括在NAND flash中記錄每個區(qū)塊的邏輯地址與實體地址的對應(yīng)關(guān)系。此外，基于讀取NAND flash時多半有連續(xù)讀取大量數(shù)據(jù)的特性(好比在讀取邏輯地址為l的儲存區(qū)塊后，有相當大的機率會繼續(xù)對邏輯地址為2的儲存區(qū)塊進行讀取)，因此只要在記錄每個儲存區(qū)塊的邏輯地址時，同時記錄邏輯地址與其相鄰的儲存區(qū)塊的實體地址，便可以在上述情況下快速地找到下一個儲存區(qū)塊的實體地址，以便繼續(xù)進行讀取動作。
9通過上述方式，在將數(shù)據(jù)寫入存儲器時令數(shù)據(jù)與對應(yīng)的錯誤更正碼成對 儲存在存儲器中。爾后在對數(shù)據(jù)進行讀取動作時，便可在讀取數(shù)據(jù)后立即取 得錯誤更正碼，并通過運算與比對來對數(shù)據(jù)進行檢查。
為了方便說明，在以下的實施例中假設(shè)在寫入數(shù)據(jù)時將錯誤更正碼置于
對應(yīng)的數(shù)據(jù)之后，而組態(tài)完成的NAND fksh包括多個儲存區(qū)塊，且每個儲存 區(qū)塊是由多個頁所組成。圖3是經(jīng)過上述方法所組態(tài)的NAND flash的其中一頁 的組態(tài)示意圖。請參閱圖3，頁300中大小為第一預(yù)設(shè)值的每個數(shù)據(jù)儲存區(qū)(例 如數(shù)據(jù)儲存區(qū)311)用以儲存數(shù)據(jù)，而大小為第二預(yù)設(shè)值的每個偵錯碼儲存區(qū) (例如偵錯碼儲存區(qū)313)則用以存放錯誤更正碼，此錯誤更正碼對應(yīng)于相鄰 的數(shù)據(jù)儲存區(qū)中的數(shù)據(jù)。在本實施例中，相鄰的數(shù)據(jù)儲存區(qū)與偵錯碼儲存區(qū) 將合稱為數(shù)據(jù)儲存單元(例如數(shù)據(jù)儲存單元310 350)。
基于NAND flash在使用上具有一次讀取大量連續(xù)數(shù)據(jù)的特性，地址儲存 單元360便是用來儲存一個特定儲存區(qū)塊的實體地址。其中，此特定儲存區(qū)塊 的邏輯地址與頁300所位于的儲存區(qū)塊的邏輯地址相鄰(例如下一個)。據(jù)此 在需要讀取下一筆數(shù)據(jù)時，可藉由比較下一筆數(shù)據(jù)所屬的儲存區(qū)塊的邏輯地 址以及頁300所屬的儲存區(qū)塊的邏輯地址，據(jù)以判斷兩者是否相鄰。倘若兩者 相鄰，便可直接從地址儲存單元360中取得相鄰的儲存區(qū)塊的實體地址，據(jù)以
加快數(shù)據(jù)讀取的速度。
在本實施例中，NAND flash的架構(gòu)里除了儲存區(qū)塊之外更包括地址對應(yīng) 表區(qū)塊，專門用以儲存NAND flash中各個儲存區(qū)塊的邏輯地址與實體地址之 間的對應(yīng)關(guān)系。圖4是依照本發(fā)明的一實施例所繪示的地址對應(yīng)表區(qū)塊的其中 一頁的示意圖。本實施例是以4個字節(jié)來記錄每個儲存區(qū)塊的實體地址，如圖 4所繪示的頁400的第二橫排所示，該第0至第3字節(jié)記錄了邏輯地址為0的儲存 區(qū)塊的實體地址，而如第三橫排所示，第4至第7字節(jié)則是記錄了邏輯地址為1 的儲存區(qū)塊的實體地址。以此類推，頁400共可記錄128個儲存區(qū)塊的實體地 址。在一實施例中，倘若下一筆要讀取的數(shù)據(jù)位于邏輯地址為20的儲存區(qū)塊中，則可通過運算得知其實體地址記錄在頁400的第80至83個字節(jié)中。除了記 錄實體地址信息外，頁400的第512至527這16個字節(jié)則分別是保留字段、區(qū)塊 損壞標記區(qū)以及地址對應(yīng)表索引區(qū)。
通過地址儲存單元以及地址對應(yīng)表區(qū)塊所記錄的地址信息，在進行讀取 動作時首先比較邏輯地址，以判斷下一個欲讀取數(shù)據(jù)所屬的儲存區(qū)塊是否是 相鄰的儲存區(qū)塊。若不為相鄰的儲存區(qū)塊，則由地址對應(yīng)表區(qū)塊所儲存的信 息找出下一筆數(shù)據(jù)所屬的儲存區(qū)塊的實體地址。讀取NAND flash中的某一頁 雖然需要花費一段等待時間，但若下一筆要讀取的數(shù)據(jù)是位于相鄰的儲存區(qū) 塊，則可通過地址儲存單元所記錄的信息，快速取得相鄰的儲存區(qū)塊的實體 地址。這樣的信息對于經(jīng)常會被大量讀取連續(xù)數(shù)據(jù)的NAND flash來說，無疑
可加快讀取數(shù)據(jù)的時間。
在本鄉(xiāng)例中，NAND flashji^于全芯itf齡設(shè)計(whole chip programming) 而被限制為不支持隨機寫入動作。也就是說，所有要寫入NAND flash的數(shù)據(jù) 必須由計算機系統(tǒng)提供并一次寫入NAND flash。而計算機系統(tǒng)也會在寫入數(shù)
據(jù)的同時， 一并計算與地址相關(guān)的信息并將其填寫至適當?shù)淖侄?。雖然無法 像傳統(tǒng)的NAND flash般支持隨機寫入的動作，但對于某些不需要隨機寫入功 能且對效能要求較低的裝置來說，這樣的NAND flash則可節(jié)省相當多的硬件 成本。爾后在讀取數(shù)據(jù)時也只需通過簡單的查表動作便可取得需要的地址信息。 圖5是依照本發(fā)明的另一實施例所繪示的存儲器的內(nèi)部數(shù)據(jù)組態(tài)的示意 圖。本實施例假設(shè)在NAND flash中每頁可用以儲存數(shù)據(jù)的容量為512字節(jié)。同 時比較圖1與圖5可以發(fā)現(xiàn)，兩者同樣能儲存512字節(jié)的數(shù)據(jù)，但在圖5中，這 些空間被區(qū)分成四個區(qū)域，也就是數(shù)據(jù)儲存單元510 540中的數(shù)據(jù)儲存區(qū)。 此外，圖1用來檢査數(shù)據(jù)是否正確的錯誤更正碼單獨儲存于輔助空間120，而 如圖5所示，用來儲存錯誤更正碼的偵錯碼儲存區(qū)則是與儲存對應(yīng)的數(shù)據(jù)的數(shù) 據(jù)儲存區(qū)相鄰。
值得一提的是，NAND flash在生產(chǎn)完畢后會由工廠進行區(qū)塊損壞與否的檢測動作。工廠會將檢測結(jié)果記錄在每頁的特定字段(即地址符合預(yù)設(shè)字節(jié)
編號的區(qū)塊損壞標記區(qū))中。為了讓區(qū)塊損壞標記區(qū)與習知的NAND flash同 樣位于第517個字節(jié)，本實施例特別將數(shù)據(jù)儲存單元540中的數(shù)據(jù)儲存區(qū)劃分 為第393字節(jié)至第516字節(jié)，以及第518字節(jié)至第521字節(jié)兩部份。如此一來不 但可將第517個字節(jié)保留下來存放區(qū)塊損壞標記，在讀取數(shù)據(jù)儲存單元540中 的數(shù)據(jù)時同樣也只需要128字節(jié)的暫存空間。
在本實施例中，由于數(shù)據(jù)與對應(yīng)的錯誤更正碼在組態(tài)后是以成對的方式 儲存于NAND flash，因此在讀取數(shù)據(jù)時只需要一個符合數(shù)據(jù)儲存區(qū)大小(即 128字節(jié))的暫存空間來暫存數(shù)據(jù)，便可繼續(xù)讀取存放在偵錯碼儲存區(qū)中的錯 誤更正碼，并以錯誤更正碼來檢查數(shù)據(jù)的正確性。
據(jù)此可以發(fā)現(xiàn)，任何以圖l所示的架構(gòu)(即每頁具有512字節(jié)數(shù)據(jù)儲存空 間以及16字節(jié)輔助空間)所發(fā)展出的NAND flash,無論每頁的容量增加為幾 倍，只要大小為528字節(jié)(512字節(jié)加16字節(jié))的倍數(shù)，便能通過上述組態(tài)方 式對其進行組態(tài)，將其組態(tài)為多個數(shù)據(jù)儲存單元，而每個數(shù)據(jù)儲存單元包括 大小為128字節(jié)的數(shù)據(jù)儲存區(qū)以及與其相鄰的偵錯碼儲存區(qū)。也就是說，無論 NAND flash每頁可以儲存數(shù)據(jù)的空間變?yōu)閹妆叮贾恍枰?28字節(jié)的暫存空間 便可以完成讀取資料的錯誤偵測動作。
綜上所述，本發(fā)明所述的存儲器及其組態(tài)方法至少具有下列優(yōu)點
重新組態(tài)NAND flash內(nèi)部的架構(gòu)，令數(shù)據(jù)與相對應(yīng)的錯誤更正碼成對儲 存在存儲器中，據(jù)以在讀取數(shù)據(jù)時能立即取得錯誤更正碼。省去過大的暫存 空間，進而減少硬件建置成本。
能以較小的暫存空間達成讀取各種架構(gòu)的NAND flash數(shù)據(jù)的目的，增加 應(yīng)用NAND flash的彈性。
不需要額外的儲存空間來記錄儲存區(qū)塊的邏輯地址與實體地址的對應(yīng)關(guān) 系，而是將其記錄在NAND flash中，據(jù)此減少額外儲存空間所需要的成本。 以記錄每個儲存區(qū)塊的邏輯地址以及相鄰邏輯地址的儲存區(qū)塊的實體地址的方式，在連續(xù)讀取邏輯地址相鄰的儲存區(qū)塊時，便能直接取得下一個儲 存區(qū)塊的實體地址，進而加快讀取數(shù)據(jù)時查詢實體地址的速度。
雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明，任何 所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作 些許的更動與潤飾，因此本發(fā)明的保護范圍當權(quán)利要求書為準。
權(quán)利要求
1. 一種存儲器的組態(tài)方法，適用于具有至少一儲存區(qū)塊的一存儲器，其中，所述存儲器的每一讀取單位內(nèi)可儲存多個數(shù)據(jù)，所述方法包括提供對應(yīng)每一所述數(shù)據(jù)的一錯誤更正碼；以及在寫入所述存儲器時，令每一所述錯誤更正碼鄰接于對應(yīng)的所述數(shù)據(jù)。
2. 根據(jù)權(quán)利要求1所述的存儲器的組態(tài)方法，其特征在于，每一所述數(shù)據(jù)的大小符合一第一預(yù)設(shè)值。
3. 根據(jù)權(quán)利要求l所述的存儲器的組態(tài)方法，其特征在于，提供對應(yīng)每一 所述數(shù)據(jù)的所述錯誤更正碼的步驟包括對每一所述數(shù)據(jù)進行一特定運算，以產(chǎn)生大小符合一第二預(yù)設(shè)值的所述 錯誤更正碼。
4. 根據(jù)權(quán)利要求l所述的存儲器的組態(tài)方法，其特征在于，還包括 在所述存儲器中記錄每一所述儲存區(qū)塊的一邏輯地址與一實體地址之間的對應(yīng)關(guān)系。
5. 根據(jù)權(quán)利要求l所述的存儲器的組態(tài)方法，其特征在于，還包括-提供對應(yīng)所述儲存區(qū)塊其中之一 的 一第 一邏輯地址；提供特定的所述儲存區(qū)塊的一實體地址，其中對應(yīng)特定的所述儲存區(qū)塊的一第二邏輯地址鄰接于所述第一邏輯地址；以及在所述存儲器中記錄所述實體地址。
6. 根據(jù)權(quán)利要求1所述的存儲器的組態(tài)方法，其特征在于，還包括在連續(xù)讀取兩筆數(shù)據(jù)時，判斷儲存第二筆數(shù)據(jù)的所述儲存區(qū)塊的一第二邏輯地址是否鄰接于儲存第一筆數(shù)據(jù)的所述儲存區(qū)塊的一第一邏輯地址；以及若所述第二邏輯地址鄰接于所述第一邏輯地址，提供記錄在所述存儲器 中的一實體地址，其中所述實體地址對應(yīng)于所述第二邏輯地址。
7. 根據(jù)權(quán)利要求1所述的存儲器的組態(tài)方法，其特征在于，還包括提供對應(yīng)每一所述讀取單位的一預(yù)設(shè)字節(jié)編號；以及在儲存所述數(shù)據(jù)至所述讀取單位其中之一時，若儲存所述數(shù)據(jù)的地址包 括所述預(yù)設(shè)字節(jié)編號，則將所述數(shù)據(jù)劃分并分開儲存，以保留對應(yīng)所述預(yù)設(shè) 字節(jié)編號的地址來儲存對所述讀取單位的一損壞檢測結(jié)果。
8. 根據(jù)權(quán)利要求1所述的存儲器的組態(tài)方法，其特征在于，所述存儲器包 括與非門快閃存儲器。
9. 一種存儲器架構(gòu)，其特征在于，包括至少一儲存區(qū)塊，其中每一所述儲存區(qū)塊的每一讀取單位內(nèi)包括多個數(shù) 據(jù)儲存單元，且每一所述數(shù)據(jù)儲存單元包括 一數(shù)據(jù)儲存區(qū)，用以儲存一數(shù)據(jù)；以及一偵錯碼儲存區(qū)，鄰接于所述數(shù)據(jù)儲存區(qū)，用以儲存對應(yīng)所述數(shù)據(jù)的一 錯誤更正碼。
10. 根據(jù)權(quán)利要求9所述的存儲器架構(gòu)，其特征在于，所述數(shù)據(jù)儲存區(qū)的大小符合一第一預(yù)設(shè)值。
11. 根據(jù)權(quán)利要求9所述的存儲器架構(gòu)，其特征在于，所述偵錯碼儲存區(qū)的 大小符合一第二預(yù)設(shè)值，且所述錯誤更正碼為對應(yīng)的所述數(shù)據(jù)經(jīng)過一特定運 算后所產(chǎn)生的結(jié)果。
12. 根據(jù)權(quán)利要求9所述的存儲器架構(gòu)，其特征在于，還包括 一地址對應(yīng)表區(qū)塊，用以記錄每一所述儲存區(qū)塊的一邏輯地址與一實體地址之間的對應(yīng)關(guān)系。
13. 根據(jù)權(quán)利要求9所述的存儲器架構(gòu)，其特征在于，每一所述儲存區(qū)塊還包括一地址儲存單元，用以記錄特定的所述儲存區(qū)塊的一實體地址，其中特 定的所述儲存區(qū)塊的一第二邏輯地址鄰接于所述儲存區(qū)塊的一第一邏輯地址。
14. 根據(jù)權(quán)利要求9所述的存儲器架構(gòu)，其特征在于，每一所述讀取單位包括:一損壞標記區(qū)，其中所述損壞標記區(qū)的地址符合一預(yù)設(shè)字節(jié)編號，用以 儲存所述讀取單位的一損壞檢測結(jié)果。
15.根據(jù)權(quán)利要求9所述的存儲器架構(gòu)，其特征在于，所述存儲器包括一與非門閃存。
全文摘要
本發(fā)明提供一種存儲器架構(gòu)及其組態(tài)方法，此組態(tài)方法適用于具有多個儲存區(qū)塊并可儲存多筆數(shù)據(jù)的存儲器。首先，提供欲寫入存儲器的數(shù)據(jù)以及對應(yīng)每筆數(shù)據(jù)的錯誤更正碼。在執(zhí)行寫入動作時，令每個錯誤更正碼鄰接于對應(yīng)的數(shù)據(jù)，使相對應(yīng)的數(shù)據(jù)與錯誤更正碼是以成對的方式儲存在存儲器中。據(jù)此，在讀取數(shù)據(jù)時便能依序取得數(shù)據(jù)及錯誤更正碼，進而以較小的暫存空間達到檢查數(shù)據(jù)正確與否的目的，同時減少暫存空間所需要的硬件成本。
文檔編號G11C29/04GK101483069SQ20081000260
公開日2009年7月15日 申請日期2008年1月10日 優(yōu)先權(quán)日2008年1月10日
發(fā)明者莊怡賢 申請人:華邦電子股份有限公司