一種SoC的外設(shè)系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型公開了一種SoC的外設(shè)系統(tǒng)，包括主機(jī)、時(shí)鐘發(fā)生器、復(fù)位控制器，它還包括JTAG控制器、DMA控制器、第一級(jí)AXI總線、第二級(jí)AXI總線；第一級(jí)AXI總線的輸入端設(shè)置有六個(gè)從接口，六個(gè)從接口分別與主機(jī)、JTAG控制器、DMA控制器相連接；DMA控制器有三個(gè)；主機(jī)的存儲(chǔ)空間、外設(shè)空間分別連接至從接口0、從接口1；第一級(jí)AXI總線的輸出端設(shè)置有十二個(gè)主接口，其中一個(gè)與第二級(jí)AXI總線相連接；第一級(jí)AXI總線的其它主接口以及第二級(jí)AXI總線的十三個(gè)主接口分別與各個(gè)設(shè)備控制器相連接；時(shí)鐘發(fā)生器、復(fù)位控制器均與上述各個(gè)設(shè)備控制器相連接。本實(shí)用新型結(jié)構(gòu)清晰、配置靈活、設(shè)備類型和數(shù)量較豐富，可以適應(yīng)工業(yè)控制等多種領(lǐng)域控制芯片對(duì)外設(shè)系統(tǒng)的需求。
【專利說(shuō)明】
一種SoG的外設(shè)系統(tǒng)
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及一種外設(shè)系統(tǒng)，尤其涉及一種SoC的外設(shè)系統(tǒng)。
【背景技術(shù)】
[0002]隨著超大規(guī)模集成電路的迅速發(fā)展，半導(dǎo)體工業(yè)進(jìn)入深亞微米時(shí)代，器件特征尺寸越來(lái)越小，芯片規(guī)模越來(lái)越大，可以在單芯片上集成上百萬(wàn)到數(shù)億只晶體管。如此密集的集成度使我們現(xiàn)在能夠在一小塊芯片上把以前由CPU和若干I/O接口等數(shù)塊芯片實(shí)現(xiàn)的功能集成起來(lái)，由單片集成電路構(gòu)成功能強(qiáng)大、完整的系統(tǒng)，這就是我們通常所說(shuō)的片上系統(tǒng)SoC(System on Chip) AoC的外設(shè)系統(tǒng)可以廣泛應(yīng)用于電力、軌道交通、石油化工、高新電子、航空航天、核工業(yè)、醫(yī)藥、食品制造等工業(yè)領(lǐng)域，大量涉及國(guó)計(jì)民生的關(guān)鍵基礎(chǔ)設(shè)施也需要依靠SoC外設(shè)系統(tǒng)來(lái)實(shí)現(xiàn)自動(dòng)化作業(yè)。但目前國(guó)內(nèi)使用的SoC外設(shè)系統(tǒng)大多來(lái)自于國(guó)外進(jìn)口，而這些進(jìn)口的設(shè)備全是封閉式設(shè)計(jì)，結(jié)構(gòu)功能不開放，而且不能根據(jù)實(shí)際應(yīng)用進(jìn)行相應(yīng)的調(diào)整，從而導(dǎo)致設(shè)備實(shí)用性較差。
【實(shí)用新型內(nèi)容】
[0003]為了解決上述技術(shù)所存在的不足之處，本實(shí)用新型提供了一種SoC的外設(shè)系統(tǒng)。
[0004]為了解決以上技術(shù)問題，本實(shí)用新型采用的技術(shù)方案是:一種SoC的外設(shè)系統(tǒng)，包括主機(jī)、時(shí)鐘發(fā)生器、復(fù)位控制器，它還包括JTAG控制器、DMA控制器、第一級(jí)AXI總線、第二級(jí)AXI總線;第一級(jí)AXI總線的輸入端設(shè)置有六個(gè)從接口，分別為從接口 O、從接口 1、從接口
2、從接口 3、從接口 4、從接口 5 ；主機(jī)通過(guò)從接口 O、從接口 I與第一級(jí)AXI總線相連接;JTAG控制器通過(guò)從接口 2與第一級(jí)AXI總線相連接;DMA控制器有三個(gè)，三個(gè)DMA控制器分別通過(guò)從接口 3、從接口 4、從接口 5與第一級(jí)AXI總線相連接；
[0005]第一級(jí)AXI總線的輸出端設(shè)置有十二個(gè)主接口，其中一個(gè)主接口與第二級(jí)AXI總線的輸入端相連接，其它主接口分別與百兆以太網(wǎng)控制器、千兆以太網(wǎng)控制器、DDR2存儲(chǔ)控制器、PCIE-RC控制器、QSPI控制器、SD/MMC控制器、VGA/LCD控制器、USB主機(jī)控制器、USB-OTG控制器、XBUS控制器相連接;百兆以太網(wǎng)控制器為兩個(gè)；
[0006]第二級(jí)AXI總線的輸出端設(shè)置有十三個(gè)主接口，十三個(gè)主接口分別與SPI控制器、IIC控制器、GP1控制器、簡(jiǎn)單UART控制器、完整UART控制器、IIS控制器相連接;SPI控制器、IIC控制器、GP1控制器均為兩個(gè);簡(jiǎn)單UART控制器為三個(gè)。
[0007]時(shí)鐘發(fā)生器、復(fù)位控制器均與上述各個(gè)控制器相連接。從接口O與主機(jī)的存儲(chǔ)空間相連接;從接口 I與主機(jī)的外設(shè)空間相連接。第一級(jí)AXI總線的數(shù)據(jù)傳輸帶寬高于第二級(jí)AXI總線的數(shù)據(jù)傳輸帶寬。
[0008]本實(shí)用新型為自主開放式設(shè)計(jì)，具有總線和接口豐富的優(yōu)點(diǎn)，可以根據(jù)現(xiàn)場(chǎng)需要進(jìn)行靈活配置，實(shí)用性較強(qiáng);此外，本實(shí)用新型結(jié)構(gòu)清晰、設(shè)備類型和數(shù)量較豐富，有效增強(qiáng)了其在工業(yè)控制等多種領(lǐng)域的應(yīng)用性。
【附圖說(shuō)明】
[0009]圖1為本實(shí)用新型的整體結(jié)構(gòu)框圖。
【具體實(shí)施方式】
[0010]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明。
[0011]如圖1所示，本實(shí)用新型包括主機(jī)、時(shí)鐘發(fā)生器、復(fù)位控制器，它還包括JTAG(JointTest Act1n Group)控制器、DMA(Direct Memory Access)控制器、第一級(jí)AXI(Advancedextensible Interface)總線、第二級(jí)AXI總線;JTAG控制器是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，用于對(duì)芯片內(nèi)部進(jìn)行測(cè)試;DMA控制器是一種分散控制系統(tǒng)，可以通過(guò)AXI總線將內(nèi)部和外部存儲(chǔ)器與每個(gè)具有DMA能力的外設(shè)連接起來(lái);AXI總線是一種新的高性能的總線協(xié)議;第一級(jí)AXI總線的數(shù)據(jù)傳輸帶寬高于第二級(jí)AXI總線；相應(yīng)的，多個(gè)設(shè)備控制器根據(jù)所需數(shù)據(jù)傳輸帶寬的不同連接至不同級(jí)別的AXI總線上。
[0012]第一級(jí)AXI總線的輸入端設(shè)置有六個(gè)從接口，分別為從接口O、從接口 1、從接口 2、從接口 3、從接口 4、從接口 5 ；主機(jī)通過(guò)從接口 O、從接口 I與第一級(jí)AXI總線相連接，其中，從接口 O與主機(jī)的存儲(chǔ)空間相連接;從接口 I與主機(jī)的外設(shè)空間相連接;JTAG控制器通過(guò)從接口 2與第一級(jí)AXI總線相連接;DMA控制器有三個(gè)，三個(gè)DMA控制器分別通過(guò)從接口 3、從接口
4、從接口 5與第一級(jí)AXI總線相連接；
[0013]第一級(jí)AXI總線的輸出端設(shè)置有十二個(gè)主接口，其中一個(gè)主接口與第二級(jí)AXI總線的輸入端相連接，其它主接口分別與百兆以太網(wǎng)控制器、千兆以太網(wǎng)控制器、DDR2(DualData Rate 2)存儲(chǔ)控制器、PCIE_RC(Peripheral Component Interconnect-Express RootComplex)控制器、QSPI(Queued Serial Peripheral Interface)控制器、SD/MMC(SecureDigital Memory Card/Mult1-Media Card)控制器、VGA/LCD(Video Graphics Array/Liquid Crystal Display)控制器、USB(Universal Serial Bus)主機(jī)控制器、USB-0TG(Universal Serial Bus-On-The-Go)控制器、XBUS控制器相連接；百兆以太網(wǎng)控制器為兩個(gè)；
[0014]DDR2存儲(chǔ)控制器為第二代雙倍數(shù)據(jù)傳輸率存儲(chǔ)控制器，用于對(duì)DDR2接口類型的內(nèi)存芯片進(jìn)行讀寫訪問；PCI是外設(shè)部件互連總線標(biāo)準(zhǔn)，PC1-Express是基于PCI總線結(jié)構(gòu)，采用高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸技術(shù)的一種外部設(shè)備接口標(biāo)準(zhǔn)，PCIE-RC是PCIE總線結(jié)構(gòu)中的根結(jié)構(gòu)體，PCIE-RC控制器用于實(shí)現(xiàn)PCIE根結(jié)構(gòu)體功能;QSPI控制器是具有隊(duì)列傳輸機(jī)制的串行外設(shè)接口設(shè)備控制器;SD/MMC控制器是對(duì)安全數(shù)碼卡或者多媒體卡進(jìn)行讀寫訪問的設(shè)備控制器;VGA/LCD是支持視頻圖像顯示器或者液晶顯示器的顯示設(shè)備控制器；USB主機(jī)控制器是主機(jī)與USB設(shè)備通信的設(shè)備控制器;USB-OTG控制器是提供在不同的設(shè)備間進(jìn)行數(shù)據(jù)交換功能的設(shè)備控制器，它既可以充當(dāng)USB主機(jī)，也可以充當(dāng)USB設(shè)備;XBUS是一種局部外圍設(shè)備總線，XBUS控制器是提供XBUS接口，控制和管理XBUS總線上設(shè)備的控制器；
[0015]第二級(jí)AXI總線的輸出端設(shè)置有十三個(gè)主接口，十三個(gè)主接口分別與SPKSerialPeripheral Interface)控制器、IIC(Inter-1ntegrated Circuit)控制器、GP1(GeneralPurpose Input Output)控制器、簡(jiǎn)單UART控制器、完整UART(Universal AsynchronousReceiver/Transmitter)控制器、IIS(Inter-1C Sound)控制器相連接;SPI控制器、IIC控制器、GP1控制器均為兩個(gè);簡(jiǎn)單UART控制器為三個(gè)。時(shí)鐘發(fā)生器、復(fù)位控制器均與上述各個(gè)控制器相連接。
[0016]SPI控制器是提供串行外設(shè)接口，控制和管理串行外設(shè)接口類型設(shè)備的控制器；IIC控制器是提供集成電路總線接口，控制和管理集成電路總線上設(shè)備的控制器;GP1通用輸入/輸出，是一種總線擴(kuò)展器，當(dāng)處理器或芯片組沒有足夠的I/O端口，或當(dāng)系統(tǒng)需要采用遠(yuǎn)端串行通信或控制時(shí)，GP1控制器能夠提供額外的控制和監(jiān)視功能;UART是通用異步收發(fā)傳輸器，可以實(shí)現(xiàn)全雙工傳輸和接收，UART控制器是提供UART接口的設(shè)備控制器；IIS控制器是提供集成電路內(nèi)置音頻總線接口的設(shè)備控制器。
[0017]本實(shí)用新型結(jié)構(gòu)清晰、配置靈活、設(shè)備類型和數(shù)量豐富，可以適應(yīng)工業(yè)控制等多種領(lǐng)域控制芯片對(duì)外設(shè)系統(tǒng)的需求;此外，本實(shí)用新型為自主開放式設(shè)計(jì)，方便擴(kuò)展和小型化，實(shí)用性較強(qiáng)。
[0018]上述實(shí)施方式并非是對(duì)本實(shí)用新型的限制，本實(shí)用新型也并不僅限于上述舉例，本技術(shù)領(lǐng)域的技術(shù)人員在本實(shí)用新型的技術(shù)方案范圍內(nèi)所做出的變化、改型、添加或替換，也均屬于本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種SoC的外設(shè)系統(tǒng)，包括主機(jī)，其特征在于:它還包括JTAG控制器、DMA控制器、第一級(jí)AXI總線、第二級(jí)AXI總線;所述第一級(jí)AXI總線的輸入端設(shè)置有六個(gè)從接口，分別為從接口 O、從接口 1、從接口 2、從接口 3、從接口 4、從接口 5 ；所述主機(jī)通過(guò)從接口 O、從接口 I與第一級(jí)AXI總線相連接;所述JTAG控制器通過(guò)從接口 2與第一級(jí)AXI總線相連接;所述DMA控制器有三個(gè)，三個(gè)DMA控制器分別通過(guò)從接口 3、從接口 4、從接口 5與第一級(jí)AXI總線相連接； 所述第一級(jí)AXI總線的輸出端設(shè)置有十二個(gè)主接口，其中一個(gè)主接口與第二級(jí)AXI總線的輸入端相連接，其它主接口分別與百兆以太網(wǎng)控制器、千兆以太網(wǎng)控制器、DDR2存儲(chǔ)控制器、PCIE-RC控制器、QSPI控制器、SD/MMC控制器、VGA/LCD控制器、USB主機(jī)控制器、USB-OTG控制器、XBUS控制器相連接;所述百兆以太網(wǎng)控制器為兩個(gè)； 所述第二級(jí)AXI總線的輸出端設(shè)置有十三個(gè)主接口，十三個(gè)主接口分別與SPI控制器、IIC控制器、GP1控制器、簡(jiǎn)單UART控制器、完整UART控制器、IIS控制器相連接;所述SPI控制器、IIC控制器、GP1控制器均為兩個(gè);所述簡(jiǎn)單UART控制器為三個(gè)。2.根據(jù)權(quán)利要求1所述的SoC的外設(shè)系統(tǒng)，它還包括時(shí)鐘發(fā)生器、復(fù)位控制器，其特征在于:所述時(shí)鐘發(fā)生器、復(fù)位控制器均與上述各個(gè)控制器相連接。3.根據(jù)權(quán)利要求1所述的SoC的外設(shè)系統(tǒng)，其特征在于:所述從接口O與主機(jī)的存儲(chǔ)空間相連接;所述從接口 I與主機(jī)的外設(shè)空間相連接。4.根據(jù)權(quán)利要求1所述的SoC的外設(shè)系統(tǒng)，其特征在于:所述第一級(jí)AXI總線的數(shù)據(jù)傳輸帶寬高于第二級(jí)AXI總線的數(shù)據(jù)傳輸帶寬。
【文檔編號(hào)】G06F13/40GK205656617SQ201620421326
【公開日】2016年10月19日
【申請(qǐng)日】2016年5月11日 公開號(hào)201620421326.6, CN 201620421326, CN 205656617 U, CN 205656617U, CN-U-205656617, CN201620421326, CN201620421326.6, CN205656617 U, CN205656617U
【發(fā)明人】蔡亮, 吳新軍, 劉惠山
【申請(qǐng)人】北京正澤興承科技有限責(zé)任公司