一種ic卡通訊信號的監(jiān)測器的制造方法
【專利摘要】一種IC卡通訊信號的監(jiān)測器，涉及監(jiān)測器技術(shù)領(lǐng)域，其電路包括依次連接的用于讀取IC卡和讀卡器的通訊信號的信號源獲取電路、解碼電路、數(shù)據(jù)組合電路以及接于信號源獲取電路和解碼電路之間的信號源處理電路，所述信號處理電路包括依次連接的用于濾除基帶信號的檢波電路、用于濾除直流分量的高通濾波電路和信號放大電路，本發(fā)明可在信號源被送入解碼電路之前，將其濾除基帶信號（即載波信號）和直流分量，再將剩下的調(diào)制信號進(jìn)行放大后再送入FPGA芯片，這樣FPGA芯片就可以以較低的頻率對經(jīng)處理后的信號源進(jìn)行采樣，F(xiàn)PGA也無需再用軟件對該經(jīng)處理后的信號源進(jìn)行簡化處理，從而達(dá)到減少FPGA的計(jì)算機(jī)程序的目的。
【專利說明】
一種IC卡通訊信號的監(jiān)測器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及監(jiān)測器技術(shù)領(lǐng)域，特別是涉及一種IC卡通訊信號的監(jiān)測器。
【背景技術(shù)】
[0002]IC卡(Integrated Circuit Card，集成電路卡)，也稱智能卡(Smart card)、智慧卡(Intelligent card)、微電路卡(Microcircuit card)或微芯片卡等。它是將一個(gè)微電子芯片嵌入符合ISO 7816標(biāo)準(zhǔn)的卡基中，做成卡片形式。IC卡與讀寫器之間的通訊方式可以是接觸式，也可以是非接觸式。根據(jù)通訊接口把IC卡分成接觸式IC卡、非接觸式IC和雙界面卡(同時(shí)具備接觸式與非接觸式通訊接口)。
[0003]IC卡由于其固有的信息安全、便于攜帶、比較完善的標(biāo)準(zhǔn)化等優(yōu)點(diǎn)，在身份認(rèn)證、銀行、電信、公共交通、車場管理等領(lǐng)域正得到越來越多的應(yīng)用，例如二代身份證，銀行的電子錢包，電信的手機(jī)SIM卡，公共交通的公交卡、地鐵卡，用于收取停車費(fèi)的停車卡等，都在人們?nèi)粘Ｉ钪邪缪葜匾巧?br>[0004]IC卡是繼磁卡之后出現(xiàn)的又一種信息載體。IC卡是指集成電路卡，一般用的公交車卡就是IC卡的一種，一般常見的IC卡采用射頻技術(shù)與支持IC卡的讀卡器進(jìn)行通訊。
[0005]在IC卡或者讀卡器出廠之前或者研發(fā)過程中，通常需要使用監(jiān)測器來把IC卡和讀卡器在通訊過程中的通訊信號讀取出來，為測試人員提供參考數(shù)據(jù)，以驗(yàn)證設(shè)計(jì)的預(yù)期效果O
[0006]現(xiàn)有技術(shù)的監(jiān)測器，其讀取到的通訊信號一般為IC卡和讀卡器通訊過程的源信號，通訊過程中，一般是利用低頻信號(調(diào)制信號)來調(diào)制高頻信號(載波)，而FPGA要對該源信號進(jìn)行解碼前需利用的只有低頻信號，因此，F(xiàn)PGA芯片至少要以相當(dāng)于兩倍以上的高頻信號的頻率去對該源信號進(jìn)行采樣，同時(shí)要對采樣到的源信號進(jìn)行復(fù)雜的程序處理，才能解碼得到準(zhǔn)確的數(shù)據(jù)，因此，需寫入FPGA芯片的計(jì)算機(jī)程序比較復(fù)雜。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于避免現(xiàn)有技術(shù)中的不足之處而提供一種IC卡通訊信號的監(jiān)測器，該IC卡通訊信號的監(jiān)測器可簡化讀取到的IC卡和讀卡器的通訊信號，以減少FPGA芯片的計(jì)算機(jī)程序。
[0008]本發(fā)明的目的通過以下技術(shù)方案實(shí)現(xiàn):
提供一種IC卡通訊信號的監(jiān)測器，包括依次連接的用于讀取IC卡和讀卡器的通訊信號的信號源獲取電路、解碼電路和數(shù)據(jù)組合電路，其特征在于:還包括接于信號源獲取電路和解碼電路之間的信號源處理電路，所述信號處理電路包括依次連接的用于濾除基帶信號的檢波電路、用于濾除直流分量的高通濾波電路和信號放大電路。
[0009]所述檢波電路包括電容C50、檢波二極管D7、快速開關(guān)二極管D8、電容C52和電阻R56，所述電容C50接于信號源獲取電路的輸出端與檢波二極管D7之間，檢波二極管D7的輸出端接有快速導(dǎo)通二極管D8，電容C52和快速導(dǎo)通二極管并聯(lián)，電阻R56和快速導(dǎo)通二極管并聯(lián)。
[0010]所述高通濾波器包括電阻R35、電阻R55、電容C9和電容C49，所述電阻R35和電阻R55并聯(lián)后接于并聯(lián)的電容C9和C49的輸入端和所述檢波電路的輸出端之間，所述電容C9和C49并聯(lián)后的輸出端接所述信號放大電路。
[0011]所述信號放大電路包括電阻R54、電阻R57、電阻R52和型號為MCP6294的放大器U12，所述電阻R54接于放大器U12的正輸入端6和電源之間，所述放大器U12的正輸入端6和輸出端7之間接所述電阻R52，所述放大器U12的負(fù)輸入端經(jīng)所述電阻R57接電源。
[0012]所述信號放大電路經(jīng)開關(guān)電路接至模數(shù)轉(zhuǎn)換器U2。
[0013]所述開關(guān)電路為型號是⑶4066的芯片U14，所述信號放大電路的輸出端接至所述芯片U14的引腳A4，所述芯片U14的引腳B4接至所述模數(shù)轉(zhuǎn)換器U2的引腳ANALOG IN。
[0014]所述模數(shù)轉(zhuǎn)換器U2的輸出接FPGA芯片UI的輸入端，所述FPGA芯片UI的輸出端接MCU芯片U4的輸入端，MCU芯片U4的輸出端接輸出接口電路。
[0015]所述模數(shù)轉(zhuǎn)換器U2的Dl至D8引腳作為8位并行總線與FPGA芯片Ul的作為并行總線的8個(gè)I/O引腳連接。
[0016]所述FPGA芯片UI的4個(gè)I /0引腳與型號為AT91SAM7 S2 56的MCU芯片U4的弓丨腳SPCK、引腳SSP_FRAME、引腳SSP_CLK、引腳SSP_D0UT、引腳SSP_DIN。
[0017]所述輸出接口電路包括USB接口和用于保護(hù)USB總線的型號為USBLC6-2的芯片U8，所述M⑶芯片U4的引腳DDM經(jīng)電阻接至芯片U8的1/02引腳接至USB接口的引腳D+，所述MCU芯片U4的引腳DDP經(jīng)電阻接至芯片U8的1/01引腳接至USB接口的引腳D-。
[0018]本發(fā)明的有益效果:
本發(fā)明的IC卡通訊信號的監(jiān)測器，包括依次連接的用于讀取IC卡和讀卡器的通訊信號的信號源獲取電路、解碼電路和數(shù)據(jù)組合電路，本發(fā)明通過設(shè)置接于信號源獲取電路和解碼電路之間的信號源處理電路，所述信號處理電路包括依次連接的用于濾除基帶信號的檢波電路、用于濾除直流分量的高通濾波電路和信號放大電路，因此，可在信號源被送入解碼電路之前，將其濾除基帶信號(即載波信號)和直流分量，再將剩下的調(diào)制信號進(jìn)行放大后再送入FPGA芯片，這樣FPGA芯片就可以以較低的頻率對經(jīng)處理后的信號源進(jìn)行采樣，F(xiàn)PGA也無需再用軟件對該經(jīng)處理后的信號源進(jìn)行簡化處理，從而達(dá)到減少FPGA的計(jì)算機(jī)程序的目的。
【附圖說明】
[0019]利用附圖對發(fā)明作進(jìn)一步說明，但附圖中的實(shí)施例不構(gòu)成對本發(fā)明的任何限制，對于本領(lǐng)域的普通技術(shù)人員，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)以下附圖獲得其它的附圖。
[0020]圖1是本發(fā)明的一種IC卡通訊信號的監(jiān)測器的信號源處理電路和開關(guān)電路的示意圖。
[0021]圖2是本發(fā)明的一種IC卡通訊信號的監(jiān)測器的模數(shù)轉(zhuǎn)換器的示意圖。
[0022]圖3是本發(fā)明的一種IC卡通訊信號的監(jiān)測器的FPGA芯片的局部示意圖。
[0023]圖4是本發(fā)明的一種IC卡通訊信號的監(jiān)測器的M⑶芯片的示意圖。
[0024]圖5是本發(fā)明的一種IC卡通訊信號的監(jiān)測器的輸出接口電路的示意圖。
[0025]圖中包括有:
LC諧振電路I;
檢波電路2;
尚通濾波電路3;
信號放大電路4;
開關(guān)電路5。
【具體實(shí)施方式】
[0026]結(jié)合以下實(shí)施例對本發(fā)明作進(jìn)一步描述。
[0027]本實(shí)施例的一種IC卡通訊信號的監(jiān)測器，包括依次連接的用于讀取IC卡和讀卡器的通訊信號的信號源獲取電路、解碼電路和數(shù)據(jù)組合電路，本實(shí)施例還包括接于信號源獲取電路和解碼電路之間的信號源處理電路，所述信號處理電路包括依次連接的用于濾除基帶信號的檢波電路2、用于濾除直流分量的高通濾波電路3和信號放大電路4。
[0028]本實(shí)施例的IC卡通訊信號的監(jiān)測器，包括依次連接的用于讀取IC卡和讀卡器的通訊信號的信號源獲取電路、解碼電路和數(shù)據(jù)組合電路，本發(fā)明通過設(shè)置接于信號源獲取電路和解碼電路之間的信號源處理電路，所述信號處理電路包括依次連接的用于濾除基帶信號的檢波電路2、用于濾除直流分量的高通濾波電路3和信號放大電路4，因此，可在信號源被送入解碼電路之前，將其濾除基帶信號(即載波信號)和直流分量，再將剩下的調(diào)制信號進(jìn)行放大后再送入FPGA芯片，這樣FPGA芯片就可以以較低的頻率對經(jīng)處理后的信號源進(jìn)行采樣，F(xiàn)PGA也無需再用軟件對該經(jīng)處理后的信號源進(jìn)行簡化處理，從而達(dá)到減少FPGA的計(jì)算機(jī)程序的目的。
[0029]如圖1所示，所述檢波電路2包括電容C50、檢波二極管D7、快速開關(guān)二極管D8、電容C52和電阻R56，所述電容C50接于信號源獲取電路的輸出端與檢波二極管D7之間，檢波二極管D7的輸出端接有快速導(dǎo)通二極管D8，電容C52和快速導(dǎo)通二極管并聯(lián)，電阻R56和快速導(dǎo)通二極管并聯(lián)。
[0030]所述高通濾波器包括電阻R35、電阻R55、電容C9和電容C49，所述電阻R35和電阻R55并聯(lián)后接于并聯(lián)的電容C9和C49的輸入端和所述檢波電路2的輸出端之間，所述電容C9和C49并聯(lián)后的輸出端接所述信號放大電路4。
[0031]所述信號放大電路4包括電阻R54、電阻R57、電阻R52和型號為MCP6294的放大器U12，所述電阻R54接于放大器U12的正輸入端6和電源之間，所述放大器U12的正輸入端6和輸出端7之間接所述電阻R52，所述放大器U12的負(fù)輸入端經(jīng)所述電阻R57接電源，通過阻值均為10千歐姆的電阻R54、電阻R57、電阻R52實(shí)現(xiàn)的信號放大電路4的增益帶寬可達(dá)到1MHz0
[0032]如圖2所示，所述信號放大電路4經(jīng)開關(guān)電路5接至模數(shù)轉(zhuǎn)換器U2。
[0033]如圖1所不，所述開關(guān)電路5為型號是⑶4066的芯片Ul4，所述信號放大電路4的輸出端接至所述芯片U14的引腳A4，所述芯片U14的引腳B4接至所述模數(shù)轉(zhuǎn)換器U2的引腳ANALOG IN。開關(guān)電路5用于當(dāng)監(jiān)測器需要監(jiān)測通訊信號時(shí)將信號源處理電路處理出來的信號傳輸至FPGA芯片，當(dāng)監(jiān)測器不需要監(jiān)測通訊信號時(shí)，不將信號源處理電路處理出來的信號傳輸至FPGA芯片，電子開關(guān)比機(jī)械開關(guān)的反應(yīng)更加靈敏。
[0034]所述模數(shù)轉(zhuǎn)換器U2的輸出接FPGA芯片Ul的輸入端，模數(shù)轉(zhuǎn)換器U2將模擬信號轉(zhuǎn)換為數(shù)字信號。
[0035 ] 如圖4所示，所述FPGA芯片UI的輸出端接MCU芯片U4的輸入端，M⑶芯片U4的輸出端接輸出接口電路JCU芯片U4接收FPGA的解碼數(shù)據(jù)并將其組合為ISO14443所約定的格式的命令-響應(yīng)對(將卡片發(fā)的數(shù)據(jù)約定為響應(yīng)，將讀卡器發(fā)的數(shù)據(jù)約定為命令)，經(jīng)MCU芯片U4的56腳和57腳送到計(jì)算機(jī)端展現(xiàn)給用戶。
[0036]如圖3所示，所述模數(shù)轉(zhuǎn)換器U2的Dl至D8引腳作為8位并行總線與FPGA芯片Ul的作為并行總線的60腳至53腳連接。
[0037]所述FPGA芯片Ul的引腳45、引腳46、引腳32、引腳3O和引腳3 I與型號為八丁915厶175256的]\0]芯片1]4的引腳SPCK、引腳SSP_FRAME、引腳SSP_CLK、引腳SSP_D0UT、引腳SSP_DIN0
[0038]如圖5所示，所述輸出接口電路包括USB接口和用于保護(hù)USB總線的型號為USBLC6-2的芯片U8，芯片U8可保護(hù)USB總線不被靜電損壞，所述MCU芯片U4的弓I腳DDM經(jīng)電阻接至芯片U8的I/02弓丨腳接至USB接口的引腳D+，所述M⑶芯片U4的弓丨腳DDP經(jīng)電阻接至芯片U8的I /01引腳接至USB接口的引腳D-。
[0039]信號源處理電路的作用是將獲取到的信號源轉(zhuǎn)換為方便FPGA處理的信號，以減少FPGA的計(jì)算機(jī)程序。
[0040]具體做法是:
首先用A轉(zhuǎn)B型USB連接線連接計(jì)算機(jī)與監(jiān)測器，將監(jiān)測器的天線置于需要監(jiān)測的讀卡器及CPU卡正上方，打開計(jì)算機(jī)端的解析程序，在打開的解析程序界面上點(diǎn)擊“連接”和“監(jiān)聽”。當(dāng)讀卡器與CPU卡片產(chǎn)生數(shù)據(jù)交互后，按下監(jiān)測器上的按鈕開始獲取通訊信號，此時(shí)，LC諧振電路I的諧振頻率為16.5MHz的監(jiān)測器的兼容性最強(qiáng)，基本能讀取到所有IC卡和讀卡器的通訊信號，LC并聯(lián)諧振電路產(chǎn)生的信號通過二極管檢波電路21將基于IS014443通訊協(xié)議的CPU卡和讀卡器之間通訊的包絡(luò)信號中的高頻信號(即基帶信號)濾除，留下低頻包絡(luò)線(即:用于通訊的編碼信號)，由于低頻包絡(luò)線中存在一定的直流分量，屬于無用信號，需要使用高通濾波器將其濾除，因?yàn)楦咄V波器的濾波電容的容抗作用，濾波后的信號幅度降低，為了恢復(fù)信號幅度，采用了 MCP6294集成運(yùn)放將信號進(jìn)行放大，信號源即處理完成，接著經(jīng)電子開關(guān)U14的ADC_IN送至模數(shù)轉(zhuǎn)換器U2進(jìn)行模數(shù)轉(zhuǎn)換，將數(shù)字信號從模數(shù)轉(zhuǎn)換器U2的3腳至10腳的8位并行總線送到FPGA芯片UD的并行總線接收，F(xiàn)PGA對ADC輸出信號進(jìn)行I SOl 4443解碼，經(jīng)FPGA輸出至MCU芯片U4的21腳至1腳，MCU芯片U4接收FPGA的解碼數(shù)據(jù)并將其組合為IS014443所約定的格式的命令-響應(yīng)對(將卡片發(fā)的數(shù)據(jù)約定為響應(yīng)，將讀卡器發(fā)的數(shù)據(jù)約定為命令)，經(jīng)M⑶芯片U4的56腳和57腳送到芯片U8的DM和DP，芯片U8的作用是保護(hù)USB總線不被靜電打壞，芯片U8再將信號送至USB接口CHl，進(jìn)而送到計(jì)算機(jī)端展現(xiàn)給用戶。
[0041 ] 模數(shù)轉(zhuǎn)換器的型號是TLC5540，采樣速率達(dá)40MSPS。
[0042]FPGA芯片是賽靈思XC2S系列。
[0043]型號為AT91SAM7S256 的 MCU 是 ATMEL 公司的 ARM7 核高速 MCU。
[0044]本實(shí)施例的監(jiān)測器的以上電路通過各元器件的選型以及組合，形成了穩(wěn)定性較好的監(jiān)測器，其在對通訊信號進(jìn)行監(jiān)測的過程中不容易出錯(cuò)，由于簡化了通訊信號再送入FPGA，在簡化FPGA的計(jì)算機(jī)程序的同時(shí)，也提高了 FPGA的處理速度，電路整體性能較優(yōu)。
[0045]最后應(yīng)當(dāng)說明的是，以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案，而非對本發(fā)明保護(hù)范圍的限制，盡管參照較佳實(shí)施例對本發(fā)明作了詳細(xì)地說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的實(shí)質(zhì)和范圍。
【主權(quán)項(xiàng)】
1.一種IC卡通訊信號的監(jiān)測器，包括依次連接的用于讀取IC卡和讀卡器的通訊信號的信號源獲取電路和解碼電路，其特征在于:還包括接于信號源獲取電路和解碼電路之間的信號源處理電路，所述信號處理電路包括依次連接的用于濾除基帶信號的檢波電路、用于濾除直流分量的高通濾波電路和信號放大電路。2.如權(quán)利要求1所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述檢波電路包括電容C50、檢波二極管D7、快速開關(guān)二極管D8、電容C52和電阻R56，所述電容C50接于信號源獲取電路的輸出端與檢波二極管D7之間，檢波二極管D7的輸出端接有快速導(dǎo)通二極管D8，電容C52和快速導(dǎo)通二極管并聯(lián)，電阻R56和快速導(dǎo)通二極管并聯(lián)。3.如權(quán)利要求2所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述高通濾波器包括電阻R35、電阻R55、電容C9和電容C49，所述電阻R35和電阻R55并聯(lián)后接于并聯(lián)的電容C9和C49的輸入端和所述檢波電路的輸出端之間，所述電容C9和C49并聯(lián)后的輸出端接所述信號放大電路。4.如權(quán)利要求3所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述信號放大電路包括電阻R54、電阻R57、電阻R52和型號為MCP6294的放大器U12，所述電阻R54接于放大器U12的正輸入端6和電源之間，所述放大器U12的正輸入端6和輸出端7之間接所述電阻R52，所述放大器U12的負(fù)輸入端經(jīng)所述電阻R57接電源。5.如權(quán)利要求1或4所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述信號放大電路經(jīng)開關(guān)電路接至模數(shù)轉(zhuǎn)換器U2。6.如權(quán)利要求5所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述開關(guān)電路為型號是⑶4066的芯片U14，所述信號放大電路的輸出端接至所述芯片U14的引腳A4，所述芯片U14的引腳B4接至所述模數(shù)轉(zhuǎn)換器U2的引腳ANALOG IN。7.如權(quán)利要求5或6所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述模數(shù)轉(zhuǎn)換器U2的輸出接FPGA芯片UI的輸入端，所述FPGA芯片UI的輸出端接M⑶芯片U4的輸入端，M⑶芯片U4的輸出端接輸出接口電路。8.如權(quán)利要求7所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述模數(shù)轉(zhuǎn)換器U2的Dl至D8引腳作為8位并行總線與FPGA芯片Ul的作為并行總線的8個(gè)I/O引腳連接。9.如權(quán)利要求8所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述FPGA芯片Ul的4個(gè)I/0引腳與型號為AT91SAM7S256的MCU芯片U4的弓丨腳SPCK、弓丨腳SSP_FRAME、弓丨腳SSP_CLK、引腳SSP_D0UT、引腳SSP_DIN。10.如權(quán)利要求7所述的一種IC卡通訊信號的監(jiān)測器，其特征在于:所述輸出接口電路包括USB接口和用于保護(hù)USB總線的型號為USBLC6-2的芯片U8，所述MCU芯片U4的弓丨腳DDM經(jīng)電阻接至芯片U8的1/02引腳接至USB接口的引腳D+，所述MCU芯片U4的引腳DDP經(jīng)電阻接至芯片U8的I /01引腳接至USB接口的引腳D-。
【文檔編號】G06K7/00GK105975885SQ201610381651
【公開日】2016年9月28日
【申請日】2016年6月1日
【發(fā)明人】蘇晨, 余燕雄, 陳平, 朱偉平
【申請人】廣東楚天龍智能卡有限公司