具有自適應(yīng)增益的數(shù)字可綜合低壓差調(diào)節(jié)器的制造方法
【專利摘要】描述了具有自適應(yīng)增益的電壓調(diào)節(jié)器，所述電壓調(diào)節(jié)器包括：能夠被數(shù)字總線控制的多個(gè)功率門晶體管，所述多個(gè)功率門晶體管能夠操作用于向負(fù)載提供第一功率供應(yīng)，并且能夠操作用于將第二功率供應(yīng)接收為輸入；模數(shù)轉(zhuǎn)換器(ADC)，所述模數(shù)轉(zhuǎn)換器用于接收所述第一功率供應(yīng)并且用于生成代表所述第一功率供應(yīng)的數(shù)字輸出；以及控制器，所述控制器用于接收代表所述第一功率供應(yīng)的所述數(shù)字輸出，并且用于生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。
【專利說(shuō)明】
具有自適應(yīng)増益的數(shù)字可綜合低壓差調(diào)節(jié)器
【背景技術(shù)】
[0001]現(xiàn)有的低壓差(LDO)調(diào)節(jié)器架構(gòu)使用模擬電壓來(lái)控制對(duì)LDO調(diào)節(jié)器的門驅(qū)動(dòng)。生成模擬電壓可能需要對(duì)生成模擬電路的電路的小心設(shè)計(jì)。通常，這樣的電路不隨著工藝技術(shù)很好地縮放。為了調(diào)節(jié)LDO的電壓輸出，在輸入功率供應(yīng)電壓和LDO調(diào)節(jié)器的輸出電壓之間可能需要(例如，約50mV至120mV的)頂部空間。關(guān)于模擬LDO調(diào)節(jié)器方案，存在許多挑戰(zhàn)。
[0002]例如，模擬LDO調(diào)節(jié)器的反饋環(huán)路的穩(wěn)定性可能極度依賴于封裝寄生和輸出極點(diǎn)。作為結(jié)果，為了獲取反饋環(huán)路的穩(wěn)定性，可以在帶寬上做出償付。模擬LDO調(diào)節(jié)器還可以為L(zhǎng)DO調(diào)節(jié)器正常操作而在其輸出節(jié)點(diǎn)展現(xiàn)最小壓差(例如，50mV至120mV)。當(dāng)輸入功率供應(yīng)越來(lái)越低時(shí)，這樣的最小壓差成為挑戰(zhàn)。模擬LDO調(diào)節(jié)器還可以由于影響DC設(shè)定點(diǎn)精確度的增益限制而展現(xiàn)有限的直流(DC)偏移誤差。在模擬設(shè)計(jì)中，特別是在使用雙環(huán)路架構(gòu)的模擬設(shè)計(jì)中，還存在多個(gè)集成和設(shè)計(jì)挑戰(zhàn)。
[0003]功率FET(場(chǎng)效應(yīng)晶體管)陣列可以用作LDO調(diào)節(jié)器以向輸出節(jié)點(diǎn)提供功率，使得陣列連接為并聯(lián)組。該FET陣列的傳遞函數(shù)為非線性的。圖1A圖示了示出并聯(lián)組的FET陣列的非線性傳遞函數(shù)的繪圖100。這里，X軸為編碼。編碼越高，并聯(lián)組中就有越多的晶體管導(dǎo)通。y軸為并聯(lián)組的晶體管的電阻。隨著越多的晶體管導(dǎo)通(即，編碼數(shù)增大)，并聯(lián)組的電阻非線性地下降。因?yàn)閭鬟f函數(shù)具有非線性增益，對(duì)于編碼‘N’的值為高的LDO電壓調(diào)節(jié)器(VR)的操作點(diǎn)，系統(tǒng)的增益為低，并且當(dāng)編碼‘N’為低時(shí)，系統(tǒng)的增益為高。這使得瞬態(tài)響應(yīng)在‘N’為低時(shí)急劇并且在‘N’為高時(shí)遲緩。當(dāng)LDO VR的輸出例如由于負(fù)載需求的突然變化而經(jīng)歷電壓下垂時(shí)，LDO VR的這樣的非線性響應(yīng)成為挑戰(zhàn)。
【附圖說(shuō)明】
[0004]根據(jù)以下給出的【具體實(shí)施方式】并且根據(jù)本公開(kāi)內(nèi)容的各實(shí)施例的附圖，將更充分地理解本公開(kāi)內(nèi)容的實(shí)施例，然而，這不應(yīng)被視為將本公開(kāi)內(nèi)容限制為特定實(shí)施例，而是僅為了說(shuō)明和理解。
[0005]圖1A圖示了示出并聯(lián)組的FET的非線性傳遞函數(shù)的繪圖。
[0006]圖1B圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有一個(gè)或多個(gè)數(shù)字低壓差(DLDO)電壓調(diào)節(jié)器(VR)的功率架構(gòu)。
[0007]圖2圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的DLDOVR。
[0008]圖3圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的用于實(shí)施DLDOVR的控制器的數(shù)學(xué)模型。
[0009]圖4圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的示出控制器的技術(shù)效果的繪圖。
[0010]圖5圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有DLDOVR的智能設(shè)備或計(jì)算機(jī)系統(tǒng)或SoC(片上系統(tǒng))。
【具體實(shí)施方式】
[0011]實(shí)施例描述了一種裝置，例如，數(shù)字低壓差(DLDO)VR(電壓調(diào)節(jié)器)，其包括:能夠被數(shù)字總線控制的多個(gè)功率門晶體管，所述多個(gè)功率門晶體管能夠操作用于向處理內(nèi)核提供第一功率供應(yīng)，并且用于將第二功率供應(yīng)接收為輸入;模數(shù)轉(zhuǎn)換器(ADC)，其用于接收所述第一功率供應(yīng)并且用于生成代表所述第一功率供應(yīng)的數(shù)字輸出；以及控制器，其用于接收代表所述第一功率供應(yīng)的所述數(shù)字輸出并且用于生成所述數(shù)字總線以控制所述多個(gè)功率門晶體管。
[0012]DLDO VR具有幾個(gè)技術(shù)效果。一些非限制性技術(shù)效果包括跨過(guò)DLDO VR的操作區(qū)的均勻增益以使對(duì)于所有操作點(diǎn)迅速響應(yīng)。在一個(gè)實(shí)施例中，通過(guò)向?yàn)V波器傳遞函數(shù)添加作為操作點(diǎn)的函數(shù)的額外增益因子來(lái)實(shí)現(xiàn)跨過(guò)操作區(qū)的均勻增益。
[0013]其它示例性技術(shù)效果包括對(duì)DLDOVR的控制器中的DC(直流)電流路徑的近似消除，因?yàn)樗诖龣C(jī)模式下為具有低靜態(tài)電流的綜合邏輯。在一個(gè)實(shí)施例中，DLDO VR控制器的系數(shù)為可重復(fù)編程的，這允許DLDO VR中的環(huán)路甚至在SoC(片上系統(tǒng))被制造后被后調(diào)諧。在一個(gè)實(shí)施例中，DLDO VR的控制器補(bǔ)償DLDO VR的輸出節(jié)點(diǎn)上的極點(diǎn)，并且因此在DLDOVR環(huán)路中有近乎零的DC增益誤差。實(shí)施例的DLDO VR允許使用數(shù)字控制來(lái)軟啟動(dòng)功率門。DLDO VR的架構(gòu)允許設(shè)計(jì)者控制具有類似權(quán)重的功率門的分布以確保對(duì)負(fù)載的所有區(qū)段遞送均勻的功率(由DLDO VR驅(qū)動(dòng))。
[0014]DLDO VR的實(shí)施例允許采用像不對(duì)稱/非線性增益函數(shù)一樣的非線性控制特征來(lái)改善DLDO VR的下垂響應(yīng)。DLDO VR的實(shí)施例允許輸入電壓被數(shù)字VID(電壓標(biāo)識(shí))編碼定義，其較易于(與模擬電路相比)在數(shù)字領(lǐng)域中實(shí)施。DLDO VR的實(shí)施例允許集成更簡(jiǎn)單的面向測(cè)試設(shè)計(jì)(DFT)電路，因?yàn)镈LDO VR的更多電路為數(shù)字的(與常規(guī)LDO相比)。此類DFT可以允許高產(chǎn)量制造(HVM)測(cè)試。
[0015]在以下描述中，將討論很多細(xì)節(jié)，以提供對(duì)本公開(kāi)內(nèi)容的實(shí)施例的更詳盡的解釋。但是，對(duì)于本領(lǐng)域的技術(shù)人員將顯而易見(jiàn)的是，可以在不需要這些具體細(xì)節(jié)的情況下來(lái)實(shí)踐本公開(kāi)內(nèi)容的實(shí)施例。在其它情況下，通過(guò)塊圖的形式而非以細(xì)節(jié)示出了公知的結(jié)構(gòu)和設(shè)備，以避免模糊本公開(kāi)內(nèi)容的實(shí)施例。
[0016]注意，在所述實(shí)施例的對(duì)應(yīng)附圖中，采用線表示信號(hào)。某些線可以較粗，以指示較多的構(gòu)成信號(hào)路徑，和/或在一個(gè)或多個(gè)末端具有箭頭，以指示主信息流方向。這樣的指示并非旨在限制性的。相反，結(jié)合一個(gè)或多個(gè)示例性實(shí)施例線用于促進(jìn)對(duì)電路或邏輯單元的更容易的理解。任何被表示的如通過(guò)設(shè)計(jì)需要或偏好所指定的信號(hào)都可以實(shí)際上包括一個(gè)或多個(gè)可以沿任一方向傳播并且可以采用任何適合類型的信號(hào)方案來(lái)實(shí)施的信號(hào)。
[0017]在說(shuō)明書(shū)中通篇采用的以及在權(quán)利要求中采用的術(shù)語(yǔ)“連接”指代被連接的東西之間的直接電氣連接，而沒(méi)有任何中間設(shè)備。術(shù)語(yǔ)“耦合”要么指代所連接的東西之間的直接電連接，要么指代通過(guò)一個(gè)或多個(gè)無(wú)源或有源中間設(shè)備的間接連接。術(shù)語(yǔ)“電路”指代一個(gè)或多個(gè)被布置為彼此協(xié)作以提供期望功能的無(wú)源和/或有源部件。術(shù)語(yǔ)“信號(hào)”指代至少一個(gè)電流信號(hào)、電壓信號(hào)或數(shù)據(jù)/時(shí)鐘信號(hào)。單數(shù)冠詞的含義包括復(fù)數(shù)參考。“中”的含義包括“中”和“上”。
[0018]術(shù)語(yǔ)“縮放”通常是指使設(shè)計(jì)(原理圖和布局)從一種工藝技術(shù)轉(zhuǎn)換到另一種工藝技術(shù)。術(shù)語(yǔ)“縮放”通常是指在相同的技術(shù)節(jié)點(diǎn)內(nèi)縮小布局和設(shè)備。術(shù)語(yǔ)“縮放”還可以指相對(duì)于另一參數(shù)調(diào)整(例如，放慢)信號(hào)頻率。術(shù)語(yǔ)“大體上”、“接近”、“大約”、“近乎”以及“約”通常是指處于目標(biāo)值的+/-20%內(nèi)。
[0019]除非另行指出，否則采用“第一”、“第二”、“第三”等順序形容詞來(lái)描述共同對(duì)象，只是表明正在參考同類對(duì)象的不同實(shí)例，而不是旨在暗示如此描述的對(duì)象必須時(shí)間地、空間地、排列地或者任何其它方式處于給定順序。
[0020]為了實(shí)施例的目的，晶體管是金屬氧化物半導(dǎo)體(MOS)晶體管，其包括漏極、源極、柵極和體(bulk)端子。晶體管還包括三柵極和FinFet晶體管、柵極全環(huán)繞圓柱形晶體管或者其它實(shí)現(xiàn)晶體管的功能的器件，例如，碳納米管或電子自旋器件。源極和漏極端子可以是等同的端子，并且在本文中可互換使用。本領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到在不背離本公開(kāi)內(nèi)容的范圍的情況下可以采用其它晶體管，例如，雙極結(jié)型晶體管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。術(shù)語(yǔ)“MN”是指η型晶體管(例如，匪OS、NPN BJT等)，并且術(shù)語(yǔ)“ΜΡ”是指ρ型晶體管(例如，PMOS、PNP 811等)。
[0021]術(shù)語(yǔ)“功率狀態(tài)”或“功率模式”通常指代處理器或SoC(片上系統(tǒng))的性能水平?？梢杂?011年11月23日出版的高級(jí)配置與電源接口(ACPI)規(guī)范5.0版來(lái)定義功率狀態(tài)。然而，實(shí)施例不限于ACPI功率狀態(tài)。還可以使用其它標(biāo)準(zhǔn)和非標(biāo)準(zhǔn)定義的功率狀態(tài)。
[0022]圖1B圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有一個(gè)或多個(gè)DLDOVR的功率架構(gòu)120。在一個(gè)實(shí)施例中，功率架構(gòu)120包括處理器121、功率模塊集成電路(PMIC)122以及操作系統(tǒng)123。
[0023]在一個(gè)實(shí)施例中，處理器121包括一個(gè)或多個(gè)處理內(nèi)核125PN，其中，‘N’為大于一的整數(shù)。在一個(gè)實(shí)施例中，控制單元124(例如，功率控制單元(PCU))能夠操作用于(例如，經(jīng)由操作系統(tǒng)123)生成至少兩個(gè)VID(電壓標(biāo)識(shí))編碼以向處理器121的各個(gè)部件提供功率供應(yīng)。
[0024]在一個(gè)實(shí)施例中，PCU 124向PMIC 122發(fā)出VID 127(也稱外部VID或第一VID)。在一個(gè)實(shí)施例中，PMIC 122為管芯外VR，S卩，不與處理器121集成在相同管芯上。在一個(gè)實(shí)施例中，PMIC 122放置在與處理器121的封裝相同的封裝中。在一個(gè)實(shí)施例中，PMIC 122完全集成在處理器121中(S卩，PMIC 122與處理器121集成在相同管芯上)。
[0025]在一個(gè)實(shí)施例中，VID 127為7位的VID編碼。在其它實(shí)施例中，可以使用更少或更多位的編碼來(lái)表示VID。在一個(gè)實(shí)施例中，VID 127為用于請(qǐng)求PMIC 122提供與VID 127對(duì)應(yīng)的功率供應(yīng)的請(qǐng)求編碼。在一個(gè)實(shí)施例中，PMIC 122接收外部功率供應(yīng)126(例如，從電源插座、計(jì)算機(jī)電池等)并且生成與VID 127對(duì)應(yīng)的受調(diào)節(jié)的第一功率供應(yīng)128。例如，VID 127向PMIC 122指示需要1.15V來(lái)對(duì)處理器121上電。PMIC 122然后生成受調(diào)節(jié)的1.15V功率供應(yīng)作為第一功率供應(yīng)128。在一個(gè)實(shí)施例中，一些或所有的處理內(nèi)核125PN接收第一功率供應(yīng)128。
[0026]在一個(gè)實(shí)施例中，P⑶124向一些或所有處理器內(nèi)核125!—N發(fā)出第二 VID 129(也稱內(nèi)部VID)。在一個(gè)實(shí)施例中，每個(gè)處理器內(nèi)核接收獨(dú)立的VID(為簡(jiǎn)單起見(jiàn)示為單總線129)。在這樣的實(shí)施例中，每個(gè)獨(dú)立的VID129為獨(dú)立的處理器內(nèi)核提供功率供應(yīng)設(shè)定。在一個(gè)實(shí)施例中，每個(gè)處理內(nèi)核包括DLDO VR，例如，13(h—N，其中，‘N’為整數(shù)。參考圖2來(lái)描述DLDOVR0
[0027]再參考圖1B，在一個(gè)實(shí)施例中，每個(gè)DLDOVR將第一功率供應(yīng)128接收為輸入功率供應(yīng)，并且還接收它的VID 129，VID 129用于指令DLDO VR來(lái)為該內(nèi)核生成特定水平的輸出功率供應(yīng)。例如，DLDO VR 13(h接收VID 129，并且使用1.15V第一功率供應(yīng)128來(lái)為內(nèi)核I125!生成0.9V經(jīng)調(diào)節(jié)的功率供應(yīng)。在另一示例中，DLDO VR 1302接收它對(duì)應(yīng)的VID 129，并且使用1.15V第一功率供應(yīng)128作為輸入來(lái)為內(nèi)核2 1252生成0.9V經(jīng)調(diào)節(jié)的功率供應(yīng)。使用以上示例，在一個(gè)實(shí)施例中，甚至在第一功率供應(yīng)128被外部VID 127降低到1.0V時(shí)，DLDO VR13(h可以從先前的1.15V無(wú)縫地(S卩，對(duì)其負(fù)載無(wú)縫)提供0.9V的經(jīng)調(diào)節(jié)的功率供應(yīng)。
[0028]在一個(gè)實(shí)施例中，獨(dú)立的處理器內(nèi)核125PN經(jīng)由集成的VR(例如，DLDO VR 1301-n)耦合到第一功率供應(yīng)128，并且這些集成的VR的輸出電壓被內(nèi)部VID 129定義。在一個(gè)實(shí)施例中，內(nèi)部VID 129也像外部VID 127—樣為7位的編碼。在其它實(shí)施例中，內(nèi)部VID 129和外部VID 127具有不同的位數(shù)。
[0029]在一個(gè)實(shí)施例中，由想要在最高性能(例如，高功率和高頻率——渦輪模式)下操作的(處理器內(nèi)核125^中的)處理器內(nèi)核所需要的電壓來(lái)定義外部VID 127設(shè)定。在一個(gè)實(shí)施例中，該處理器內(nèi)核的DLDO VR操作在旁路模式下，并且接受外部VID 129以使DLDO VR的控制器來(lái)導(dǎo)通DLDO VR的所有功率門。在這樣的實(shí)施例中，對(duì)于具有較低性能要求的所有其它處理內(nèi)核，為這些處理內(nèi)核設(shè)定內(nèi)部VID 129，使得對(duì)應(yīng)的DLDO VR(或集成的VR)具有較低的輸出電壓來(lái)與所需性能的要求匹配。
[0030]在一個(gè)實(shí)施例中，因?yàn)樵谧罡咝阅芟虏僮鞯奶幚韮?nèi)核將使它的集成的VR(S卩，DLDOVR)操作在旁路模式(即，所有或大多數(shù)功率門導(dǎo)通)，所以沒(méi)有(或有近乎零的)由于兩個(gè)或更多個(gè)VR的級(jí)聯(lián)效應(yīng)的功率損失。在這樣的實(shí)施例中，對(duì)于在較低性能模式下操作的所有其它處理內(nèi)核，因?yàn)橛糜趯?duì)應(yīng)的VR(S卩，在較低性能模式下操作的那些處理器的DLDO VR)的輸入供電電壓降低而節(jié)省功率。在一個(gè)實(shí)施例中，當(dāng)所有的處理內(nèi)核125η操作在相同性能模式下時(shí)，那么所有的集成VR在旁路模式并且處理內(nèi)核125^的電壓由外部VID 127來(lái)設(shè)定。在一個(gè)實(shí)施例中，不同的處理內(nèi)核可以無(wú)縫地過(guò)渡到不同的功率狀態(tài)并且內(nèi)部和外部VID(129和127)可以根據(jù)各種方案的需要而變化。
[0031]在一個(gè)實(shí)施例中，每個(gè)DLDO VR包括控制器以提供跨過(guò)DLDO VR的操作區(qū)的均勻增益，以使得對(duì)所有操作點(diǎn)迅速響應(yīng)。在一個(gè)實(shí)施例中，通過(guò)向?yàn)V波器傳遞函數(shù)添加作為操作點(diǎn)的函數(shù)的額外增益因子來(lái)實(shí)現(xiàn)跨過(guò)操作區(qū)的均勻增益。
[0032]圖2圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的DLDO VR 200(例如，DLDO VR 13(h)。要指出的是，圖2的那些與任何其它圖的元件具有相同附圖標(biāo)記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。
[0033]在一個(gè)實(shí)施例中，DLDO VR 200包括邏輯201以及功率門202以向負(fù)載203提供門控功率供應(yīng)213。在一個(gè)實(shí)施例中，邏輯201包括控制單元204、模數(shù)轉(zhuǎn)換器(ADC)205以及數(shù)模轉(zhuǎn)換器(DAC)206。在一個(gè)實(shí)施例中，控制單元204包括控制器204a和解碼器204b。在一個(gè)實(shí)施例中，控制器204a接收ADC 205的輸出210以生成代表功率門202的強(qiáng)度的信號(hào)211。
[0034]在一個(gè)實(shí)施例中，控制器204a產(chǎn)生跨過(guò)DLDO VR 200的操作區(qū)的均勻增益以使得對(duì)所有操作點(diǎn)迅速響應(yīng)。在一個(gè)實(shí)施例中，通過(guò)向?yàn)V波器傳遞函數(shù)添加作為操作點(diǎn)的函數(shù)的額外增益因子來(lái)實(shí)現(xiàn)跨過(guò)操作區(qū)的均勻增益。
[0035]在一個(gè)實(shí)施例中，解碼器204b接收信號(hào)211并且將其解碼為數(shù)字編碼212以導(dǎo)通/截止功率門202。在一個(gè)實(shí)施例中，解碼器204b生成二進(jìn)制編碼的數(shù)字編碼212。在一個(gè)實(shí)施例中，解碼器204b生成溫度計(jì)編碼的數(shù)字編碼212。在另一實(shí)施例中，解碼器204b采用其它形式的編碼方案來(lái)生成數(shù)字編碼212。
[0036]在一個(gè)實(shí)施例中，解碼器204b接收來(lái)自PCU124的旁路信號(hào)以指令DLDO VR 200來(lái)在旁路模式下操作。在一個(gè)實(shí)施例中，解碼器204b生成數(shù)字編碼212以使所有的(或大體上所有的)功率門在旁路信號(hào)指示旁路模式時(shí)導(dǎo)通。在這樣的實(shí)施例中，ADC 205和控制器204a的輸出被旁路。在一個(gè)實(shí)施例中，當(dāng)202的所有的(或大體上所有的)功率門導(dǎo)通時(shí)，門控功率供應(yīng)213與非門控功率供應(yīng)128(與第一功率供應(yīng)128相同)大體上相同(在電壓水平和電路驅(qū)動(dòng)方面)。在一個(gè)實(shí)施例中，當(dāng)旁路信號(hào)指示DLDO VR 200應(yīng)該操作在正常模式(即，LDO模式)下時(shí)，解碼器204b對(duì)來(lái)自控制器204a的信號(hào)211進(jìn)行解碼。在這樣的實(shí)施例中，ADC 205不被旁路并且從208到212的反饋環(huán)路為功能的。
[0037]在一個(gè)實(shí)施例中，解碼器204b接收pgt_en信號(hào)(功率門使能)以使能或禁用功率門202。例如，當(dāng)處理器模塊操作在較低或最低功率狀態(tài)時(shí)，功率門202截止使得門控功率供應(yīng)213為浮置的。在該示例中，pgt_en信號(hào)指令解碼器204b來(lái)生成數(shù)字編碼212，數(shù)字編碼212截止功率門202中的所有功率門。在一個(gè)實(shí)施例中，當(dāng)pgt_en信號(hào)被使能時(shí)，解碼器204b操作在正常(即，LDO模式)或旁路模式。
[0038]在一個(gè)實(shí)施例中，控制器204a接收門控功率供應(yīng)213的數(shù)字表示并且確定是升高還是降低門控功率供應(yīng)213。在一個(gè)實(shí)施例中，在LDO模式期間，控制單元204使功率門202的器件導(dǎo)通或截止以調(diào)制功率門202的有效電阻來(lái)實(shí)現(xiàn)用于(負(fù)載203的)給定負(fù)載電流的門控功率供應(yīng)213。在這樣的實(shí)施例中，功率門202向具有寬操作范圍的線性電壓調(diào)節(jié)器一樣操作。在一個(gè)實(shí)施例中，控制器204a補(bǔ)償DLDO VR 200中的任何主極點(diǎn)。
[0039]在一個(gè)實(shí)施例中，控制器203a提供跨過(guò)DLDO VR 200的操作區(qū)的均勻增益以使得對(duì)所有操作點(diǎn)迅速響應(yīng)。在一個(gè)實(shí)施例中，通過(guò)向?yàn)V波器傳遞函數(shù)添加作為操作點(diǎn)的函數(shù)的額外增益因子來(lái)實(shí)現(xiàn)跨過(guò)操作區(qū)的均勻增益。
[0040]在一個(gè)實(shí)施例中，功率門202包括ρ型器件(MP1-MPN，其中，‘N’為大于一的整數(shù))，該器件的源極和漏極端子耦合在非門控功率供應(yīng)128和門控功率供應(yīng)213之間。在這樣的實(shí)施例中，P型器件的柵極端子被數(shù)字編碼212驅(qū)動(dòng)。在一個(gè)實(shí)施例中，功率門202包括η型器件(未示出)，該器件的源極和漏極端子耦合在非門控功率供應(yīng)128和門控功率供應(yīng)213之間。在這樣的實(shí)施例中，11型器件的柵極端子被數(shù)字編碼212的反相驅(qū)動(dòng)。在一個(gè)實(shí)施例中，功率門20 2包括耦合在非門控功率供應(yīng)128和門控功率供應(yīng)213之間的η型和ρ型器件的組合。在這樣的實(shí)施例中，P型器件的柵極端子被數(shù)字編碼212驅(qū)動(dòng)，而η型器件的柵極端子被數(shù)字編碼212的反相驅(qū)動(dòng)。
[0041]在一個(gè)實(shí)施例中，電阻器串聯(lián)耦合到η型和/或ρ型器件，其中，(多個(gè))電阻器的一端耦合到η型和/或ρ型器件的源極/漏極端子，而(多個(gè))電阻器的另一端耦合到門控功率供應(yīng)213。在其它實(shí)施例中，晶體管與有源/無(wú)源器件的組合可以用于實(shí)施功率門202，功率門202可以被數(shù)字編碼212(和/或數(shù)字編碼212的反相)控制。在一個(gè)實(shí)施例中，功率門202的器件操作在三極管區(qū)(或線性區(qū))，并且通過(guò)開(kāi)啟或截止功率門202的器件來(lái)(通過(guò)控制單元204)調(diào)制門控功率供應(yīng)213。
[0042]在一個(gè)實(shí)施例中，DLDOVR 200為兩極點(diǎn)系統(tǒng)。第一極點(diǎn)為與門控功率供應(yīng)213相關(guān)聯(lián)的極點(diǎn)，其由負(fù)載203的阻抗和功率門202的輸出阻抗定義。第二極點(diǎn)為由控制器204在原點(diǎn)處引入以將穩(wěn)定態(tài)誤差降為零的集成極點(diǎn)。在一個(gè)實(shí)施例中，控制單元204補(bǔ)償與門控功率供應(yīng)213相關(guān)聯(lián)的極點(diǎn)，其由負(fù)載203的阻抗和功率門202的輸出阻抗(從負(fù)載203所看)定義。在這樣的實(shí)施例中，通過(guò)引入零來(lái)補(bǔ)償與門控功率供應(yīng)213相關(guān)聯(lián)的極點(diǎn)，而不降低環(huán)路增益和帶寬。由控制單元204執(zhí)行的超前補(bǔ)償增強(qiáng)了DLDO VR 200的帶寬和增益。參考圖3描述了執(zhí)行超前補(bǔ)償?shù)目刂破?04a的數(shù)學(xué)模型。
[0043]再參考圖2，在一個(gè)實(shí)施例中，ADC 205為閃式ADC。在一個(gè)實(shí)施例中，ADC 205為窗口閃式ADC。在一個(gè)實(shí)施例中，ADC 205為Σ-AADC。在另一實(shí)施例中，ADC 205為全閃式ADC。在一個(gè)實(shí)施例中，ADC 205包括多個(gè)比較器207-1至207-N，其中，‘N’為大于一的整數(shù)。在該示例中，N = 6并且因此ADC為具有六個(gè)比較器207-1至207-N的6位ADC。在一個(gè)實(shí)施例中，比較器207-1為微分比較器，其接收來(lái)自DAC 206的輸入并且接收來(lái)自門控功率供應(yīng)213的另一輸入。比較器207-1的輸出為指示門控功率供應(yīng)213高于還是低于來(lái)自DAC 206的輸入的數(shù)字信號(hào)，該輸入為參考電壓總線206的參考電壓之一。
[0044]在一個(gè)實(shí)施例中，DAC206接收內(nèi)部VID 129并且將其轉(zhuǎn)換到參考信號(hào)209的總線，參考信號(hào)為內(nèi)部VID 129的模擬表示。在一個(gè)實(shí)施例中，DAC 206生成參考信號(hào)209的總線，每個(gè)參考信號(hào)209被電壓(例如，12mV)分隔。在其它實(shí)施例中，可以為參考信號(hào)209使用其它水平的粒度。在一個(gè)實(shí)施例中，用串聯(lián)耦合在一起的電阻器串來(lái)實(shí)施DAC 206ο在一個(gè)實(shí)施例中，DAC 206為電流操縱的DAC。在另一實(shí)施例中，DAC 206為R/2R DAC，其可替代二進(jìn)制權(quán)重的輸入DAC。
[0045]在一個(gè)實(shí)施例中，比較器207-6接收來(lái)自參考信號(hào)209的總線的第一參考電壓。在一個(gè)實(shí)施例中，比較器207-6接收來(lái)自參考信號(hào)209的總線的第二參考電壓，第二參考電壓比第一參考電壓多‘X’mV，其中，‘X’為數(shù)。在一個(gè)實(shí)施例中，比較器207-1接收來(lái)自參考信號(hào)209的總線的第六參考電壓，第六參考電壓比第一參考電壓多‘X’mV的6倍。在其它實(shí)施例中，可以顛倒參考信號(hào)209到ADC 205的比較器的分配順序。
[0046]在一個(gè)實(shí)施例中，ADC205的輸出212指示門控功率供應(yīng)213的數(shù)字表示。在一個(gè)實(shí)施例中，輸出212為溫度計(jì)編碼的并且被溫度計(jì)轉(zhuǎn)換為到二進(jìn)制轉(zhuǎn)換器(未示出)的二進(jìn)制編碼，并且二進(jìn)制編碼被提供到控制單元204。在其它實(shí)施例中，ADC 205的輸出212直接被控制單元204接收，而無(wú)需從溫度計(jì)編碼轉(zhuǎn)換為二進(jìn)制編碼。
[0047]在一個(gè)實(shí)施例中，可以使用RTL(寄存器硬件語(yǔ)言)來(lái)綜合控制單元204，因?yàn)榭刂茊卧?04的部件為數(shù)字的。在DLDO VR 200中使用數(shù)字控制單元204有幾個(gè)技術(shù)效果。DLDOVR 200的并且特別而言控制單元204的一些非限制性的技術(shù)效果通常包括對(duì)DLDO VR 200的控制單元204中的DC電流的近似消除，因?yàn)樗窃诖龣C(jī)模式下具有低靜態(tài)電流的綜合邏輯。
[0048]在一個(gè)實(shí)施例中，控制器204a的系數(shù)為可重復(fù)編程的，這允許DLDOVR 200的環(huán)路甚至在SoC被制造后被后調(diào)諧。在一個(gè)實(shí)施例中，控制器204a補(bǔ)償DLDO VR 200的輸出節(jié)點(diǎn)上的極點(diǎn)，并且因此在DLDO VR環(huán)路中有近乎零的DC增益誤差。在一個(gè)實(shí)施例中，DLDO VR200允許使用數(shù)字編碼212來(lái)軟啟動(dòng)功率門202 JLDO VR 200允許設(shè)計(jì)者控制具有類似權(quán)重的功率門器件(例如，MP1-MPN)的分布以確保對(duì)負(fù)載203的所有區(qū)段遞送均勻的功率。這將確保，例如，負(fù)載線不產(chǎn)生非均勻電壓降，負(fù)載的區(qū)段基于電壓降來(lái)汲取電流。
[0049]在一個(gè)實(shí)施例中，DLDOVR 200允許采用像不對(duì)稱/非線性增益函數(shù)一樣的非線性控制特征來(lái)改善VR的下垂響應(yīng)。例如，當(dāng)?shù)紸DC 205的誤差電壓足夠高而超過(guò)窗口ADC的范圍時(shí)，假設(shè)誤差足夠高(即，在界限外)而使DLDO VR 200離開(kāi)線性增益控制。在該條件下，202中的大(可編程的)數(shù)量的FET在一個(gè)時(shí)鐘周期內(nèi)立即導(dǎo)通以向負(fù)載203提供額外的電荷。根據(jù)一個(gè)實(shí)施例，這樣的非線性控制特征用于補(bǔ)償供電電壓208的下垂。
[0050]在一個(gè)實(shí)施例中，DLDO VR 200允許輸入電壓(例如，參考信號(hào)209)被數(shù)字內(nèi)部VID編碼129定義，其較易于(與模擬電路相比)在數(shù)字領(lǐng)域中實(shí)施。在一個(gè)實(shí)施例中，DLDO VR200允許集成更簡(jiǎn)單的面向測(cè)試設(shè)計(jì)(DFT)電路，因?yàn)镈LDO VR 200的更多電路為數(shù)字的(與常規(guī)LDO相比)。此類DFT可以允許高產(chǎn)量制造(HVM)測(cè)試。
[0051 ] 使用DLDO VR 200的一個(gè)動(dòng)機(jī)為處理器或SoC的處理器內(nèi)核(或模塊)可以以小的步長(zhǎng)(例如，12mV)從旁路平滑過(guò)渡到調(diào)制模式(S卩，LDO模式)。這允許基于處理器或SoC性能隨著功率狀態(tài)的動(dòng)態(tài)變化來(lái)對(duì)門控功率供應(yīng)213進(jìn)行調(diào)制。在一個(gè)實(shí)施例中，DLDO VR 200還允許將門控功率供應(yīng)213精調(diào)諧到處于相同性能水平(例如，渦輪模式202、HFM 203等)的每個(gè)處理器內(nèi)核(或模塊)。
[0052]由于過(guò)程變化，甚至對(duì)于在相同性能水平下的作用，不同處理器內(nèi)核(例如，125PN)可能需要不同的電壓。例如，較慢的處理器內(nèi)核可能需要較高的供電電壓以得出相同的性能，并且較快的處理器內(nèi)核可能需要較低的供電電壓以得出與較慢的處理器相同的性能。在一個(gè)實(shí)施例中，內(nèi)部VID129提供以下能力:將到每個(gè)處理器內(nèi)核的供電電壓調(diào)諧預(yù)定(或可編程)量而無(wú)需輸入輸出邏輯的電壓水平變換器。在一個(gè)實(shí)施例中，預(yù)定(或可編程)量為+/_50mV。在其它實(shí)施例中，其它電壓水平可以用作預(yù)定(或可編程)量。該能力(經(jīng)由內(nèi)部VID 129)向系統(tǒng)給出了額外的功率節(jié)省，因?yàn)楠?dú)立的處理器內(nèi)核可以被調(diào)諧至合適的電壓。
[0053]圖3圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的用于實(shí)施DLDOVR 200的控制器(例如，204a)的邏輯模型300。要指出的是，圖3的那些與任何其它圖的元件具有相同附圖標(biāo)記(或名稱)的元件，可以與所描述的方式類似的任何方式操作或作用，但是不限于此。
[0054]在一個(gè)實(shí)施例中，邏輯模塊300包括第一延時(shí)級(jí)301(Z—O，其接收來(lái)自ADC205的輸入212。在一個(gè)實(shí)施例中，延時(shí)級(jí)301的輸出被第二延時(shí)級(jí)302(Z—O接收。在一個(gè)實(shí)施例中，輸入212和來(lái)自延時(shí)級(jí)301和302的其延時(shí)版分別被增益級(jí)303(增益1)、304(增益2)和305(增益3)放大，其中，‘K’指示增益量。在一個(gè)實(shí)施例中，增益級(jí)303、304和305的輸出被求和單元306求和。
[0055]在一個(gè)實(shí)施例中，求和單元306的輸出被乘法器312接收。在一個(gè)實(shí)施例中，求和單元306的輸出為由符號(hào)檢測(cè)器313接收的“總和輸出”。在一個(gè)實(shí)施例中，符號(hào)檢測(cè)器313被實(shí)施為邏輯，該邏輯確定來(lái)自先前級(jí)的二進(jìn)制編碼為正還是負(fù)。在一個(gè)實(shí)施例中，符號(hào)檢測(cè)器313確定總和輸出的符號(hào)。在一個(gè)實(shí)施例中，總和輸出的正號(hào)指示遞減環(huán)路增益的方向，而總和輸出的負(fù)號(hào)指示遞增環(huán)路增益的方向。在一個(gè)實(shí)施例中，根據(jù)符號(hào)的方向，由多路選擇器315選擇因子。在一個(gè)實(shí)施例中，多路選擇器315將該因子(S卩，多路選擇器315的輸出)與來(lái)自求和單元306的總和輸出相乘。在一個(gè)實(shí)施例中，多路選擇器315的輸出被提供到邏輯單元307(這里也稱作積分器)。
[0056]在一個(gè)實(shí)施例中，邏輯單元307將輸出與輸出的先前值相加，并且將(來(lái)自增益單元310和311的)兩個(gè)信號(hào)相減。在一個(gè)實(shí)施例中，控制器204a的輸出211 (也稱作集成輸出)被第三延時(shí)級(jí)308(Z—O延時(shí)。在一個(gè)實(shí)施例中，第三延時(shí)級(jí)308的輸出還被第四延時(shí)級(jí)309(Z—1)延時(shí)。在一個(gè)實(shí)施例中，第三和第四延時(shí)級(jí)(分別為308和309)的輸出分別被增益單元310(增益4)和311(增益5)放大。在一個(gè)實(shí)施例中，增益單元310和311的輸出被邏輯單元307接收。在一個(gè)實(shí)施例中，邏輯單元307從求和單元306的輸出中減去增益單元310和311的輸出以生成輸出211。在一個(gè)實(shí)施例中，輸出211被解碼器204b解碼以生成數(shù)字編碼212來(lái)控制功率門202。
[0057]在一個(gè)實(shí)施例中，第三延時(shí)級(jí)308的輸出被提供到將其轉(zhuǎn)換為標(biāo)量因子的邏輯單元313和314。在一個(gè)實(shí)施例中，因子I為大的正因子，其在總和輸出具有正向增益時(shí)被乘法器312(經(jīng)由符號(hào))選擇。在一個(gè)實(shí)施例中，因子2為較低的因子或I，其在總和輸出具有負(fù)向增益時(shí)被乘法器312 (經(jīng)由符號(hào))選擇。
[0058]在實(shí)施例中，根據(jù)操作點(diǎn)的函數(shù)來(lái)調(diào)整環(huán)路的增益。在一個(gè)實(shí)施例中，通過(guò)將因子Y(即，乘法器312的輸出)與傳遞函數(shù)的分子(S卩，來(lái)自求和單元306的總和輸出)相乘來(lái)調(diào)整增益。由N = Nl*Vin(n-2)+N2*Vin(n-l)+N3*Vin(n)來(lái)定義分子‘N’，其中，“NI”為級(jí)305的增益3，“N2”為級(jí)304的增益2，“N3”為級(jí)303的增益l，Vin(n)為輸入210，Vin(n-l)為延時(shí)級(jí)301的輸出，并且Vin(n-2)為延時(shí)級(jí)302的輸出。
[0059]在一個(gè)實(shí)施例中，分子值‘N’乘以由傳遞函數(shù)的輸出狀態(tài)確定的增益因子‘Y’。在一個(gè)實(shí)施例中，當(dāng)?shù)焦β蔉ET的Vout編碼高時(shí)，系統(tǒng)的增益低。通過(guò)將分子‘N’與較高值相乘來(lái)補(bǔ)償該低增益。在這樣的實(shí)施例中，傳遞函數(shù)的增益對(duì)所有的操作點(diǎn)平坦。
[0060]根據(jù)一個(gè)實(shí)施例，因?yàn)楫?dāng)編碼增大(遞減增益方向)時(shí)與當(dāng)編碼減小(遞增增益方向)時(shí)，增益不同，所以當(dāng)分子值(即，總和的輸出的符號(hào))為正與為負(fù)時(shí)，向分子施加不同的乘法因子。在一個(gè)實(shí)施例中，當(dāng)‘N’具有凈正值時(shí)，多路選擇器(S卩，Mux)315選擇因子I以增大環(huán)路增益。在一個(gè)實(shí)施例中，當(dāng)‘N’具有凈負(fù)值時(shí)，多路選擇器315選擇因子2以降低環(huán)路增益。
[0061 ] 在一個(gè)實(shí)施例中，理想地，應(yīng)該與‘N’相乘的增益因子(S卩，313和314的輸出之一)為輸出的值本身。如上文討論，由~ =肌*￥;[11(11-2)+似*￥;[11(11-1)+似*￥;[11(11)來(lái)定義分子‘N’。例如，當(dāng)積分器的輸出為二進(jìn)制編碼I時(shí)，‘N’用作is，并且當(dāng)積分器的輸出為二進(jìn)制編碼2時(shí)，系統(tǒng)的增益被輸出值的因子降低并且被與輸出成比例的增益來(lái)補(bǔ)償。在一個(gè)實(shí)施例中，對(duì)于較高的負(fù)載電流，使用由各個(gè)實(shí)施例描述的自適應(yīng)增益，ADC 205的分辨率高于功率FET 202的粒度是可能的。在該情況下，可能在電壓輸出208上產(chǎn)生波紋。為了避免該波紋，在一個(gè)實(shí)施例中，使用值小于I的增益因子。
[0062]在一個(gè)實(shí)施例中，邏輯單元307將增益添加到誤差信號(hào)，添加積分函數(shù)以將DC誤差降為零(或接近零)，并且還將極點(diǎn)與零相加以補(bǔ)償負(fù)載極點(diǎn)。誤差信號(hào)為調(diào)節(jié)器(例如，200)的輸出節(jié)點(diǎn)(例如，208)與參考節(jié)點(diǎn)(例如，209)之間的電壓差。在一個(gè)實(shí)施例中，添加的零補(bǔ)償負(fù)載極點(diǎn)的效果，并且添加的極點(diǎn)確保增益將在特定頻率遠(yuǎn)處衰減到OdB。
[0063]圖4圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的示出控制器204a的技術(shù)效果的繪圖400。這里，X軸為以微秒(ys)為單位的時(shí)間并且y軸為電壓(V)。繪圖400示出了兩個(gè)波形。頂端的波形401示出了使用具有乘法效果的控制器204a的瞬態(tài)響應(yīng)時(shí)間。波形402，在波形401的底部，為控制器中不使用乘法效果時(shí)的瞬態(tài)響應(yīng)。
[0064]圖5圖示了根據(jù)本公開(kāi)內(nèi)容的一個(gè)實(shí)施例的具有DLDOVR的智能設(shè)備或計(jì)算機(jī)系統(tǒng)或SoC。圖5圖示了可以采用平面接口連接器的移動(dòng)設(shè)備的實(shí)施例的塊圖。在一個(gè)實(shí)施例中，計(jì)算設(shè)備1600表示移動(dòng)計(jì)算設(shè)備，例如，計(jì)算平板電腦、移動(dòng)電話或智能電話、支持無(wú)線的電子閱讀器、或者其它無(wú)線移動(dòng)設(shè)備。應(yīng)當(dāng)理解，只是大致示出了某些部件，并未在計(jì)算設(shè)備1600中示出這樣的設(shè)備的所有部件。
[0065]在一個(gè)實(shí)施例中，計(jì)算設(shè)備1600包括具有根據(jù)實(shí)施例的DLDO VR的第一處理器1610。在一個(gè)實(shí)施例中，計(jì)算設(shè)備1600包括具有根據(jù)本文所討論的實(shí)施例的DLDO VR的處理器1690。在一個(gè)實(shí)施例中，第二處理器1690為可選的。計(jì)算設(shè)備1600的具有I/O驅(qū)動(dòng)器的其它塊還可以包括實(shí)施例的DLDO VR。本公開(kāi)內(nèi)容的各種實(shí)施例還在1670內(nèi)包括諸如無(wú)線接口等網(wǎng)絡(luò)接口，使得系統(tǒng)實(shí)施例可以并入諸如手機(jī)或個(gè)人數(shù)字助理等無(wú)線設(shè)備中。
[0066]在一個(gè)實(shí)施例中，處理器1610可以包括一個(gè)或多個(gè)物理設(shè)備，例如，微處理器、應(yīng)用處理器、微控制器、可編程邏輯設(shè)備或其它處理設(shè)備。處理器1610執(zhí)行的處理操作包括可以在其上執(zhí)行應(yīng)用和/或設(shè)備功能的操作平臺(tái)或操作系統(tǒng)的執(zhí)行。所述處理操作包括與和人類用戶或者和其它設(shè)備的1/0(輸入/輸出)相關(guān)的操作、與功率管理相關(guān)的操作、和/或與將計(jì)算設(shè)備1600連接至另一設(shè)備相關(guān)的操作。所述處理操作還可以包括與音頻I/O和/或與顯示I/O相關(guān)的操作。
[0067]在一個(gè)實(shí)施例中，計(jì)算設(shè)備1600包括音頻子系統(tǒng)1620，音頻子系統(tǒng)1620表示與向所述計(jì)算設(shè)備提供音頻功能相關(guān)的硬件(例如，音頻硬件和音頻電路)和軟件(例如，驅(qū)動(dòng)程序、編解碼器)部件。音頻功能可以包括揚(yáng)聲器和/或耳機(jī)輸出以及麥克風(fēng)輸入?？梢詫⒂糜谶@樣的功能的設(shè)備集成到計(jì)算設(shè)備1600內(nèi)，或者將其連接至計(jì)算設(shè)備1600。在一個(gè)實(shí)施例中，用戶通過(guò)提供由處理器1610接收和處理的音頻命令而與計(jì)算設(shè)備1600交互。
[0068]顯示子系統(tǒng)1630表示為用戶提供可視和/或觸感顯示以與計(jì)算設(shè)備1600交互的硬件(例如，顯示設(shè)備)和軟件(例如，驅(qū)動(dòng)程序)部件。顯示子系統(tǒng)1630包括顯示界面1632，顯示界面1632包括用于向用戶提供顯示的具體屏幕或硬件設(shè)備。在一個(gè)實(shí)施例中，顯示界面1632包括與處理器1610分離的邏輯以執(zhí)行至少某種與所述顯示相關(guān)的處理。在一個(gè)實(shí)施例中，顯示子系統(tǒng)1630包括為用戶既提供輸出又提供輸入的觸摸屏(或者觸控板)設(shè)備。
[0069]I/O控制器1640表示與和用戶之間的交互相關(guān)的硬件設(shè)備和軟件部件。I/O控制器1640可操作以管理作為音頻子系統(tǒng)1620和/或顯示子系統(tǒng)1630的一部分的硬件。此外，I/O控制器1640圖示了用于連接至計(jì)算設(shè)備1600的額外設(shè)備的連接點(diǎn)，用戶可以通過(guò)該連接點(diǎn)與所述系統(tǒng)交互。例如，能夠附接至計(jì)算設(shè)備1600的設(shè)備可以包括麥克風(fēng)設(shè)備、揚(yáng)聲器或者立體聲系統(tǒng)、視頻系統(tǒng)或者其它顯示設(shè)備、鍵盤或小鍵盤設(shè)備或者供特定應(yīng)用使用的其它I/O設(shè)備，例如，讀卡機(jī)或其它設(shè)備。
[0070]如上文所提及，I/O控制器1640可以與音頻子系統(tǒng)1620和/或顯示子系統(tǒng)1630交互。例如，通過(guò)麥克風(fēng)或其它音頻設(shè)備的輸入能夠?yàn)橛?jì)算設(shè)備1600的一個(gè)或多個(gè)應(yīng)用或功能提供輸入或命令。此外，能夠代替顯示輸出或者除顯示輸出之外提供音頻輸出。在另一個(gè)示例中，如果顯示子系統(tǒng)1630包括觸摸屏，那么所述顯示設(shè)備還充當(dāng)輸入設(shè)備，該設(shè)備可以至少部分受到I/O控制器1640管理。在計(jì)算設(shè)備1600上還可以有額外的按鈕或開(kāi)關(guān)，以提供受到I/O控制器1640管理的I/O功能。
[0071]在一個(gè)實(shí)施例中，I/O控制器1640管理諸如加速度計(jì)、照相機(jī)、光傳感器或其它環(huán)境傳感器、或者其它能夠包含到計(jì)算設(shè)備1600中的硬件的設(shè)備。所述輸入可以是直接用戶交互的一部分，也可以向所述系統(tǒng)提供環(huán)境輸入以影響其操作(例如，對(duì)噪聲的過(guò)濾、調(diào)整顯示器以用于亮度檢測(cè)、為照相機(jī)施加閃光或者其它特征)。
[0072]在一個(gè)實(shí)施例中，計(jì)算設(shè)備1600包括功率管理1650，功率管理1650管理電池功率使用、電池的充電以及與節(jié)能操作相關(guān)的特征。存儲(chǔ)器子系統(tǒng)1660包括用于存儲(chǔ)計(jì)算設(shè)備1600內(nèi)的信息的存儲(chǔ)器設(shè)備。存儲(chǔ)器可以包括非易失性(如果對(duì)存儲(chǔ)器設(shè)備的供電中斷那么狀態(tài)不發(fā)生變化)和/或易失性(如果對(duì)存儲(chǔ)器設(shè)備的供電中斷那么狀態(tài)不確定)存儲(chǔ)器設(shè)備。存儲(chǔ)器子系統(tǒng)1660可以存儲(chǔ)應(yīng)用數(shù)據(jù)、用戶數(shù)據(jù)、音樂(lè)、照片、文檔或其它數(shù)據(jù)以及與計(jì)算設(shè)備1600的應(yīng)用和功能的執(zhí)行相關(guān)的系統(tǒng)數(shù)據(jù)(不管是長(zhǎng)期的還是暫時(shí)的)。
[0073]也可以將實(shí)施例的元件提供為用于存儲(chǔ)計(jì)算機(jī)可執(zhí)行指令(例如，用于實(shí)施本文中討論的任何其它過(guò)程的指令)的機(jī)器可讀介質(zhì)(例如，存儲(chǔ)器1660)。所述機(jī)器可讀介質(zhì)(例如，存儲(chǔ)器1660)可以包括但不限于:閃速存儲(chǔ)器、光盤、CD-R0M、DVD ROM、RAM、EPROM、EEPR0M、磁卡或光卡、相變存儲(chǔ)器(PCM)或者其它類型的適于存儲(chǔ)電子或計(jì)算機(jī)可讀指令的機(jī)器可讀介質(zhì)。例如，可以將本公開(kāi)內(nèi)容的實(shí)施例作為計(jì)算機(jī)程序(例如，B1S)進(jìn)行下載，可以經(jīng)由通信鏈路(例如，調(diào)制解調(diào)器或網(wǎng)絡(luò)連接)通過(guò)數(shù)據(jù)信號(hào)將該計(jì)算機(jī)程序從遠(yuǎn)程計(jì)算機(jī)(例如，服務(wù)器)傳輸至請(qǐng)求計(jì)算機(jī)(例如，客戶端)。
[0074]連接(connectivity )1670包括能夠使計(jì)算設(shè)備1600與外部設(shè)備通信的硬件設(shè)備(例如，無(wú)線和/或有線連接器和通信硬件)和軟件部件(例如，驅(qū)動(dòng)程序、協(xié)議棧)。計(jì)算設(shè)備1600可以是單獨(dú)的設(shè)備，例如，其它計(jì)算設(shè)備、無(wú)線接入點(diǎn)或基站，以及外圍設(shè)備，例如，耳機(jī)、打印機(jī)或其它設(shè)備。
[0075]連接1670可以包括多種不同類型的連接。為了通用化，將計(jì)算設(shè)備1600圖示為具有蜂窩連接1672和無(wú)線連接1674。蜂窩連接1672—般是指通過(guò)無(wú)線載波提供的蜂窩網(wǎng)絡(luò)連接，例如，經(jīng)由GSM(全球移動(dòng)通信系統(tǒng))或者其變型或衍生品、CDMA(碼分多址)或者其變型或衍生品、TDM(時(shí)分多路復(fù)用)或者其變型或衍生品或者其它蜂窩服務(wù)標(biāo)準(zhǔn)所提供的蜂窩網(wǎng)絡(luò)連接。無(wú)線連接(或無(wú)線接口)1674是指非蜂窩的無(wú)線連接，并且可以包括個(gè)人區(qū)域網(wǎng)(例如，藍(lán)牙、近場(chǎng)等)、局域網(wǎng)(例如，W1-Fi)和/或廣域網(wǎng)(例如WiMax)或者其它無(wú)線通信。
[0076]外圍連接(peripheral connect1ns) 1680包括用于實(shí)施外圍連接的硬件接口和連接器以及軟件部件(例如，驅(qū)動(dòng)程序、協(xié)議棧)。應(yīng)當(dāng)理解，計(jì)算設(shè)備1600既可以是到其它計(jì)算設(shè)備(“到” 1682)的外圍設(shè)備，也可以具有與之連接的外圍設(shè)備(“從” 1684)。計(jì)算設(shè)備1600通常具有連接至其它計(jì)算設(shè)備的“對(duì)接”連接器，從而實(shí)現(xiàn)諸如對(duì)計(jì)算設(shè)備1600上的內(nèi)容進(jìn)行管理(例如，下載和/或上載、修改、同步)的目的。此外，對(duì)接連接器能夠允許計(jì)算設(shè)備1600連接至某些外圍設(shè)備，從而允許計(jì)算設(shè)備1600控制對(duì)例如視聽(tīng)系統(tǒng)或其它系統(tǒng)的內(nèi)容輸出。
[0077]除了專有對(duì)接連接器或其它專有連接硬件之外，計(jì)算設(shè)備1600還能夠經(jīng)由公用的或者基于標(biāo)準(zhǔn)的連接器來(lái)實(shí)施外圍連接1680。常見(jiàn)類型可以包括通用串行總線(USB)連接器(其可以包括很多不同硬件接口中的任何接口)、包括迷你顯示端口(MDP)的顯示端口、高清晰度多媒體接口(HDMI)、火線(Firewire)或其它類型。
[0078]在說(shuō)明書(shū)中對(duì)“實(shí)施例”、“一個(gè)實(shí)施例”、“一些實(shí)施例”或者“其它實(shí)施例”的參考是指在至少一些實(shí)施例中但是未必在所有實(shí)施例中包括的結(jié)合所述實(shí)施例描述的具體特征、結(jié)構(gòu)或特性?！皩?shí)施例”、“一個(gè)實(shí)施例”或者“一些實(shí)施例”的各種出現(xiàn)未必全部是指相同的實(shí)施例。如果說(shuō)明書(shū)陳述“可以”、“或許”或者“可能”包括部件、特征、結(jié)構(gòu)或特性，那么就是說(shuō)不要求包含該具體的部件、特征、結(jié)構(gòu)或特性。如果說(shuō)明書(shū)或者權(quán)利要求以單數(shù)冠詞提及元件，那么其不表示只有一個(gè)所述元件。如果說(shuō)明書(shū)或權(quán)利要求提到“額外的”元件，那么不排除有不只一個(gè)的額外元件。
[0079]此外，可以在一個(gè)或多個(gè)實(shí)施例中通過(guò)任何適當(dāng)方式組合特定特征、結(jié)構(gòu)、功能或特性。例如，只要是在未指出與第一和第二實(shí)施例相關(guān)的具體特征、結(jié)構(gòu)、功能或特點(diǎn)相互排斥的地方，就可以將這兩個(gè)實(shí)施例相結(jié)合。
[0080]盡管已經(jīng)結(jié)合本公開(kāi)內(nèi)容的具體實(shí)施例描述了本公開(kāi)內(nèi)容，但是考慮到上述說(shuō)明，這樣的實(shí)施例的很多替代方案、修改和變化對(duì)本領(lǐng)域的技術(shù)人員顯而易見(jiàn)。例如，其它存儲(chǔ)器架構(gòu)，例如，動(dòng)態(tài)RAM(DRAM)也可以采用所討論的實(shí)施例。本公開(kāi)內(nèi)容的實(shí)施例旨在包含落在所附權(quán)利要求的寬范圍內(nèi)的所有這樣的替代方案、修改和變化。
[0081]此外，在所給出的附圖當(dāng)中可以或可以不示出公知的與集成電路(IC)芯片和其它部件的電源/接地連接，其目的在于簡(jiǎn)化圖示和討論，并且為了不對(duì)本公開(kāi)內(nèi)容造成模糊。此外，布置可能是按照塊圖的形式示出的，以避免對(duì)本公開(kāi)造成模糊，而且還鑒于這樣的事實(shí)，即，關(guān)于這樣的塊圖布置的實(shí)施方式的細(xì)節(jié)高度依賴于要實(shí)施本公開(kāi)內(nèi)容的平臺(tái)(即，這樣的細(xì)節(jié)應(yīng)當(dāng)充分地處于本領(lǐng)域的技術(shù)人員的權(quán)限內(nèi))。在為了描述本公開(kāi)內(nèi)容的示例性實(shí)施例而闡述了細(xì)節(jié)(例如，電路)的地方，對(duì)本領(lǐng)域的技術(shù)人員顯而易見(jiàn)的是，可以在無(wú)需這些細(xì)節(jié)的情況下或者可以采用這些細(xì)節(jié)的變型來(lái)實(shí)踐本公開(kāi)。因而，應(yīng)當(dāng)將說(shuō)明書(shū)視為是說(shuō)明性的，而非限制性的。
[0082]以下示例涉及另外的實(shí)施例。可以在一個(gè)或多個(gè)中的任何地方采用所述示例中的細(xì)節(jié)?？梢躁P(guān)于方法或過(guò)程來(lái)實(shí)施本文中描述的設(shè)備的所有可選特征。
[0083]例如，提供了一種裝置，所述裝置包括:能夠被數(shù)字總線控制的多個(gè)功率門晶體管，所述多個(gè)功率門晶體管能夠操作用于向負(fù)載提供第一功率供應(yīng)，并且能夠操作用于將第二功率供應(yīng)接收為輸入;模數(shù)轉(zhuǎn)換器(ADC)，所述模數(shù)轉(zhuǎn)換器用于接收所述第一功率供應(yīng)并且用于生成代表所述第一功率供應(yīng)的數(shù)字輸出；以及控制器，所述控制器用于接收代表所述第一功率供應(yīng)的所述數(shù)字輸出，并且用于生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。
[0084]在一個(gè)實(shí)施例中，所述控制器能夠操作用于調(diào)整由所述多個(gè)晶體管、所述ADC以及所述控制器形成的環(huán)路的增益，并且其中，所述控制器能夠操作用于根據(jù)操作點(diǎn)的函數(shù)來(lái)調(diào)整所述環(huán)路的所述增益。在一個(gè)實(shí)施例中，所述控制器包括:串聯(lián)耦合在一起的第一多個(gè)延時(shí)單元，其中，所述第一多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收代表所述第一功率供應(yīng)的所述數(shù)字輸出；第一多個(gè)增益級(jí)，所述第一多個(gè)增益級(jí)用于對(duì)所述第一多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大；以及求和器，所述求和器用于對(duì)所放大的輸出進(jìn)行求和以生成總和輸出。
[0085]在一個(gè)實(shí)施例中，所述控制器包括:乘法器，所述乘法器用于將所述總和輸出乘以因子以調(diào)整所述環(huán)路的所述增益，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。在一個(gè)實(shí)施例中，所述控制器包括:符號(hào)檢測(cè)器，所述符號(hào)檢測(cè)器用于檢測(cè)所述總和輸出的符號(hào)，其中，所檢測(cè)的符號(hào)用于確定所述因子。在一個(gè)實(shí)施例中，所述控制器包括:串聯(lián)耦合在一起的第二多個(gè)延時(shí)單元，其中，所述第二多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收所述控制器的輸出；以及第二多個(gè)增益級(jí)，所述第二多個(gè)增益級(jí)用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大。
[0086]在一個(gè)實(shí)施例中，所述控制器包括:積分器，所述積分器用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的經(jīng)放大的輸出和所述乘法器的輸出進(jìn)行積分，所述積分器用于生成所述控制器的所述輸出。在一個(gè)實(shí)施例中，所述多個(gè)功率門晶體管為P型晶體管。在一個(gè)實(shí)施例中，所述裝置還包括數(shù)模轉(zhuǎn)換器(DAC)，所述數(shù)模轉(zhuǎn)換器用于將電壓標(biāo)識(shí)信號(hào)(VID)轉(zhuǎn)換為用于所述ADC的多個(gè)模擬信號(hào)。在一個(gè)實(shí)施例中，所述VID由功率控制單元(PCU)生成。
[0087]在一個(gè)實(shí)施例中，所述裝置還包括解碼器，所述解碼器用于對(duì)所述控制器的輸出進(jìn)行解碼以生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線。在一個(gè)實(shí)施例中，所述解碼器能夠操作用于:通過(guò)導(dǎo)通所述多個(gè)功率門晶體管中的大體上所有的晶體管來(lái)使所述裝置操作在旁路模式。在一個(gè)實(shí)施例中，所述解碼器能夠操作用于生成所述數(shù)字信號(hào)以使所有的所述多個(gè)功率門晶體管截止。
[0088]在另一示例中，提供了一種系統(tǒng)，所述系統(tǒng)包括:存儲(chǔ)器單元；以及耦合到所述存儲(chǔ)器的處理器，所述處理器具有根據(jù)上文所討論的所述裝置的電壓調(diào)節(jié)器。在一個(gè)實(shí)施例中，所述系統(tǒng)還包括無(wú)線接口，所述無(wú)線接口用于允許所述處理器經(jīng)由天線與另一設(shè)備進(jìn)行通信O在一個(gè)實(shí)施例中，所述系統(tǒng)還包括顯示單元。在一個(gè)實(shí)施例中，所述顯示單元為觸摸屏。
[0089]在另一示例中，提供了一種裝置，所述裝置包括:控制器，所述控制器用于接收代表第一功率供應(yīng)的數(shù)字輸出，并且用于生成用于控制多個(gè)功率門晶體管的數(shù)字總線，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的；以及解碼器，所述解碼器用于對(duì)所述控制器的輸出進(jìn)行解碼以生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線。
[0090]在一個(gè)實(shí)施例中，所述控制器能夠操作用于調(diào)整由所述多個(gè)晶體管、模數(shù)轉(zhuǎn)換器(ADC)、以及所述控制器形成的環(huán)路的增益，其中，所述控制器能夠操作用于根據(jù)操作點(diǎn)的函數(shù)來(lái)調(diào)整所述環(huán)路的所述增益。在一個(gè)實(shí)施例中，所述控制器包括:串聯(lián)耦合在一起的第一多個(gè)延時(shí)單元，其中，所述第一多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收代表所述第一功率供應(yīng)的所述數(shù)字輸出；第一多個(gè)增益級(jí)，所述第一多個(gè)增益級(jí)用于對(duì)所述第一多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大；以及求和器，所述求和器用于對(duì)所放大的輸出進(jìn)行積分以生成總和輸出。
[0091]在一個(gè)實(shí)施例中，所述控制器包括:乘法器，所述乘法器用于將所述總和輸出乘以因子以調(diào)整所述環(huán)路的所述增益，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。在一個(gè)實(shí)施例中，所述控制器包括:符號(hào)檢測(cè)器，所述符號(hào)檢測(cè)器用于檢測(cè)所述總和輸出的符號(hào)，其中，所檢測(cè)的符號(hào)用于確定所述因子。在一個(gè)實(shí)施例中，所述控制器包括:串聯(lián)耦合在一起的第二多個(gè)延時(shí)單元，其中，所述第二多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收代表所述控制器的輸出；以及第二多個(gè)增益級(jí)，所述第二多個(gè)增益級(jí)用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大。在一個(gè)實(shí)施例中，所述控制器包括:積分器，所述積分器用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的經(jīng)放大的輸出和所述乘法器的輸出進(jìn)行積分，所述積分器用于生成所述控制器的所述輸出。
[0092]在另一示例中，提供了一種系統(tǒng)，所述系統(tǒng)包括:存儲(chǔ)器單元；以及耦合到所述存儲(chǔ)器的處理器，所述處理器具有根據(jù)上文所討論的所述裝置的電壓調(diào)節(jié)器。在一個(gè)實(shí)施例中，所述系統(tǒng)還包括無(wú)線接口，所述無(wú)線接口用于允許所述處理器經(jīng)由天線與另一設(shè)備進(jìn)行通信O在一個(gè)實(shí)施例中，所述系統(tǒng)還包括顯示單元。在一個(gè)實(shí)施例中，所述顯示單元為觸摸屏。
[0093]提供了說(shuō)明書(shū)摘要，其將允許讀者確認(rèn)本技術(shù)公開(kāi)內(nèi)容的實(shí)質(zhì)和主旨。在理解不將說(shuō)明書(shū)摘要用于限制權(quán)利要求的范圍或含義的情況下來(lái)提交說(shuō)明書(shū)摘要。據(jù)此將以下權(quán)利要求并入【具體實(shí)施方式】中，每個(gè)權(quán)利要求自身代表一個(gè)獨(dú)立的實(shí)施例。
【主權(quán)項(xiàng)】
1.一種裝置，包括: 能夠被數(shù)字總線控制的多個(gè)功率門晶體管，所述多個(gè)功率門晶體管能夠操作用于向負(fù)載提供第一功率供應(yīng)，并且能夠操作用于將第二功率供應(yīng)接收為輸入； 模數(shù)轉(zhuǎn)換器(ADC)，所述模數(shù)轉(zhuǎn)換器用于接收所述第一功率供應(yīng)并且用于生成代表所述第一功率供應(yīng)的數(shù)字輸出；以及 控制器，所述控制器用于接收代表所述第一功率供應(yīng)的所述數(shù)字輸出，并且用于生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。2.根據(jù)權(quán)利要求1所述的裝置，其中，所述控制器能夠操作用于調(diào)整由所述多個(gè)晶體管、所述ADC以及所述控制器形成的環(huán)路的增益，并且其中，所述控制器能夠操作用于調(diào)整根據(jù)操作點(diǎn)的函數(shù)來(lái)調(diào)整所述環(huán)路的所述增益。3.根據(jù)權(quán)利要求2所述的裝置，其中，所述控制器包括: 串聯(lián)親合在一起的第一多個(gè)延時(shí)單元，其中，所述第一多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收代表所述第一功率供應(yīng)的所述數(shù)字輸出； 第一多個(gè)增益級(jí)，所述第一多個(gè)增益級(jí)用于對(duì)所述第一多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大；以及 求和器，所述求和器用于對(duì)所放大的輸出進(jìn)行求和以生成總和輸出。4.根據(jù)權(quán)利要求3所述的裝置，其中，所述控制器包括: 乘法器，所述乘法器用于將所述總和輸出乘以因子以調(diào)整所述環(huán)路的所述增益，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。5.根據(jù)權(quán)利要求4所述的裝置，其中，所述控制器包括: 符號(hào)檢測(cè)器，所述符號(hào)檢測(cè)器用于檢測(cè)所述總和輸出的符號(hào)，其中，所檢測(cè)的符號(hào)用于確定所述因子。6.根據(jù)權(quán)利要求4所述的裝置，其中，所述控制器包括: 串聯(lián)耦合在一起的第二多個(gè)延時(shí)單元，其中，所述第二多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收所述控制器的輸出；以及 第二多個(gè)增益級(jí)，所述第二多個(gè)增益級(jí)用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大。7.根據(jù)權(quán)利要求6所述的裝置，其中，所述控制器包括: 積分器，所述積分器用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的經(jīng)放大的輸出和所述乘法器的輸出進(jìn)行積分，所述積分器用于生成所述控制器的所述輸出。8.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)功率門晶體管為P型晶體管。9.根據(jù)權(quán)利要求1所述的裝置，還包括數(shù)模轉(zhuǎn)換器(DAC)，所述數(shù)模轉(zhuǎn)換器用于將電壓標(biāo)識(shí)信號(hào)(VID)轉(zhuǎn)換為用于所述ADC的多個(gè)模擬信號(hào)。10.根據(jù)權(quán)利要求9所述的裝置，其中，所述VID由功率控制單元(PCU)生成。11.根據(jù)權(quán)利要求1所述的裝置，還包括解碼器，所述解碼器用于對(duì)所述控制器的輸出進(jìn)行解碼以生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線。12.根據(jù)權(quán)利要求11所述的裝置，其中，所述解碼器能夠操作用于: 通過(guò)導(dǎo)通所述多個(gè)功率門晶體管中的大體上所有的晶體管來(lái)使所述裝置操作在旁路模式中。13.根據(jù)權(quán)利要求11所述的裝置，其中，所述解碼器能夠操作用于生成所述數(shù)字信號(hào)以使所有的所述多個(gè)功率門晶體管截止。14.一種裝置，包括: 控制器，所述控制器用于接收代表第一功率供應(yīng)的數(shù)字輸出，并且用于生成用于控制多個(gè)功率門晶體管的數(shù)字總線，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的；以及 解碼器，所述解碼器用于對(duì)所述控制器的輸出進(jìn)行解碼以生成用于控制所述多個(gè)功率門晶體管的所述數(shù)字總線。15.根據(jù)權(quán)利要求14所述的裝置，其中，所述控制器能夠操作用于調(diào)整由所述多個(gè)晶體管、模數(shù)轉(zhuǎn)換器(ADC)、以及所述控制器形成的環(huán)路的增益，其中，所述控制器能夠操作用于根據(jù)操作點(diǎn)的函數(shù)來(lái)調(diào)整所述環(huán)路的所述增益。16.根據(jù)權(quán)利要求14所述的裝置，其中，所述控制器包括: 串聯(lián)親合在一起的第一多個(gè)延時(shí)單元，其中，所述第一多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收代表所述第一功率供應(yīng)的所述數(shù)字輸出； 第一多個(gè)增益級(jí)，所述第一多個(gè)增益級(jí)用于對(duì)所述第一多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大；以及 求和器，所述求和器用于對(duì)所放大的輸出進(jìn)行積分以生成總和輸出。17.根據(jù)權(quán)利要求16所述的裝置，其中，所述控制器包括: 乘法器，所述乘法器用于將所述總和輸出乘以因子以調(diào)整所述環(huán)路的所述增益，使得所述多個(gè)功率門晶體管的傳遞函數(shù)在操作范圍內(nèi)為大體上線性的。18.根據(jù)權(quán)利要求17所述的裝置，其中，所述控制器包括: 符號(hào)檢測(cè)器，所述符號(hào)檢測(cè)器用于檢測(cè)所述總和輸出的符號(hào)，其中，所檢測(cè)的符號(hào)用于確定所述因子。19.根據(jù)權(quán)利要求16所述的裝置，其中，所述控制器包括: 串聯(lián)耦合在一起的第二多個(gè)延時(shí)單元，其中，所述第二多個(gè)延時(shí)單元中的延時(shí)單元的其中之一接收代表所述控制器的輸出；以及 第二多個(gè)增益級(jí)，所述第二多個(gè)增益級(jí)用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的輸出的增益進(jìn)行放大。20.根據(jù)權(quán)利要求19所述的裝置，其中，所述控制器包括: 積分器，所述積分器用于對(duì)所述第二多個(gè)延時(shí)單元中的每個(gè)延時(shí)單元的經(jīng)放大的輸出和所述乘法器的輸出進(jìn)行積分，所述積分器用于生成所述控制器的所述輸出。21.—種系統(tǒng)，包括: 存儲(chǔ)器單元； 耦合到所述存儲(chǔ)器的處理器，所述處理器具有根據(jù)裝置權(quán)利要求1至13中的任一項(xiàng)所述的電壓調(diào)節(jié)器；以及 無(wú)線接口，所述無(wú)線接口用于允許所述處理器經(jīng)由天線與其它設(shè)備進(jìn)行通信。22.根據(jù)權(quán)利要求21所述的系統(tǒng)，還包括顯示單元。23.根據(jù)權(quán)利要求22所述的系統(tǒng)，其中，所述顯示單元為觸摸屏。24.—種系統(tǒng)，包括: 存儲(chǔ)器單元； 耦合到所述存儲(chǔ)器的處理器，所述處理器具有根據(jù)裝置權(quán)利要求14至20中的任一項(xiàng)所述的電壓調(diào)節(jié)器；以及 無(wú)線接口，所述無(wú)線接口用于允許所述處理器經(jīng)由天線與其它設(shè)備進(jìn)行通信。25.根據(jù)權(quán)利要求24所述的系統(tǒng)，還包括顯示單元。26.根據(jù)權(quán)利要求25所述的系統(tǒng)，其中，所述顯示單元為觸摸屏。
【文檔編號(hào)】G06F1/26GK105874404SQ201380080946
【公開(kāi)日】2016年8月17日
【申請(qǐng)日】2013年12月18日
【發(fā)明人】R·穆圖卡魯帕恩, P·帕特拉, G·戈埃爾, U·B·卡達(dá)利
【申請(qǐng)人】英特爾公司