一種應(yīng)用于vliw類型處理器的存儲器裝置的制造方法
【專利摘要】本發(fā)明涉及一種應(yīng)用于VLIW類型處理器的存儲器裝置，用以在VLIW類型處理器中提高多個訪存部件訪問的效率，其特征在于，該存儲器裝置包括多個數(shù)據(jù)寬度均相同的子存儲體，多個子存儲體按照二維行列方式排布，所述的存儲器根據(jù)地址信號和地址選擇信號的組合設(shè)有兩種工作方式：方式一：當(dāng)存儲器裝置被用做指令存儲器或指令緩存時，訪問一次讀出一個VLIW指令字；方式二：當(dāng)存儲器裝置被用做數(shù)據(jù)存儲器或數(shù)據(jù)緩存時，一次訪問的數(shù)據(jù)作為單獨(dú)一個數(shù)據(jù)字供處理器使用，或者作為多個數(shù)據(jù)字供處理器的SIMD數(shù)據(jù)通道使用。與現(xiàn)有技術(shù)相比，本發(fā)明具有靈活度高、效率高等優(yōu)點(diǎn)。
【專利說明】
一種應(yīng)用于VLIW類型處理器的存儲器裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及處理器體系結(jié)構(gòu)領(lǐng)域，尤其是涉及一種應(yīng)用于VLIW類型處理器的存儲器裝置。
【背景技術(shù)】
[0002]數(shù)字信號處理器(DSP)是一種特殊結(jié)構(gòu)的微處理器，是專門用來處理大規(guī)模數(shù)字信號的處理器。專用數(shù)字信號處理器的實(shí)時運(yùn)行速度一般也比通用處理器快，其主要特色是強(qiáng)大的數(shù)字運(yùn)算能力，因此主要被用于涉及到大規(guī)模數(shù)字信息計算的領(lǐng)域。數(shù)字信號處理器(DSP)已經(jīng)成為數(shù)字化世界中日益重要的芯片。
[0003]隨著高新技術(shù)的快速發(fā)展，對數(shù)字信號處理器(DSP)的性能要求也越來越高。超長指令字(VLIW)和單指令多數(shù)據(jù)流(Sn?)等技術(shù)已經(jīng)廣泛應(yīng)用于數(shù)字信號處理器(DSP)的設(shè)計中。超長指令字(VLIW)是一種將多條指令連在一起的設(shè)計方法，可以同時執(zhí)行多條指令，以提高運(yùn)算速度。單指令多數(shù)據(jù)流(SMD)是能夠復(fù)制多個操作數(shù)，并把他們打包在大型寄存器的一組指令集。在snro型的處理器中，指令譯碼后幾個執(zhí)行部件同時訪問存儲器，一次性獲得所有操作數(shù)進(jìn)行運(yùn)算。但是，在數(shù)字信號處理器運(yùn)行時，訪問存儲器操作一般會消耗較長時間，存儲系統(tǒng)的存取速度已經(jīng)成為處理器的瓶頸。
[0004]數(shù)字信號處理器(DSP)中訪問指令存儲器(頂)的部件有多種，比如處理器核的取指部件和DMA模塊等。訪問數(shù)據(jù)存儲器(DM)的部件也有很多，比如處理器核中的多個運(yùn)算單元、DMA模塊和調(diào)試(Debug)模塊等。較為傳統(tǒng)的做法是將處理器中的所有部件都掛載到總線上，這樣就能夠?qū)崿F(xiàn)所有的部件都能訪問到存儲器。但是，這樣做的缺點(diǎn)是不能實(shí)現(xiàn)多個部件對處理器的并行訪問，導(dǎo)致系統(tǒng)效率較低。另一種可以并行訪問存儲器的策略是使用雙端口存儲器代替普通的單端口存儲器，但是這樣會增加單次訪問的時延，也會增加整個芯片的面積和功耗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的就是為了克服上述現(xiàn)有技術(shù)存在的缺陷而提供一種靈活度高、效率高的應(yīng)用于VLIW類型處理器的存儲器裝置。
[0006]本發(fā)明的目的可以通過以下技術(shù)方案來實(shí)現(xiàn):
[0007]一種應(yīng)用于VLIW類型處理器的存儲器裝置，用以在VLIW類型處理器中提高多個訪存部件訪問的效率，該存儲器裝置包括多個數(shù)據(jù)寬度均相同的子存儲體，多個子存儲體按照二維行列方式排布，所述的存儲器根據(jù)地址信號和地址選擇信號的組合設(shè)有兩種工作方式:
[0008]方式一:當(dāng)存儲器裝置被用做指令存儲器或指令緩存時，訪問一次讀出一個VLIW指令字；
[0009]方式二:當(dāng)存儲器裝置被用做數(shù)據(jù)存儲器或數(shù)據(jù)緩存時，一次訪問的數(shù)據(jù)作為單獨(dú)一個數(shù)據(jù)字供處理器使用，或者作為多個數(shù)據(jù)字供處理器的SIMD數(shù)據(jù)通道使用。
[0010]所述的存儲器裝置支持的最大數(shù)據(jù)訪問寬度為每行子存儲體的個數(shù)與每個子存儲體的數(shù)據(jù)寬度的乘積。
[0011]在方式一中，當(dāng)存儲器裝置支持的最大數(shù)據(jù)訪問寬度為128位時，所述的一個VLIW指令字長度為128位。
[0012]在方式二中，當(dāng)存儲器裝置支持的最大數(shù)據(jù)訪問寬度為128位時，所述的數(shù)據(jù)字長度為128位供處理器使用，或者為2個64位、4個32位、8個16位、16個8位供處理器的SHffi數(shù)據(jù)通道使用。
[0013]當(dāng)訪存的數(shù)據(jù)位寬等于所述的存儲器裝置支持的最大數(shù)據(jù)訪問寬度時:
[0014]根據(jù)地址信號的低位部分選擇多個子存儲體，根據(jù)地址信號的高位部分同時對選中的子存儲體進(jìn)行尋址訪問相應(yīng)的數(shù)據(jù)，并且將訪問得到的數(shù)據(jù)組成具有最大數(shù)據(jù)訪問寬度的數(shù)據(jù)，供處理器使用。
[0015]當(dāng)訪存的數(shù)據(jù)位寬小于所述的存儲器裝置支持的最大數(shù)據(jù)訪問寬度時:
[0016]根據(jù)地址信號的低位部分選擇一個子存儲體，并且根據(jù)地址信號的高位部分對該選中的子存儲體尋址訪問相應(yīng)的數(shù)據(jù)，供處理器使用。
[0017]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0018]—、靈活度高:本發(fā)明在每個訪存周期都可以根據(jù)配置，被調(diào)整成不同數(shù)據(jù)寬度模式，可以更靈活的支持多種訪存指令，例如L0AD8、LOAD 16、L0AD32等。
[0019]二、效率高:本發(fā)明所述的存儲裝置用于指令存儲器時，每次可以取出一條VLIW指令字，一條VLIW指令字中可以包含多條子指令，本發(fā)明在用于數(shù)據(jù)存儲器時，每次最多可以取出128比特數(shù)據(jù)，這128比特數(shù)據(jù)可以被劃分為多個數(shù)據(jù)段供多個訪存模塊使用。
【附圖說明】
[0020]圖1是本發(fā)明所述存儲器裝置結(jié)構(gòu)的一個實(shí)施例；
[0021]圖2是本發(fā)明所述存儲器裝置訪問128位數(shù)據(jù)和32位數(shù)據(jù)的實(shí)施例；
[0022]圖3是本發(fā)明所述存儲器裝置訪問16位數(shù)據(jù)的實(shí)施例；
[0023]圖4是本發(fā)明所述存儲器裝置訪問8位數(shù)據(jù)的實(shí)施例。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)說明。
[0025]實(shí)施例1:
[0026]如圖1所示，圖為本發(fā)明所述存儲器裝置結(jié)構(gòu)的一個實(shí)施例。在本實(shí)施例中，存儲器裝置被分為16個同樣容量大小的子存儲體，每個子存儲體的數(shù)據(jù)寬度為32位。為了便于說明，可以用4位二進(jìn)制數(shù)對16塊子存儲體進(jìn)行編號，從子存儲體105開始以“0000”到“1111”進(jìn)行編號。圖1中一個圓表示一個字節(jié)(101)，106指明的四個圓作為一個小組表示一個子存儲體的32位。102是地址信號，根據(jù)地址信號來選擇四個子存儲體，將選擇的四個子存儲體中的數(shù)據(jù)通過104選擇出來。103即是初步選擇的有效數(shù)據(jù)，然后再根據(jù)下文的方法在已經(jīng)選擇的初步有效數(shù)據(jù)中再選擇最終的有效數(shù)據(jù)。當(dāng)往存儲器中寫數(shù)據(jù)時，順序是相反的。
[0027]實(shí)施例2:
[0028]如圖2所示，圖為本發(fā)明所述存儲器裝置訪問128位數(shù)據(jù)和32位數(shù)據(jù)的實(shí)施例。在本實(shí)施例中，當(dāng)訪存的數(shù)據(jù)位寬是128位時(202)，地址選擇信號SEL等于“I I”，表示允許對四個子存儲體訪問。假設(shè)其地址信號的第四到五位(ADDR[5:4])等于“XX”(“X”可以是O或者I)，則訪問的子存儲體編號是“ΧΧ00”、“XX01”、“XX10”、“ΧΧ1Γ，共四塊。再根據(jù)地址信號的高位部分同時對這四塊子存儲體尋址訪問相應(yīng)的32位數(shù)據(jù)(201)。這樣，一次即可訪問128位數(shù)據(jù)。當(dāng)所述存儲器裝置被用做指令存儲器或指令緩存時，就可以一次讀出連續(xù)128位的VLIW指令字，送往VLIW指令譯碼器。當(dāng)所述存儲器裝置被用做數(shù)據(jù)存儲器或數(shù)據(jù)緩存時，一次訪問的數(shù)據(jù)可以作為I個128位數(shù)據(jù)供處理器進(jìn)行后續(xù)操作，也可以作為2個64位、或4個32位、或8個16位、或16個8位數(shù)據(jù)供處理器的SHffi數(shù)據(jù)通道使用。
[0029]當(dāng)訪存位寬是32位時(203)，地址選擇信號SEL等于“10”，表示只能對一個子存儲體訪問。此時，地址信號的第二到五位，S卩ADDR[5:2]，就是需要訪問的子存儲體編號。根據(jù)地址信號的高位部分就可以對這塊子存儲體尋址訪問相應(yīng)的32位數(shù)據(jù)(204)，實(shí)現(xiàn)訪問32位數(shù)據(jù)的功能。當(dāng)所述存儲器裝置被用做指令存儲器或指令緩存時，就可以一次讀出連續(xù)32位的指令字，送往指令譯碼器。當(dāng)所述存儲器裝置被用做數(shù)據(jù)存儲器或數(shù)據(jù)緩存時，一次訪問的數(shù)據(jù)可以作為I個32位數(shù)據(jù)供處理器進(jìn)行后續(xù)操作，也可以作為2個16位、或4個8位數(shù)據(jù)供處理器的S頂D數(shù)據(jù)通道使用。
[0030]實(shí)施例3:
[0031]如圖3所示，圖為本發(fā)明所述存儲器裝置訪問16位數(shù)據(jù)的實(shí)施例。在本實(shí)施例中，當(dāng)訪存的數(shù)據(jù)位寬是16位時(302)，地址選擇信號SEL等于“OI”，表示只允許對一個子存儲體訪問。此時，地址信號的第二到五位，S卩ADDR[5:2]，就是需要訪問的子存儲體編號。根據(jù)地址信號的高位部分就可以對這塊子存儲體尋址找到相應(yīng)的32位數(shù)據(jù)。再根據(jù)地址信號的第一位，即ADDR[1]，就可以確定對這32位數(shù)據(jù)的高16位還是低16位訪問(301)，從而實(shí)現(xiàn)訪問16位數(shù)據(jù)的功能。當(dāng)所述存儲器裝置被用做數(shù)據(jù)存儲器或數(shù)據(jù)緩存時，一次訪問的數(shù)據(jù)可以作為I個16位數(shù)據(jù)供處理器進(jìn)行后續(xù)操作，也可以作為2個8位數(shù)據(jù)供處理器的SMD數(shù)據(jù)通道使用。
[0032]如圖4所示，圖為本發(fā)明所述存儲器裝置訪問8位數(shù)據(jù)的實(shí)施例。在本實(shí)施例中，401是初步選擇出來的四個子存儲體接口中共計128位數(shù)據(jù)。當(dāng)訪存的數(shù)據(jù)位寬是8位時(402),地址選擇信號SEL等于“00”，表示只允許對一個子存儲體訪問。此時，地址信號的第二到五位，即ADDR[5:2]，就是需要訪問的子存儲體編號。根據(jù)地址信號的高位部分就可以對這塊子存儲體尋址找到相應(yīng)的32位數(shù)據(jù)。再根據(jù)地址信號的第零到一位，S卩ADDR[1:0]，就可以確定對這32位數(shù)據(jù)中的哪個8位訪問(403)，從而實(shí)現(xiàn)訪問8位數(shù)據(jù)的功能。
[0033]本發(fā)明所主張的權(quán)利范圍并不局限于此。本發(fā)明還有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，本領(lǐng)域技術(shù)人員可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種應(yīng)用于VLIW類型處理器的存儲器裝置，用以在VLIW類型處理器中提高多個訪存部件訪問的效率，其特征在于，該存儲器裝置包括多個數(shù)據(jù)寬度均相同的子存儲體，多個子存儲體按照二維行列方式排布，所述的存儲器根據(jù)地址信號和地址選擇信號的組合設(shè)有兩種工作方式: 方式一:當(dāng)存儲器裝置被用做指令存儲器或指令緩存時，訪問一次讀出一個VLIW指令字； 方式二:當(dāng)存儲器裝置被用做數(shù)據(jù)存儲器或數(shù)據(jù)緩存時，一次訪問的數(shù)據(jù)作為單獨(dú)一個數(shù)據(jù)字供處理器使用，或者作為多個數(shù)據(jù)字供處理器的Sn?數(shù)據(jù)通道使用。2.根據(jù)權(quán)利要求1所述的一種應(yīng)用于VLIW類型處理器的存儲器裝置，其特征在于，所述的存儲器裝置支持的最大數(shù)據(jù)訪問寬度為每行子存儲體的個數(shù)與每個子存儲體的數(shù)據(jù)寬度的乘積。3.根據(jù)權(quán)利要求2所述的一種應(yīng)用于VLIW類型處理器的存儲器裝置，其特征在于，在方式一中，當(dāng)存儲器裝置支持的最大數(shù)據(jù)訪問寬度為128位時，所述的一個VLIW指令字長度為128 位。4.根據(jù)權(quán)利要求2所述的一種應(yīng)用于VLIW類型處理器的存儲器裝置，其特征在于，在方式二中，當(dāng)存儲器裝置支持的最大數(shù)據(jù)訪問寬度為128位時，所述的數(shù)據(jù)字長度為128位供處理器使用，或者為2個64位、4個32位、8個16位、16個8位供處理器的SHffi數(shù)據(jù)通道使用。5.根據(jù)權(quán)利要求2所述的一種應(yīng)用于VLIW類型處理器的存儲器裝置，其特征在于，當(dāng)訪存的數(shù)據(jù)位寬等于所述的存儲器裝置支持的最大數(shù)據(jù)訪問寬度時: 根據(jù)地址信號的低位部分選擇多個子存儲體，根據(jù)地址信號的高位部分同時對選中的子存儲體進(jìn)行尋址訪問相應(yīng)的數(shù)據(jù)，并且將訪問得到的數(shù)據(jù)組成具有最大數(shù)據(jù)訪問寬度的數(shù)據(jù)，供處理器使用。6.根據(jù)權(quán)利要求2所述的一種應(yīng)用于VLIW類型處理器的存儲器裝置，其特征在于，當(dāng)訪存的數(shù)據(jù)位寬小于所述的存儲器裝置支持的最大數(shù)據(jù)訪問寬度時: 根據(jù)地址信號的低位部分選擇一個子存儲體，并且根據(jù)地址信號的高位部分對該選中的子存儲體尋址訪問相應(yīng)的數(shù)據(jù)，供處理器使用。
【文檔編號】G06F9/30GK105843589SQ201610157129
【公開日】2016年8月10日
【申請日】2016年3月18日
【發(fā)明人】任浩琪, 吳俊 , 趙朝興, 雷蕾, 王文凱, 張志峰
【申請人】同濟(jì)大學(xué)