一種用于SiP芯片上電程序加載冗余備份方法
【技術(shù)領(lǐng)域】
[0001 ]本發(fā)明屬于系統(tǒng)封裝技術(shù)領(lǐng)域，涉及一種用于SiP(System in a Package，系統(tǒng)封裝)芯片上電程序加載冗余備份方法。
【背景技術(shù)】
[0002]系統(tǒng)封裝主要是通過3D封裝技術(shù)將具有完整系統(tǒng)功能的多種芯片原片放入在一個芯片封裝之內(nèi)，實(shí)現(xiàn)系統(tǒng)功能的集成和體積、重量的降低，是芯片設(shè)計(jì)技術(shù)、3D封裝技術(shù)、基板、管殼設(shè)計(jì)加工制造技術(shù)等多種先進(jìn)設(shè)計(jì)及加工技術(shù)高度交叉融合的產(chǎn)物。在系統(tǒng)封裝中可以利用芯片、裸芯片、無源器件等進(jìn)行混合封裝，可以實(shí)現(xiàn)更多的系統(tǒng)功能，具有更加靈活、成本低等特點(diǎn)。
[0003]在許多系統(tǒng)封裝芯片內(nèi)部集成處理器和配套的Flash芯片，組成處理器最小系統(tǒng)，提高系統(tǒng)的集成度，保證系統(tǒng)的信息安全。但同時，上述方式也存在一定的風(fēng)險，即當(dāng)系統(tǒng)封裝芯片制造出現(xiàn)問題或內(nèi)部Flash出現(xiàn)問題時，整個處理器系統(tǒng)將無法啟動，導(dǎo)致整個系統(tǒng)失效，這種情況在軍事、醫(yī)療、工業(yè)等關(guān)鍵領(lǐng)域應(yīng)用是不能允許的，因此，必須采用一種合理的設(shè)計(jì)機(jī)制避免該問題。

【發(fā)明內(nèi)容】

[0004](— )發(fā)明目的
[0005]本發(fā)明的目的是:提供一種用于SiP芯片上電程序加載冗余備份方法，利用該方法實(shí)現(xiàn)系統(tǒng)封裝芯片處理器程序的可靠加載及程序運(yùn)行狀態(tài)監(jiān)控，保證SiP芯片在高可靠要求系統(tǒng)中工作的可靠性。
[0006](二)技術(shù)方案
[0007]為了解決上述技術(shù)問題，本發(fā)明提供一種用于SiP芯片上電程序加載冗余備份裝置，所述SiP芯片包括內(nèi)部處理器和內(nèi)部程序存儲器，其還包括一顆可編程邏輯器件，可編程邏輯器件與內(nèi)部處理器和內(nèi)部程序存儲器分別連接，用于檢測內(nèi)部處理器是否正常啟動；SiP芯片封裝中增加備用的程序存儲器芯片引腳，芯片引腳連接可編程邏輯器件，在內(nèi)部處理器讀取內(nèi)部程序存儲器失效時，由可編程邏輯器件從外部程序存儲器讀取啟動程序。
[0008]其中，所述可編程邏輯器件為SiP芯片自帶的或者外加的FPGA或CPLD。
[0009]本發(fā)明還提供了一種用于SiP芯片上電程序加載冗余備份方法，其包括以下步驟:
[0010]步驟一:可編程邏輯器件在上電后將內(nèi)部程序存儲器與內(nèi)部處理器相連，內(nèi)部處理器通過可編程邏輯器加載內(nèi)部程序存儲器中的程序，程序加載成功后，加載的程序?qū)⒖刂苾?nèi)部處理器向可編程邏輯器件定時發(fā)送一個信號；
[0011 ]步驟二:可編程邏輯器件根據(jù)內(nèi)部處理器程序加載的時間，設(shè)置一個定時器，等待內(nèi)部處理器程序加載完成；當(dāng)超過定時器設(shè)定的內(nèi)部處理器程序加載時間后，可編程邏輯器件開始檢測內(nèi)部處理器發(fā)出的信號，如果檢測到信號則可編程邏輯器件進(jìn)入正常工作模式，整個SIP芯片進(jìn)入正常工作模式;如果檢測不到處理器發(fā)送的信號，轉(zhuǎn)向步驟三；
[0012]步驟三:復(fù)位內(nèi)部處理器，同時將第一外部程序存儲器與內(nèi)部處理器連接，讓內(nèi)部處理器再次加載啟動程序；
[0013]步驟四:重復(fù)步驟二、三，如果成功則正常工作，如果不成功則繼續(xù)連接下一個外部程序存儲器，直到加載成功。
[0014](三)有益效果
[0015]上述技術(shù)方案所提供的用于SiP芯片上電程序加載冗余備份方法，利用可編程邏輯器件中實(shí)現(xiàn)的看門狗電路機(jī)制，對SiP芯片內(nèi)部核心處理器的上電程序加載進(jìn)行智能檢測和控制，當(dāng)內(nèi)部處理器加載內(nèi)部存儲器中啟動程序出現(xiàn)錯誤時，可以切換處理器加載程序到SiP外部冗余程序存儲器，保證SiP芯片內(nèi)部處理器能夠正常實(shí)現(xiàn)程序啟動。
【附圖說明】
[0016]圖1為本發(fā)明實(shí)施例的系統(tǒng)架構(gòu)框圖。
[0017]圖2為本發(fā)明實(shí)施例中可編程邏輯器件的工作流程圖。
【具體實(shí)施方式】
[0018]為使本發(fā)明的目的、內(nèi)容和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖和實(shí)施例，對本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。
[0019]本發(fā)明主要針對具有將處理器及配置Flash芯片同時封入系統(tǒng)封裝芯片的SiP芯片設(shè)計(jì)。
[0020]如圖1所示，本實(shí)施例在現(xiàn)有SiP封裝芯片的基礎(chǔ)上，在系統(tǒng)封裝內(nèi)部加入一顆可編程邏輯器件，該器件可以是FPGA、CPLD等芯片，主要用于檢測SiP封裝芯片內(nèi)部處理器是否正常啟動，同時用于切換內(nèi)部處理器與內(nèi)部Flash(程序存儲器)或外部Flash的連接，該可編程邏輯器件位于內(nèi)部處理器與Flash芯片之間，連接關(guān)系如圖1所示。
[0021]本實(shí)施例需要在原有SiP芯片封裝中增加備用的Flash芯片引腳，用于內(nèi)部處理器在內(nèi)部Flash失效時，從外部Flash讀取啟動程序，增加的引腳數(shù)量與Flash芯片的類型有關(guān)。
[0022]默認(rèn)情況下，內(nèi)部處理器從內(nèi)部Flash中讀取程序，當(dāng)內(nèi)部處理器正常加載程序后，內(nèi)部處理器定時向可編程邏輯器件內(nèi)部發(fā)送一個信號，可編程邏輯器件檢測到該信號則認(rèn)為內(nèi)部處理器正常啟動；如果超過規(guī)定時間沒有檢測到該信號，則可編程邏輯器件認(rèn)為內(nèi)部處理器啟動異常，將復(fù)位內(nèi)部處理器，切換外部Flash芯片向內(nèi)部處理器加載程序。
[0023]本實(shí)施例中采用的處理器程序加載芯片可以是并行的Flash芯片、ROM芯片，也可以是SPI接口的串行Flash芯片或ROM芯片。不同類型的芯片不影響本方案的設(shè)計(jì)。
[0024]本實(shí)施例所述的可編程邏輯器件可以利用SiP芯片內(nèi)部原有的可編程邏輯器件，也可以是為該功能加入一顆小型的可編程邏輯器件。對于該實(shí)現(xiàn)該功能只需要占用很少的可編程邏輯器件資源。
[0025]本實(shí)施例通過在SiP芯片內(nèi)部處理器、程序存儲器之間加入一個可編程邏輯器件，實(shí)現(xiàn)了 SiP芯片程序加載的冗余備份，保證了 SiP芯片工作的可靠性。
[0026]如圖2所示，本實(shí)施例可編程邏輯器件工作流程如下:
[0027]1.可編程邏輯器件在上電后默認(rèn)將內(nèi)部程序存儲器與處理器相連，處理器通過可編程邏輯器加載內(nèi)部程序存儲器中的程序，程序加載成功后，加載的程序?qū)⒖刂铺幚砥飨蚩删幊踢壿嬈骷〞r發(fā)送一個信號。
[0028]2.可編程邏輯器件將根據(jù)處理器程序加載的時間，設(shè)置一個定時器，等待處理器程序加載完成。當(dāng)超過定時器設(shè)定的處理器程序加載時間后，可編程邏輯器件將開始檢測處理器發(fā)出的信號。如果檢測到信號則可編程邏輯器件進(jìn)入正常工作模式，整個SIP芯片進(jìn)入正常工作模式。
[0029]3.如果檢測不到處理器發(fā)送的信號，可編程邏輯器件將認(rèn)定處理器啟動異常。復(fù)位處理器，同時將外部存儲器I與處理器連接，讓處理器再次加載啟動程序。
[0030]4.重復(fù)2、3步驟，如果成功則正常工作，如果再不成功就連接下一個外部程序存儲器，直到所有外部程序存儲器都加載一遍。
[0031]由上述技術(shù)方案可以看出，本發(fā)明具有以下顯著特點(diǎn):
[0032]1.可以可靠性的實(shí)現(xiàn)SiP芯片的處理器程序加載，解決SiP內(nèi)部程序存儲器失效的問題；
[0033]2.通過可編程邏輯器件能夠?qū)?nèi)部處理器啟動是否正常進(jìn)行監(jiān)控，可以實(shí)現(xiàn)SiP芯片的可靠加載；
[0034]3.本方案占有較少的設(shè)計(jì)資源，如果SiP芯片內(nèi)部存在可編程邏輯器件，則可以在不影響SiP內(nèi)部可編程邏輯器件的正常功能的情況下實(shí)現(xiàn)本方案所提的功能，如果內(nèi)部沒有可編程邏輯器件，則增加一個很小的可編程邏輯器件就可以實(shí)現(xiàn)本方案所提的功能；
[0035]4.利用本方案所提的設(shè)計(jì)，可以實(shí)現(xiàn)多個程序存儲器的冗余備份。
[0036]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變形，這些改進(jìn)和變形也應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種用于SiP芯片上電程序加載冗余備份裝置，所述SiP芯片包括內(nèi)部處理器和內(nèi)部程序存儲器，其特征在于，還包括一顆可編程邏輯器件，可編程邏輯器件與內(nèi)部處理器和內(nèi)部程序存儲器分別連接，用于檢測內(nèi)部處理器是否正常啟動;SiP芯片封裝中增加備用的程序存儲器芯片引腳，芯片引腳連接可編程邏輯器件，在內(nèi)部處理器讀取內(nèi)部程序存儲器失效時，由可編程邏輯器件從外部程序存儲器讀取啟動程序。2.如權(quán)利要求1所述的用于SiP芯片上電程序加載冗余備份裝置，其特征在于，所述可編程邏輯器件為SiP芯片自帶的或者外加的FPGA或CPLD。3.—種用于SiP芯片上電程序加載冗余備份方法，其特征在于，包括以下步驟: 步驟一:可編程邏輯器件在上電后將內(nèi)部程序存儲器與內(nèi)部處理器相連，內(nèi)部處理器通過可編程邏輯器加載內(nèi)部程序存儲器中的程序，程序加載成功后，加載的程序?qū)⒖刂苾?nèi)部處理器向可編程邏輯器件定時發(fā)送一個信號； 步驟二:可編程邏輯器件根據(jù)內(nèi)部處理器程序加載的時間，設(shè)置一個定時器，等待內(nèi)部處理器程序加載完成；當(dāng)超過定時器設(shè)定的內(nèi)部處理器程序加載時間后，可編程邏輯器件開始檢測內(nèi)部處理器發(fā)出的信號，如果檢測到信號則可編程邏輯器件進(jìn)入正常工作模式，整個SIP芯片進(jìn)入正常工作模式;如果檢測不到處理器發(fā)送的信號，轉(zhuǎn)向步驟三； 步驟三:復(fù)位內(nèi)部處理器，同時將第一外部程序存儲器與內(nèi)部處理器連接，讓內(nèi)部處理器再次加載啟動程序； 步驟四:重復(fù)步驟二、三，如果成功則正常工作，如果不成功則繼續(xù)連接下一個外部程序存儲器，直到加載成功。
【專利摘要】本發(fā)明公開了一種用于SiP芯片上電程序加載冗余備份裝置，SiP芯片包括內(nèi)部處理器、內(nèi)部程序存儲器和一顆可編程邏輯器件，可編程邏輯器件與內(nèi)部處理器和內(nèi)部程序存儲器分別連接，用于檢測內(nèi)部處理器是否正常啟動；SiP芯片封裝中增加備用的程序存儲器芯片引腳，芯片引腳連接可編程邏輯器件，在內(nèi)部處理器讀取內(nèi)部程序存儲器失效時，由可編程邏輯器件從外部程序存儲器讀取啟動程序。本發(fā)明利用可編程邏輯器件中實(shí)現(xiàn)的看門狗電路機(jī)制，對SiP芯片內(nèi)部核心處理器的上電程序加載進(jìn)行智能檢測和控制，當(dāng)內(nèi)部處理器加載內(nèi)部存儲器中啟動程序出現(xiàn)錯誤時，可以切換處理器加載程序到SiP外部冗余程序存儲器，保證SiP芯片內(nèi)部處理器正常實(shí)現(xiàn)程序啟動。
【IPC分類】G06F11/14
【公開號】CN105607966
【申請?zhí)枴緾N201510755775
【發(fā)明人】朱天成, 李鑫, 張楠, 侯俊馬, 王可
【申請人】天津津航計(jì)算技術(shù)研究所
【公開日】2016年5月25日
【申請日】2015年11月6日