防復(fù)制數(shù)據(jù)存儲(chǔ)裝置的制造方法
【專利說明】防復(fù)制數(shù)據(jù)存儲(chǔ)裝置
[0001]
技術(shù)領(lǐng)域
[0002]本發(fā)明涉及數(shù)據(jù)保護(hù)技術(shù)領(lǐng)域，具體地，涉及一種防復(fù)制數(shù)據(jù)存儲(chǔ)裝置。
【背景技術(shù)】
[0003]隨著辦公自動(dòng)化的發(fā)展，目前企業(yè)較多的項(xiàng)目管理也采用電子方式管理，甚至通過各種共享技術(shù)，使得用戶可以通過授權(quán)的電腦、平板、手機(jī)等設(shè)備查看和管理項(xiàng)目。
[0004]電子化項(xiàng)目管理雖然實(shí)現(xiàn)了項(xiàng)目管理方便的問題，但是其存在新的問題，其中最重要的就是網(wǎng)絡(luò)安全，比如黑客到項(xiàng)目平臺(tái)上盜取項(xiàng)目數(shù)據(jù)等，所以需要設(shè)立相應(yīng)的網(wǎng)絡(luò)防護(hù)，尤其是嵌入式設(shè)備。
[0005]目前主要的數(shù)據(jù)防復(fù)制方式主要采用邏輯加密方式和簡(jiǎn)單的對(duì)比認(rèn)證模式完成通信驗(yàn)證，第I種方式通常是采用一個(gè)EEPOM加上外圍邏輯電路，通過簡(jiǎn)單邏輯認(rèn)證口令進(jìn)行保護(hù)認(rèn)證，保護(hù)效果較差，第2種方式是受保護(hù)的芯片同防復(fù)制電路之間在上電時(shí)進(jìn)行通信驗(yàn)證，但由于通信線路上傳輸?shù)臄?shù)據(jù)容易被檢測(cè)，從而破解其驗(yàn)證過程。
[0006]更高級(jí)的保護(hù)方式方法采用口令認(rèn)證的方式，防復(fù)制芯片和被保護(hù)芯片內(nèi)置相同密鑰和對(duì)稱算法，通過發(fā)送數(shù)據(jù)并加密返回的方式來進(jìn)行對(duì)比驗(yàn)證，能有效的保護(hù)芯片內(nèi)的主程序，但是由于每次發(fā)送的是固定的或者周期性的數(shù)據(jù)，這種方法還具有安全隱患，例如，可通過監(jiān)控通信線路并模擬數(shù)據(jù)返回來破解。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的就在于克服上述現(xiàn)有技術(shù)的缺點(diǎn)和不足，提供一種防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，該防復(fù)制數(shù)據(jù)存儲(chǔ)裝置采用動(dòng)態(tài)隨機(jī)數(shù)據(jù)對(duì)比認(rèn)證的方法對(duì)數(shù)據(jù)存儲(chǔ)裝置進(jìn)行監(jiān)控保護(hù)，防止數(shù)據(jù)被非法復(fù)制，造成信息泄露。
[0008]本發(fā)明解決上述問題所采用的技術(shù)方案是:
防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，包括微處理器、存儲(chǔ)數(shù)據(jù)的存儲(chǔ)芯片和防復(fù)制芯片；
所述存儲(chǔ)芯片包括:隨機(jī)明文產(chǎn)生模塊，用于產(chǎn)生隨機(jī)明文；隨機(jī)明文發(fā)送模塊，將隨機(jī)明文產(chǎn)生模塊產(chǎn)生的隨機(jī)明文發(fā)送給防復(fù)制芯片；第一加密電路，用于將隨機(jī)明文產(chǎn)生模塊產(chǎn)生的隨機(jī)明文加密成隨機(jī)密文；密文接收模塊，用于接收防復(fù)制芯片發(fā)送至的隨機(jī)密文；密文對(duì)比模塊，用于對(duì)比密文接收模塊接收的隨機(jī)密文與第一加密電路加密的隨機(jī)密文，如果兩個(gè)隨機(jī)密文不同，則向微處理器發(fā)送報(bào)警信號(hào)；
所述防復(fù)制芯片包括:隨機(jī)明文接收模塊，用于接收隨機(jī)明文發(fā)送模塊發(fā)送至的隨機(jī)明文；第二加密電路，用于將隨機(jī)明文接收模塊接收的隨機(jī)明文加密成隨機(jī)密文；密文發(fā)送模塊，用于將第二加密電路加密的隨機(jī)密文發(fā)送給存儲(chǔ)芯片；
所述微處理器用于在接收到密文對(duì)比模塊的報(bào)警信號(hào)時(shí)控制存儲(chǔ)芯片停止工作；所述第一加密電路和第二加密電路相同。
[0009]作為本發(fā)明的進(jìn)一步改進(jìn)，所述存儲(chǔ)芯片還包括產(chǎn)生隨機(jī)數(shù)的AD轉(zhuǎn)換器，AD轉(zhuǎn)換器的輸出端連接隨機(jī)明文產(chǎn)生模塊的輸入端。
[0010]進(jìn)一步，所述存儲(chǔ)芯片還包括定時(shí)器，所述隨機(jī)明文產(chǎn)生模塊根據(jù)定時(shí)器的計(jì)時(shí)定時(shí)產(chǎn)生隨機(jī)明文。
[0011]進(jìn)一步，所述第一加密電路和第二加密電路為AES加密電路，AES加密電路采用AES算法對(duì)隨機(jī)明文加密生成密文。
[0012]進(jìn)一步，所述隨機(jī)明文、隨機(jī)密文均為128位。
[0013]綜上，本發(fā)明的有益效果是:本發(fā)明采用動(dòng)態(tài)隨機(jī)數(shù)據(jù)對(duì)比認(rèn)證的方法對(duì)數(shù)據(jù)存儲(chǔ)裝置進(jìn)行監(jiān)控保護(hù)，防止數(shù)據(jù)被非法復(fù)制，造成信息泄露。
【附圖說明】
[0014]圖1是本發(fā)明的一個(gè)具體實(shí)施例的結(jié)構(gòu)框圖；
圖2是本發(fā)明的工作流程。
【具體實(shí)施方式】
[0015]下面結(jié)合實(shí)施例及附圖，對(duì)本發(fā)明作進(jìn)一步地的詳細(xì)說明，但本發(fā)明的實(shí)施方式不限于此。
[0016]本實(shí)施例中需要保護(hù)的數(shù)據(jù)存儲(chǔ)裝置，其內(nèi)安裝有存儲(chǔ)數(shù)據(jù)的存儲(chǔ)芯片和防復(fù)制芯片，存儲(chǔ)芯片和防復(fù)制芯片內(nèi)均設(shè)置有加密電路；本實(shí)施例中存儲(chǔ)芯片采用嵌入式芯片，所述加密電路為AES加密電路，AES加密電路采用AES算法對(duì)隨機(jī)明文加密生成密文。
[0017]如圖1所示，防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，包括微處理器、存儲(chǔ)數(shù)據(jù)的存儲(chǔ)芯片和防復(fù)制芯片；
所述存儲(chǔ)芯片包括:隨機(jī)明文產(chǎn)生模塊，用于產(chǎn)生隨機(jī)明文；隨機(jī)明文發(fā)送模塊，將隨機(jī)明文產(chǎn)生模塊產(chǎn)生的隨機(jī)明文發(fā)送給防復(fù)制芯片；第一加密電路，用于將隨機(jī)明文產(chǎn)生模塊產(chǎn)生的隨機(jī)明文加密成隨機(jī)密文；密文接收模塊，用于接收防復(fù)制芯片發(fā)送至的隨機(jī)密文；密文對(duì)比模塊，用于對(duì)比密文接收模塊接收的隨機(jī)密文與第一加密電路加密的隨機(jī)密文，如果兩個(gè)隨機(jī)密文不同，則向微處理器發(fā)送報(bào)警信號(hào)；
所述防復(fù)制芯片包括:隨機(jī)明文接收模塊，用于接收隨機(jī)明文發(fā)送模塊發(fā)送至的隨機(jī)明文；第二加密電路，用于將隨機(jī)明文接收模塊接收的隨機(jī)明文加密成隨機(jī)密文；密文發(fā)送模塊，用于將第二加密電路加密的隨機(jī)密文發(fā)送給存儲(chǔ)芯片；
所述微處理器用于在接收到密文對(duì)比模塊的報(bào)警信號(hào)時(shí)控制存儲(chǔ)芯片停止工作；所述第一加密電路和第二加密電路相同。
[0018]實(shí)施例2:
在實(shí)施例1的基礎(chǔ)上，本實(shí)施例中，所述存儲(chǔ)芯片還包括產(chǎn)生隨機(jī)數(shù)的AD轉(zhuǎn)換器、定時(shí)器，AD轉(zhuǎn)換器的輸出端連接隨機(jī)明文產(chǎn)生模塊的輸入端，所述隨機(jī)明文產(chǎn)生模塊根據(jù)定時(shí)器的計(jì)時(shí)定時(shí)產(chǎn)生隨機(jī)明文。
[0019]所述第一加密電路和第二加密電路為AES加密電路，AES加密電路采用AES算法對(duì)隨機(jī)明文加密生成密文。所述隨機(jī)明文、隨機(jī)密文均為128位。
[0020]如圖2所示，本發(fā)明的工作流程也即防復(fù)制數(shù)據(jù)存儲(chǔ)裝置的防復(fù)制監(jiān)控保護(hù)方法包括以下步驟:
51、存儲(chǔ)芯片的AD轉(zhuǎn)換器產(chǎn)生隨機(jī)數(shù)；
52、存儲(chǔ)芯片的隨機(jī)明文產(chǎn)生模塊從AD轉(zhuǎn)換器讀取隨機(jī)數(shù)生成128位隨機(jī)明文；
53、存儲(chǔ)芯片的隨機(jī)明文發(fā)送模塊將步驟S2中產(chǎn)生的隨機(jī)明文發(fā)送給防復(fù)制芯片；
54、防復(fù)制芯片的隨機(jī)明文接口模塊接收存儲(chǔ)芯片發(fā)送至的隨機(jī)明文，并利用自身的第二加密電路對(duì)收到的隨機(jī)明文進(jìn)行加密，生成128位隨機(jī)密文通過密文發(fā)送模塊發(fā)送給存儲(chǔ)芯片；
55、存儲(chǔ)芯片利用自身的第一加密電路對(duì)步驟S2中生成的隨機(jī)明文進(jìn)行加密生成128位隨機(jī)密文；
56、存儲(chǔ)芯片密文接收模塊接收防復(fù)制芯片發(fā)送至的隨機(jī)密文，密文對(duì)比模塊將密文接收模塊接收的隨機(jī)密文與第一加密電路生成的128位隨機(jī)密文進(jìn)行比較，如果兩個(gè)隨機(jī)密文相同則不進(jìn)行任何操作并在設(shè)定時(shí)間后跳轉(zhuǎn)到步驟SI進(jìn)行下一輪監(jiān)控，如果不同則發(fā)送報(bào)警信號(hào)給微處理器，由微處理器控制，結(jié)束存儲(chǔ)芯片正在運(yùn)行的所有程序；所述的設(shè)定時(shí)間不大于I秒，由定時(shí)器計(jì)時(shí)觸發(fā)。
[0021]其中步驟S5與步驟S4和步驟S3不分先后順序，即步驟S5只要在步驟S2至步驟S6中完成即可。
[0022]本發(fā)明采用動(dòng)態(tài)隨機(jī)數(shù)據(jù)加密對(duì)比認(rèn)證的方法，在防復(fù)制芯片內(nèi)置高級(jí)加密標(biāo)準(zhǔn)AES( Advanced Encrypt1n Standard)硬件加密電路，被保護(hù)電路的啟動(dòng)代碼中置入同樣功能的AES加密算法，被保護(hù)嵌入式芯片在啟動(dòng)前運(yùn)行中執(zhí)行多次AES密碼校驗(yàn)操作，如校驗(yàn)密碼正確則系統(tǒng)正常運(yùn)行，而校驗(yàn)密碼錯(cuò)誤則系統(tǒng)軟件中止運(yùn)行。采用動(dòng)態(tài)隨機(jī)數(shù)據(jù)對(duì)比認(rèn)證的方法對(duì)數(shù)據(jù)存儲(chǔ)裝置進(jìn)行監(jiān)控保護(hù)，防止數(shù)據(jù)被非法復(fù)制，造成信息泄露。
[0023]以上僅是本發(fā)明的優(yōu)選實(shí)施方式，本發(fā)明的保護(hù)范圍并不僅局限于上述實(shí)施例，凡屬于本發(fā)明思路下的技術(shù)方案均屬于本發(fā)明的保護(hù)范圍。應(yīng)當(dāng)指出，對(duì)于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明原理前提下的若干改進(jìn)和潤(rùn)飾，應(yīng)視為本發(fā)明的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，其特征在于，包括微處理器、存儲(chǔ)數(shù)據(jù)的存儲(chǔ)芯片和防復(fù)制芯片， 所述存儲(chǔ)芯片包括: 隨機(jī)明文產(chǎn)生模塊，用于產(chǎn)生隨機(jī)明文； 隨機(jī)明文發(fā)送模塊，將隨機(jī)明文產(chǎn)生模塊產(chǎn)生的隨機(jī)明文發(fā)送給防復(fù)制芯片； 第一加密電路，用于將隨機(jī)明文產(chǎn)生模塊產(chǎn)生的隨機(jī)明文加密成隨機(jī)密文； 密文接收模塊，用于接收防復(fù)制芯片發(fā)送至的隨機(jī)密文； 密文對(duì)比模塊，用于對(duì)比密文接收模塊接收的隨機(jī)密文與第一加密電路加密的隨機(jī)密文，如果兩個(gè)隨機(jī)密文不同，則向微處理器發(fā)送報(bào)警信號(hào)； 所述防復(fù)制芯片包括: 隨機(jī)明文接收模塊，用于接收隨機(jī)明文發(fā)送模塊發(fā)送至的隨機(jī)明文； 第二加密電路，用于將隨機(jī)明文接收模塊接收的隨機(jī)明文加密成隨機(jī)密文； 密文發(fā)送模塊，用于將第二加密電路加密的隨機(jī)密文發(fā)送給存儲(chǔ)芯片； 所述微處理器用于在接收到密文對(duì)比模塊的報(bào)警信號(hào)時(shí)控制存儲(chǔ)芯片停止工作；所述第一加密電路和第二加密電路相同。2.根據(jù)權(quán)利要求1所述的防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，其特征在于，所述存儲(chǔ)芯片還包括產(chǎn)生隨機(jī)數(shù)的AD轉(zhuǎn)換器，AD轉(zhuǎn)換器的輸出端連接隨機(jī)明文產(chǎn)生模塊的輸入端。3.根據(jù)權(quán)利要求1所述的防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，其特征在于，所述存儲(chǔ)芯片還包括定時(shí)器，所述隨機(jī)明文產(chǎn)生模塊根據(jù)定時(shí)器的計(jì)時(shí)定時(shí)產(chǎn)生隨機(jī)明文。4.根據(jù)權(quán)利要求1至3任一所述的防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，其特征在于，所述第一加密電路和第二加密電路為AES加密電路，AES加密電路采用AES算法對(duì)隨機(jī)明文加密生成密文。5.根據(jù)權(quán)利要求1至3任一所述的防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，其特征在于，所述隨機(jī)明文、隨機(jī)密文均為128位。
【專利摘要】防復(fù)制數(shù)據(jù)存儲(chǔ)裝置，包括微處理器、存儲(chǔ)芯片和防復(fù)制芯片，存儲(chǔ)芯片包括隨機(jī)明文產(chǎn)生模塊、發(fā)送隨機(jī)明文給防復(fù)制芯片的隨機(jī)明文發(fā)送模塊、加密隨機(jī)明文的第一加密電路、接收防復(fù)制芯片發(fā)送至的隨機(jī)密文的密文接收模塊、用于對(duì)比密文接收模塊接收的隨機(jī)密文與第一加密電路加密的隨機(jī)密文并在兩個(gè)密文不同時(shí)向微處理器發(fā)送報(bào)警信號(hào)的密文對(duì)比模塊；防復(fù)制芯片包括隨機(jī)明文接收模塊、加密隨機(jī)明文的第二加密電路、密文發(fā)送模塊；微處理器在接收到報(bào)警信號(hào)時(shí)控制存儲(chǔ)芯片停止工作；所述第一加密電路和第二加密電路相同。本發(fā)明采用動(dòng)態(tài)隨機(jī)數(shù)據(jù)對(duì)比認(rèn)證的方法對(duì)數(shù)據(jù)存儲(chǔ)裝置進(jìn)行監(jiān)控保護(hù)，防止數(shù)據(jù)被非法復(fù)制，造成信息泄露。
【IPC分類】G06F21/79, G06F21/72
【公開號(hào)】CN105117664
【申請(qǐng)?zhí)枴緾N201510460512
【發(fā)明人】黃其
【申請(qǐng)人】成都億信標(biāo)準(zhǔn)認(rèn)證集團(tuán)有限公司
【公開日】2015年12月2日
【申請(qǐng)日】2015年7月31日