專利名稱：：具有多功能外圍處理子系統(tǒng)的高性能/低成本視頻游戲系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種高性能低成本的視頻游戲系統(tǒng)，尤其是，本發(fā)明涉及一種具有多功能的玩家控制器處理子系統(tǒng)和可隨意擴(kuò)展且具有低引出端數(shù)的視頻游戲外存儲器的視頻游戲系統(tǒng)?；谖⑻幚砥鞯募彝ビ螒蛳到y(tǒng)，如任天堂娛樂系統(tǒng)和超任娛樂系統(tǒng)，已經(jīng)相當(dāng)成功，其原因部分是因?yàn)槠淠軌蚪换ナ降禺a(chǎn)生包含大量動畫的運(yùn)動物體的令人激動的視頻圖形。這里所述的視頻游戲系統(tǒng)，也在同時提交的馮·霍克等人為發(fā)明人的專利申請中詳述，可以玩包括三維圖象的游戲，這種圖象具有深度真實(shí)感，遠(yuǎn)勝于各種其他已知的視頻游戲系統(tǒng)，在過去，用于交互式產(chǎn)生這種圖像的計算機(jī)系統(tǒng)價值幾萬美元。為了以對普通消費(fèi)者可承受的價格提供這種高性能的視頻游戲系統(tǒng)，視頻游戲系統(tǒng)中許多特點(diǎn)被特別優(yōu)化，為此，采用低引出端數(shù)但可提供高度靈活的今后可擴(kuò)展性能的新型多功能元件使許多獨(dú)特的特性被結(jié)合到上述系統(tǒng)中。如任天堂娛樂系統(tǒng)和超任娛樂系統(tǒng)等視頻游戲系統(tǒng)的處理器和/或圖形處理單元，對來自玩家輸入/游戲控制裝置即，玩家控制器的信號的處理進(jìn)行直接控制，這些已有的系統(tǒng)不包括與游戲微處理器共同作用的玩家控制器處理子系統(tǒng)和處理指令的圖形處理單元，以處理與玩家控制器有關(guān)的輸入/輸出。本發(fā)明涉及一種多功能外圍處理子系統(tǒng)，外接到游戲微處理器和執(zhí)行處理玩家控制器輸入/輸出的指令的協(xié)處理器，以減輕圖形處理子系統(tǒng)的處理負(fù)擔(dān)，外圍處理子系統(tǒng)用于控制玩家控制器輸入/輸出處理和在游戲進(jìn)行時一直執(zhí)行游戲證實(shí)安全檢驗(yàn)外圍處理子系統(tǒng)也用于在游戲卡/視頻游戲系統(tǒng)控制臺建立初始通信協(xié)議時用存貯在其引導(dǎo)ROM中的指令來開始進(jìn)行游戲。外圍接口由一三比特寬的串行總線連接到協(xié)處理器，在該總線上一條線接收命令，另一條線為時鐘信號，各種響應(yīng)則通過第三條串行線傳送到協(xié)處理器，外圍接口包括用于控制各個外圍接口功能的一個微處理器，一個讀/寫隨機(jī)存取存儲器，一個引導(dǎo)ROM，一個協(xié)處理器命令通道接口，一個玩家控制器道道接口等，各部件與該微處理器交互作用以有效地處理玩家控制器命令，同時也執(zhí)行其它重要功能而不需要明顯的主處理器處理時間。協(xié)處理命令通道接口響應(yīng)于協(xié)處理器時鐘和命令控制信號以允許訪問隨機(jī)存取存儲器和引導(dǎo)ROM，以及產(chǎn)生控制信號以中斷外圍接口微處理器，也可以執(zhí)行外圍接口宏以開始對每一外圍器件的讀或?qū)戇^程，并在以后將存在隨機(jī)存取存儲器中的過程結(jié)果傳送到游戲微處理器主存儲器。按照本發(fā)明的另一方面，在實(shí)施例中以游戲卡的形式使用一種便攜式存儲器件，由于使用了多路地址/數(shù)據(jù)總線而有較低的輸出引腳數(shù)。與存儲器存取有關(guān)的定時信號傳送到游戲卡中，該卡可按照檢測到的地址域可編程地改變，而地址域則用來建立由視頻游戲系統(tǒng)使用的存儲器件的類型。結(jié)合附圖通過參見下面對最佳實(shí)施例的詳細(xì)敘述可更好和更完整地理解本發(fā)明的這些和其它特點(diǎn)和優(yōu)點(diǎn)，其中圖1是按照本發(fā)明的一種視頻游戲系統(tǒng)的實(shí)施例的立體視圖；圖2是圖1中所示視頻游戲控制面板和游戲卡的方框圖；圖3A是在圖2中所示視頻游戲控制面板中采用的與復(fù)位有關(guān)的電路的方框圖；圖3B表示由圖3A的電路產(chǎn)生的定時信號；圖4A和4B是一更詳細(xì)的實(shí)例，采用了圖2方框圖中所示視頻游戲控制面板；圖5A所示為出現(xiàn)在外圍接口系統(tǒng)的協(xié)處理器之間的通信信道上的信號；圖5B表示用于圖示該通信信道上傳送的命令的時序信號；圖6A-F表示用這里所述系統(tǒng)可得到的3D屏幕效果；圖7是圖2中所示外圍接口的方框圖；圖8進(jìn)一步詳細(xì)表示圖7所示DIF信道；圖9A是進(jìn)一步詳細(xì)表示圖7方框圖中端口之一的游戲操縱桿信道控制器的方框圖；圖9B圖示了從玩家控制器傳送到外圍接口138的數(shù)據(jù)的表示；圖10A至10C是表示圖7中所示玩家控制器通道工作的收發(fā)模式的流程圖；圖11表示帶有存儲卡的一種玩家控制器；圖12是一種卡式存儲裝置和有關(guān)訪問電路的方框圖；圖13和14是與圖12所示存儲器系統(tǒng)有關(guān)的時序控制和數(shù)據(jù)信號。圖1表示一種按照本發(fā)明的視頻游戲系統(tǒng)50的例子。圖示視頻游戲系統(tǒng)50包括主控制器52、視頻游戲存儲裝置64、以及手持控制器56a、b(或其他用戶輸入裝置)。主控制器52連接到傳統(tǒng)的家用彩色電視機(jī)58上，電視機(jī)58在其電視屏幕60上顯示3D視頻游戲圖像，并通過其揚(yáng)聲器62a、b重放立體聲。在圖示實(shí)施例中，視頻游戲存儲裝置54是可更換的存儲卡的形式，可插入到控制器52上表面66的槽64中。本發(fā)明可采用多種存儲媒介，如CDROM、軟盤等，本例中視頻存儲裝置包括一塑料殼68中裝著的印刷電路板70。印刷電路板70邊緣72形成了一組電連接端74，當(dāng)視頻游戲存儲裝置68插入到主控制器槽64中時，卡式電連接74與主控制器中的相應(yīng)“邊緣連接器”形成電接觸。這一動作使印刷電路板存儲裝置72電連接到主控制器52中電路。在本例中，存儲裝置殼體68中印刷電路板70上至少有一塊“只讀存儲器”芯片76。這一“只讀存儲器”芯片76存儲特定視頻游戲所具有的指令和其他信息，一個游戲卡存儲裝置54的只讀存儲器芯心76可以包含例如驚險游戲，而另一存儲裝置54可包含汽車比賽游戲教育游戲等的指令和信息。為了玩另一個游戲，視頻游戲系統(tǒng)60的使用者只需把適當(dāng)?shù)拇鎯ρb置54插入主控制槽64，由此把該存儲裝置的只讀存儲器芯片76(以及其可能含有的其他電路)連接到控制器52。這使控制器52中的計算機(jī)系統(tǒng)可訪問只讀存儲器76中的信息，該信息控制計算機(jī)系統(tǒng)進(jìn)行適當(dāng)?shù)囊曨l游戲，在彩色電視機(jī)58上顯示圖像和重放聲音，如只讀存儲器游戲程序信息中所控制的那樣。為安裝用于玩游戲的視頻游戲系統(tǒng)50，使用者首先在控制器52和電視機(jī)58之間插上電纜線78，使它們連在一起，控制器52產(chǎn)生“視頻”信號和“音頻”信號來控制彩色電視機(jī)58“視頻”信號控制圖像在電視屏幕60上顯示，“音頻”信號以聲音形式從電視機(jī)揚(yáng)聲器62中重放。根據(jù)彩色電視機(jī)58的類型，可能需要在控制器52與彩色電視機(jī)58之間連接傳統(tǒng)的“RF調(diào)制器”。該“RF調(diào)制器”(未畫出)將控制器52的視頻和音頻直接輸出轉(zhuǎn)換成廣播型電視信號(例如電視信道2或3)，其可由電視機(jī)的內(nèi)部“調(diào)諧器”接收和處理，其他傳統(tǒng)的彩色電視機(jī)58具有視頻和音頻直接輸入插座，所以不需這種中間RF調(diào)制器。然后，使用者需要把控制板52連接到電源，電源可包括傳統(tǒng)的AC適配器(未畫出)，其插入標(biāo)準(zhǔn)的家用墻上電氣插座，將家用電壓轉(zhuǎn)換成適于對控制板52供電的低電壓DC信號，然后，使用者可以接上最多4個手持控制器56a、56b到主單元前面板82上對應(yīng)的連接器82n-80d。控制器56可有多種形式，在本例中，控制器56a、b包括各個功能控制按鈕，如84a-c和x-y開關(guān)86a、b，用于例如指出電視機(jī)屏幕60上顯示的玩家可控制角色應(yīng)移動的方向(上、下、左或右)，其他可能的控制板包括游戲操縱桿、鼠標(biāo)和多種其他各種傳統(tǒng)的用戶輸入裝置。本系統(tǒng)設(shè)計成適于擴(kuò)展，以便于能加入尚未規(guī)定的各種外圍設(shè)備，這通過加入一可編程的外圍設(shè)備輸入/輸出系統(tǒng)(下面詳述)來完成，該系統(tǒng)允許由程序指令來指定設(shè)備類型和狀態(tài)。在使用中，用戶選擇含有所要的視頻游戲的存儲設(shè)備54，將其插入控制槽64(由此將只讀存儲器76和其它卡式電子元件連接到主控制電路)，隨后用戶操縱電源開關(guān)88來打開視頻游戲系統(tǒng)50，操縱控制器86a、b(根據(jù)所玩的具體視頻游戲，在圖示控制板中最多有四個控制器可供四個人用)對控制板52產(chǎn)生輸入，由此控制視頻游戲進(jìn)行。例如，按下按鈕84a-c之一可開始游戲，移動方向開關(guān)86可使動畫角色在電視機(jī)屏蔽60上在可控制的各個方向移動，根據(jù)存儲在存儲裝置54中的具體游戲，控制器56上這些不同控制84、86可在不同時間執(zhí)行不同功能，若用戶要從頭重來游戲，或?qū)δ承┯螒虺绦蚴褂螒驈?fù)位到已知的繼續(xù)點(diǎn)，可按下復(fù)位鍵90。圖2是連接到游戲卡54的控制板52的實(shí)施例的方框圖，表示主處理器100、協(xié)處理器200、主存儲器300，其包括擴(kuò)展板302主處理器100是執(zhí)行存儲裝置54中視頻游戲程序的計算機(jī)。在本例中，主處理器100經(jīng)主處理器和協(xié)處理200之間的通信通道102和經(jīng)協(xié)處理器與視頻游戲存儲裝置54之間的另一通信通道104a、b上通過，協(xié)處理器200訪問視頻游戲程序?；蛘?，主處理器100可控制協(xié)處理器200從視頻游戲裝置54經(jīng)通道106復(fù)制視頻游戲程序到主存儲器300中，然后主處理器100可經(jīng)協(xié)處理器200和通道102、106訪問主存儲器300中的視頻游戲程序。主處理器100在視頻游戲程序執(zhí)行期間接受來自游戲控制器56的輸入。主處理器100不時地產(chǎn)生協(xié)處理器200執(zhí)行的指令列，協(xié)處理器200在本例中包括一專用高性能具有指定用途的集成電路，其內(nèi)部設(shè)計經(jīng)優(yōu)化以迅速處理3D圖形和數(shù)字音頻信息，在圖示實(shí)施例中，這里所述的協(xié)處理器是任天堂有限公司與硅圖有限公司合資生產(chǎn)的產(chǎn)品，其進(jìn)一步硬件和軟件的細(xì)節(jié)超出本申請敘述范圍，參見共同待批專利No.081，發(fā)明人為VanHook等，題為“用協(xié)處理器提供高速有效的3D圖形和數(shù)字音頻信號處理的高性能低成本視頻游戲系統(tǒng)”，(代理人號723-425)，與本申請同時提交，這里作為參考。本發(fā)明不限于使用上述協(xié)處理器，任何支持快速3D圖形和數(shù)字音頻處理的兼容協(xié)處理器都可采用，響應(yīng)于主處理器100經(jīng)在通道102上提供的指令列表，協(xié)處理器200根據(jù)存貯于主存儲器300和/或視頻游戲存儲裝置54中的數(shù)據(jù)產(chǎn)生視頻和音頻輸出，供彩色電視機(jī)58使用。圖2還表示在本例中協(xié)處理器200的音頻視頻輸出不直接送到電視機(jī)58，而是進(jìn)一步由協(xié)處理器外部電路處理，尤其是，在本例中，協(xié)處理器200以數(shù)字形式輸出其音頻和視頻信息，但常規(guī)的家用電視機(jī)58要求模擬音頻和視頻信息。所以，協(xié)處理器200的數(shù)字輸出必須轉(zhuǎn)換成模擬形式——這一功能對音頻信息是由DAC和混合放大器40完成對視頻信息則由VDAC與編碼器144完成。DAC140中產(chǎn)生的模擬音頻信息由音頻放大器放大和濾波，也可以與經(jīng)連接器154由EXTSOUNDL/R來的控制板52外部音頻信號混合。在VDAC144中產(chǎn)生的模擬視頻信號送到視頻編碼器，在這里它還可以把例如“RGB”輸入轉(zhuǎn)換成與市售電視機(jī)兼容的復(fù)合視頻信號，ADAC和混合放大器140中的放大器放大的立體聲音頻輸出以及視頻DAC和編碼器144的復(fù)合視頻輸出用于直接控制家用彩色電視機(jī)58。部件144中視頻數(shù)模轉(zhuǎn)換器產(chǎn)生的復(fù)合同步信號送到其視頻編碼器，再送到外部連接器154，用于例如可選的光筆或光槍。圖2還表示一時鐘發(fā)生器136(其可被例如圖4A中晶體148控制)，其產(chǎn)生對時間的時序信號并使另一控制板52中元件同步。不同的控制板元件要求不同的時鐘頻率，時鐘發(fā)生器136提供合適的這種時鐘頻率輸出(或可用于由例如分頻再得到合適的時鐘頻率的頻率)。在圖示實(shí)施例中，游戲控制器56不是直接連接到主處理器100，而是經(jīng)串行外圍接口138連接到控制板52，串行外圍接口138使來自最多四至五個游戲控制器56(即4個來自串行I/O總線151的控制器和1個來自連接器154的控制器)的串行數(shù)據(jù)信號多路分離，并將數(shù)據(jù)以預(yù)定格式經(jīng)協(xié)處理200送到主處理器100串行外圍接口138是雙向的，即除了從前面板連接器接收串行信息以外，它還能把主處理器100規(guī)定的串行信息發(fā)送出前面板連接器外部，串接接口138由協(xié)處理器串行接口(未畫出)接收主存儲器RDRAM數(shù)據(jù)、時鐘信號、命令和發(fā)送數(shù)據(jù)/響應(yīng)，I/O命令送到串行接口138由其內(nèi)部處理器執(zhí)行，如下所述，以這一方式，外圍接口的處理器(圖7中250)處理I/O任務(wù)，從而減少了主處理器100處理負(fù)擔(dān)，如下面關(guān)于圖7的詳述，串行接口138也包括一個“引導(dǎo)ROM(只讀存儲器)”，其存儲少量初始程序加載(IPL)碼。存在外圍接口引導(dǎo)ROM中的IPC碼由主處理器100在起動和/或復(fù)位時執(zhí)行，使主處理器開始執(zhí)行存儲裝置54中的游戲程序指令108，初始游戲指令108反過來又控制主處理器100以初始化驅(qū)動程序和訪問主存儲器300所需的控制器。在該示例中，串行外圍接口138包括處理器(見圖7)，其除了執(zhí)行上述I/O任務(wù)外，也與存儲器54中有關(guān)安全處理器通訊，這對處理器(一個在存儲裝置54中，另一在控制板52中)與主處理器120一起執(zhí)行鑒別功能，確保只有被許可的存儲裝置可用于視頻游戲控制板52中。如圖2和3A所示，外圍接口128接收來自復(fù)位IC139的開機(jī)復(fù)位信號，復(fù)位IC139檢測適當(dāng)?shù)拈撝惦妷海S后產(chǎn)生開機(jī)復(fù)位信號，導(dǎo)致電路162產(chǎn)生一冷啟動信號，該信號送到主處理器100的復(fù)位輸入。為確保在適當(dāng)?shù)臅r刻產(chǎn)生冷啟動信號，一延遲信號CLDCAP送到冷啟動信號發(fā)生電路162，冷啟動信號發(fā)生器162包括一史密特(Schmidt)觸發(fā)器電路(其從復(fù)位IC139接收復(fù)位IC信號)，其輸出送到一個AND門的輸入，史密特觸發(fā)器的輸出也送到一緩沖反相器，其輸出和CLDCAP信號送到AND門的第二輸入，AND門的輸出作為冷啟動復(fù)位信號，送到圖3A所示微處理250、主處理器100和微處理器152，冷啟動信號發(fā)生器產(chǎn)生的冷啟動信號經(jīng)二極管(未畫出)送回到發(fā)生器162的輸入，冷啟動信號也送到外圍接口138中處理器250的復(fù)位輸入端，以及連接到安全處理器152復(fù)位輸入的連接口154的復(fù)位端。圖3B表示復(fù)位IC(RESIC)、冷啟動(CLDRES)和CLDCAP信號，盡管圖3B、4A、4B等所示信號在說明書(以及圖2和3A)中作為參考，而不管其是否被反相(以便于參考)，圖3B、4A和4B以及本文中的每個時序圖，均用在信號(或引線)標(biāo)記上加劃線來表示信號的反相性，如通常那樣。圖2還表示視頻游戲控制板52中的連接器154，在圖示實(shí)施例中，連接器154使用時連接到存儲裝置印刷電路板70邊緣72的接觸端74，這樣，連接器154使協(xié)處理器200電連接到存儲裝置ROM76。此外，連接器154使存儲裝置安全處理器152連接到主單元串行外圍接口138。盡管圖2中具體實(shí)施例中連接器主要用于從不可寫的只讀存儲器76讀取數(shù)據(jù)和指令，系統(tǒng)52設(shè)計成連接器為雙向的，即除了可讀取信息，主單元還能發(fā)送信息到存儲裝置54以存入隨機(jī)存取存儲器77。主存儲器300以CPU指令108的形式存儲視頻游戲程序。對主存儲器300的所有訪問通過通道106的協(xié)處理器200。這些CPU指令一般是從存在存儲裝置54中的游戲/數(shù)據(jù)108中復(fù)制，加載到RDRAM300。這種結(jié)構(gòu)同樣也方便地適用于CDROM等其它高容量媒體裝置。盡管CPU100能夠直接執(zhí)行由存儲裝置ROM76送出的指令，但從ROM訪問每一指令的所需時間比從主存儲器300訪問指令所需時間多得多。所以，主存儲器100通常從ROM76按需成批復(fù)制游戲/數(shù)據(jù)108到主存儲器300中，并訪問主存儲器300以實(shí)際執(zhí)行指令，存儲器RDRAM300最好是快速存取動態(tài)RAM，能獲得500Mbytes/second存取速度，如RAMBUS公司的DRAM。存儲器300經(jīng)標(biāo)準(zhǔn)的9位寬總線106連接到協(xié)處理200，其控制由協(xié)處理器200決定。存儲器300是可擴(kuò)展的，例如，只要經(jīng)控制板存儲器擴(kuò)展端口(未畫出)將一8Mbyte存儲卡插入控制板52。如VanHook等人的共同待批申請中所述，主處理器100最好包括一個內(nèi)部高速緩沖存儲器(未畫出)，用于進(jìn)一步減少指令訪問時間，存儲器54也存儲用于產(chǎn)生特定視頻游戲的圖像和聲音所需的圖像和聲音數(shù)據(jù)112。主存儲器100通常從存儲裝置54按需讀取圖形和聲音數(shù)據(jù)112，并以紋理數(shù)據(jù)聲音數(shù)據(jù)和圖像數(shù)據(jù)的形式存入主存儲器300。在本例中，協(xié)處理器200包括一有著內(nèi)部紋理存儲器的顯示處理器，需要時將紋理數(shù)據(jù)被復(fù)制到該紋理存儲器中供顯示處理器使用。如VanHook等人的申請中所述，存儲裝置54也存儲協(xié)處理微碼156。在本例中，協(xié)處理器200中的一個信號處理器執(zhí)行計算機(jī)程序以進(jìn)行其各種圖形和音頻功能，該計算機(jī)程序稱為“微碼”，由存儲裝置54提供。通常，主處理器100在系統(tǒng)啟動時將微碼156復(fù)制到主存儲器300，然后控制信號處理器按需要復(fù)制部分微碼到信號處理器中的指令存儲器以便執(zhí)行，因?yàn)槲⒋a156由存儲器54提供，不同的存儲裝置可提供不同的微碼——由此在軟件控制下形成由協(xié)處理器200提供的特定功能因?yàn)槲⒋a156通常太大，無法一次裝入信號處理器的內(nèi)部指令存儲器，則在需要時把微碼的各頁或各部分從主存儲器300裝入信號處理器的指令存儲器。例如，一部分微碼156可裝入信號處理器400以進(jìn)行圖形處理，另一部分微碼可裝入用于音頻處理，進(jìn)一步細(xì)節(jié)請見上述有關(guān)申請中關(guān)于信號處理器，以及協(xié)處理器中的顯示處理器和RDRAM300中保持的各種數(shù)據(jù)庫。盡管圖2中未畫出，如VanHook等人的共同待批申請中所述，協(xié)處理器200還包括一CPU接口，一串行接口，一并行外圍接口，一音頻接口，一視頻接口，一主存儲器DRAM控制器/接口，一主內(nèi)部總線和定時控制電路，協(xié)處理器主總線允許協(xié)處理器200中每一主要部件互相通訊，CPU接口是主處理器100和協(xié)處理器200之間的關(guān)口。主處理器100從協(xié)處理器CPU接口經(jīng)CPU-協(xié)處理器總線讀和寫數(shù)據(jù)，協(xié)處理器串行接口提供串行外圍接口138與協(xié)處理器200之間的接口，而協(xié)處理器并行外圍接口206與存儲裝置54或其它連接到連接器154的并行器件相接。協(xié)處理器音頻接口從主存儲器300中的音頻緩沖器讀數(shù)據(jù)，并將其輸出到音頻DAC140，同樣，協(xié)處理器視頻接口從RDRAM幀緩沖器讀信息，并輸出到視頻DAC144，協(xié)處理器DRAM控制器/接口是協(xié)處理器200訪問主存儲器300的通道，協(xié)處理器定時電路從時鐘發(fā)生器136接收同樣中信號，并分配(在必要的分頻后)到協(xié)處理器200內(nèi)的其他電路。本例中主處理器120為MIPSR4300RISC微處理器，由MIPS技術(shù)公司設(shè)計，該公司信號加州的MonntionView。關(guān)于主處理器100的進(jìn)一步信息，見例如Heinrich，MIPS微處理R4000用戶手冊(MIPS技術(shù)公司，1884，第二版)。如VanHook等人的共同待批專利中所述，傳統(tǒng)的R4300主處理器100支持六個硬件中斷，一個內(nèi)部(時鐘)中斷，兩個軟件中斷，一個非屏蔽中斷(NMI)。在本例中，六個硬件中斷輸入中的三個(INTO、TNTI和INT2)和非屏蔽中斷(NMI)輸入允許系統(tǒng)50的其他部分去中斷主處理器，具體說來，主處理器INTO允許協(xié)處理器200中斷主處理器，主處理器中斷INT1允許存儲裝置54或其他外部設(shè)備中斷主處理器，主處理器中斷INT2和NMI允許串行外圍接口138中斷主處理器，任何時候處理器被中斷時，其檢查內(nèi)部中斷寄存器以確定中斷原因，隨后以合適方式回答(例如讀狀態(tài)寄存器或進(jìn)行其它合適的動作)，來自串行外圍接口138的除NMI以外所有中斷都是可屏蔽的(即主處理器100可由軟件控制有選擇地允許或禁止它們)。當(dāng)按下視頻游戲復(fù)位開關(guān)90時，非屏蔽中斷信號由外圍接口電路138產(chǎn)生，送到圖2所示主處理100，但是，NMI信號產(chǎn)生一不可屏蔽的立即的分枝轉(zhuǎn)移，跳轉(zhuǎn)到預(yù)定的初始狀態(tài)。為了可以響應(yīng)于復(fù)位開關(guān)90的動作，轉(zhuǎn)移到例如當(dāng)前進(jìn)行的最高級別游戲，采用圖3A所示電路，當(dāng)復(fù)位開關(guān)90按下時，I/O端口164接收復(fù)位開關(guān)輸入信號，其設(shè)定一邏輯電路，并直接將INT2信號送到處理器100，INT2是一NMI預(yù)警信號，用于例如觸發(fā)游戲處理器100以把游戲狀態(tài)保存在預(yù)定寄存器中，I/O端口164中的邏輯電路可以是一時間延遲電路，確保NMI信號在INT2后0.5秒出現(xiàn)，可從圖3B中時序信號看見，圖3B中左側(cè)部分表示當(dāng)按下復(fù)位開關(guān)短于半秒鐘時的信號生成，圖3B的右半部分表示按下復(fù)位開關(guān)大于半秒鐘時的時序，這樣，各個游戲程序能對按下復(fù)位開關(guān)90指定所需響應(yīng)，這靠通過在NMI出現(xiàn)前對INT2信號響應(yīng)而執(zhí)行一組預(yù)定的指令而實(shí)現(xiàn)。CPU100也響應(yīng)于預(yù)NMI警告信號INT2，初始在有關(guān)音頻和視頻系統(tǒng)的關(guān)斷處理，準(zhǔn)備高速緩沖內(nèi)存和其他電路以關(guān)閉，這樣可返回所需的已知狀態(tài)，而不只是返回到游戲的開頭，NMI信號也送到外圍接口微處理器250。此外，如VanHook等人的共同待批申請中所述，主處理器100從游戲控制器56接收輸入，并執(zhí)行存儲裝置54的視頻游戲程序，以提供游戲處理、動畫和匯編圖形及聲音命令，由主處理器100產(chǎn)生的圖形和聲音命令由協(xié)處理器200處理，在本例中，協(xié)處理器執(zhí)行3D幾何變換和光照處理以產(chǎn)生圖形顯示命令，然后協(xié)處理器用這些命令“畫出”多邊形供顯示用。如上所述，協(xié)處理器200包括信號處理器和顯示處理器。3D幾何變換和光照在本例中由信號處理器進(jìn)行，多邊形光柵和紋理形成由顯示處理器500進(jìn)行，顯示處理器將其輸出寫到主存儲器300中的幀緩沖器。該幀緩沖器存儲要顯示在電視屏幕60上的圖像的數(shù)字表示。進(jìn)而，協(xié)處理器200中的電路讀幀緩沖器中的信息，并輸出到電視機(jī)58供顯示，同時，信號處理器也用數(shù)字音頻信號處理技術(shù)處理從主處理器100收到的聲音命令，信號處理器將數(shù)字音頻輸出寫入主存儲器300，同時主存儲器暫時“緩存”(即存儲)聲音輸出，協(xié)處理器200中其它電路從主存儲器300讀出這一緩存的聲音數(shù)據(jù)，轉(zhuǎn)換成電聲信號(立體聲、左和右)用于由電視機(jī)58再現(xiàn)。更具體地說，主處理器100讀出存在主存儲器300中的視頻游戲程序108。響應(yīng)于執(zhí)行視頻游戲程序108，主處理器100為協(xié)處理器產(chǎn)生一命令列表，這命令列表，通常包括兩種命令圖形命令和聲音命令，圖形命令控制協(xié)處理器200在電視機(jī)58上產(chǎn)生的圖像，聲音命令規(guī)定協(xié)處理器200要由電視機(jī)揚(yáng)聲器62重放的聲音，這圖形命令列表可稱為“顯示列”，因?yàn)槠淇刂茀f(xié)處理器200在電視屏幕60上顯示的圖形。聲音命令列表可稱為“播放列”，因?yàn)槠淇刂圃趽P(yáng)聲器62上重放的聲音，通常，主處理器100對彩色電視機(jī)58視頻的每一“幀”規(guī)定顯示列表和播放列表。在本例中，主處理器100通過將顯示/播放列表110復(fù)制到主存儲器300來將其提供給協(xié)處理器200，主處理器100也安排主存儲器300包括圖形和音頻數(shù)據(jù)庫，其含有協(xié)處理器200產(chǎn)生顯示/播收列110所要求的圖形和音頻所需全部數(shù)據(jù)。例如，主處理器100可從存儲裝置只讀存儲器76復(fù)制適當(dāng)?shù)膱D形和音頻數(shù)據(jù)到主存儲器300中的圖形和音頻數(shù)據(jù)庫，主處理器100告訴協(xié)處理器200到何處去找其寫入主存儲器300的顯示/播放列表110，并且顯示/播放列表110可指定協(xié)處理器200應(yīng)使用圖形和音頻數(shù)據(jù)庫112的哪一部分。協(xié)處理器的信號處理器從主存儲器100讀顯示/播放列表110，并處理該列表(在需要時訪問圖形和音頻數(shù)據(jù)庫中附加數(shù)據(jù))。信號處理器產(chǎn)生兩種主要輸出，圖形顯示命令，以進(jìn)一步由顯示處理器處理；以及音頻輸出數(shù)據(jù)供暫時存儲在主存儲器300中，一旦信號處理器400將音頻輸出數(shù)據(jù)寫入主存儲器300，協(xié)處理器200的另一部分稱為“音頻接口”(未畫出)讀出該音頻數(shù)據(jù)，并輸出由電視機(jī)揚(yáng)聲器62再現(xiàn)。信號處理器可在協(xié)處理器200的內(nèi)部通道口直接對顯示處理器提供圖形顯示命令，或者可以把圖形顯示命令寫入主存儲器300供顯示處理器從主存儲器中檢索，這些圖形顯示命令指示顯示處理器在電視機(jī)屏幕60上畫出(“描繪”)規(guī)定的幾何圖形。例如，顯示處理器能根據(jù)這些圖形顯示命令畫線條、三角形和矩形，并以特定紋理填滿這些三角形和矩形(如樹葉子或磚塊圖形，如圖6A至F的例所示)，這些內(nèi)容存在主存儲器300中——都由圖形顯示指令規(guī)定，主處理器100也可能把圖形顯示命令寫入主存儲器300，以直接指令顯示處理器，協(xié)處理器顯示處理器產(chǎn)生要出現(xiàn)在電視屏幕60上的圖形的數(shù)字化表示作為輸出。這種數(shù)字化的圖形，有時稱為“位圖”，存貯(與“深度或Z”信息一起)于主存儲器300中由彩色電視機(jī)58顯示的每一視頻幀的幀緩沖器中，協(xié)處理器200的另一部分稱為“視頻接口”(未畫出)讀幀緩沖器，并將其內(nèi)容轉(zhuǎn)換成視頻信號以加到彩色電視機(jī)58上。圖6A—6F都用一種三維“世界”的模式產(chǎn)生，表示山頂上的一座城堡，該模式由幾何形狀(即線條、三角形、矩形)和“紋理”(數(shù)字化存儲的圖形)組成，這些內(nèi)容映射到由幾何形狀構(gòu)成的表面上。系統(tǒng)50適當(dāng)邊改變這些幾何形狀的大小，旋轉(zhuǎn)和移動它們，產(chǎn)生“投影”，并將其合在一起形成從任意角度看去真實(shí)的三維世界圖形、系統(tǒng)50能夠在實(shí)時地響應(yīng)人們對游戲控制器86的操縱時交互地實(shí)現(xiàn)這些。圖6A—圖6C和6F表示從四個不同方向由空中來看該城堡的視圖，注意每一視圖均為透視圖。系統(tǒng)50可交互地產(chǎn)生這些圖(和其間的圖)，幾乎沒有延遲，這樣視頻游戲玩家可看上去象真的在城堡上空飛行。圖6D和6E表示在地面上靠近城堡主門看上去的圖，系統(tǒng)50能實(shí)時地響應(yīng)游戲控制器輸入，指令觀察點(diǎn)“落到”城堡前交互地產(chǎn)生這些圖，并指令“虛擬觀察者”(即想象中的人，在3-D世界中移動，屏幕顯示為經(jīng)其眼所見景物)朝向各個方向，圖6D表示“紋理映射”的例子，其中磚墻紋理(圖形)映射到城堡墻上以產(chǎn)生極其真實(shí)的圖像。圖4A和4B包括一個更詳細(xì)地實(shí)施圖2方框圖的例子。圖4A和4B中與圖2中相同元件用同樣標(biāo)號表示。圖4A和4B中許多部件已在圖2中敘述過，不必進(jìn)一步敘述。圖4A和4B比圖2更詳細(xì)地表示了系統(tǒng)部件與器件插腳上收到的具體信號之間的界面，對圖4A和4B中指出的電平來說，VDD表示+33伏，VCC表示+5伏。首先來看圖4B中外圍接口138，如CLDRES、NMI、RESIC、CLDCAP和RSWIN等信號前面已在圖2、3A、3B中解釋過，這里不再重復(fù)。三個協(xié)處理器200/外圍接口138通訊信號表示為PCHCLK、PCHCMD和PCHRSP。這些信號在圖2、4A和4B所示的了比特寬的外圍接口通道總上傳送，時鐘信號PCH-CLK用于定時目的，用于對外圍接口數(shù)據(jù)和命令觸發(fā)取樣，時鐘信號從協(xié)處理器200傳送到外圍接口138。協(xié)處理器200和CPU100根據(jù)存貯于存儲裝置54中的視頻游戲程序，提供命令使外圍接口138在PCHCMD控制線上執(zhí)行，該命令包括一起動比特字段，一命令碼段和數(shù)據(jù)或其他信息。外圍接口電路(下面將進(jìn)一步敘述)對命令解碼，若數(shù)據(jù)已準(zhǔn)備好響應(yīng)命令，則發(fā)出一PCHRSP響應(yīng)信號，該信號包括確認(rèn)信號“ACK”并后跟響應(yīng)數(shù)據(jù)。在外圍接口138產(chǎn)生確認(rèn)信號ACK后約兩個時鐘脈沖，開始數(shù)據(jù)傳輸從外圍接口138收到的數(shù)據(jù)可以是存儲在引導(dǎo)ROM中的信息/指令，或控制狀態(tài)或控制數(shù)據(jù)等。圖5A表示在PCHCLK、PCHCMD和PCHRSP線上傳送的信號。圖5A中表示出時鐘信號和PCHCMD線的外圍接口取樣之間關(guān)系以及時鐘信號與外圍接口響應(yīng)輸出之間的關(guān)系。此外，時鐘信號與協(xié)處理器200(CRCP)輸出一PCHCMD和協(xié)處理對PCHRSP取樣之間的關(guān)系在圖5A中表示，如圖5A中所表示的，時鐘信號的高低電平可有不同脈沖寬度，取決于系統(tǒng)采用NTSC或PAC制，圖5B所示為出現(xiàn)在外圍接口通道上的信號例子表示了四個示例命令，用于讀入存儲器4字節(jié)，寫入存儲器4字節(jié)，執(zhí)行外圍接口宏指令或?qū)?4字節(jié)寫入外圍接口緩沖存儲器，下面將進(jìn)一步詳細(xì)解釋外圍接口設(shè)備及其命令。回到圖4B外圍接口138，SECCLK、SECTRC和SECTRD是三個與安全有關(guān)的信號，連接在兩個安全處理器之間，分別位于外圍接口138和游戲卡中，SECCLK是一時鐘信號，用于外圍接口和游戲卡中安全處理器操作的時鐘，SECTRC是從外圍接口138送到游戲卡的信號，它確定了一數(shù)據(jù)傳送時鐘信號窗口位于該窗口內(nèi)的數(shù)據(jù)為有效數(shù)據(jù)。SECTRD是一數(shù)據(jù)傳輸總線信號，在此信號期間來自外圍接口138的數(shù)據(jù)和來自游戲卡安全處理器的數(shù)據(jù)在由SEC-TRD傳輸時鐘脈沖規(guī)定的時刻交換，最后，外圍接口138包括了一個插腳RSWIW，其為復(fù)位開關(guān)輸入端。下面表看連接口154，如前所述，系統(tǒng)50包括了一個可擴(kuò)充端能用于增加另一控制器56，來自這種控制器的數(shù)據(jù)應(yīng)經(jīng)過連接器154EXTJOYI/O端傳輸。上述三個與安全有關(guān)的信號在游戲卡安全處理器和外圍接口處理器之間傳送，端腳為SECTRD、SECTRC和SECCLK。游戲卡連接器另外還與游戲卡安全處理器的冷啟動信號CRESET相連，使之具有開機(jī)復(fù)位功能。此外，若在處理器證實(shí)校驗(yàn)時，例如，若外圍接口處理器接收的數(shù)據(jù)不與預(yù)期的相符，則游戲卡處理器可由CRESET控制端復(fù)位。NMI輸入是用于將NMI中斷信號送到游戲卡的控制端，控制線CARTINT用于允許從游戲卡向CPU100產(chǎn)生中斷信號，以便例如，若該裝置連接到游戲卡時請求CPU的服務(wù)，僅舉例來說，大容量存儲器例如CDROM是一種請求CPU中斷的可能的器件。如圖4B所示，系統(tǒng)總線連接到游戲卡連接器154以允許訪問程序指令和來自游戲卡ROM和/或大容量存儲裝置如CDROM等的數(shù)據(jù)。與已有的視頻游戲系統(tǒng)如任天堂NES和SNES等相反，地址和數(shù)據(jù)信號不是在不同總線上送到游戲卡的，而是在地址/數(shù)據(jù)16寬總線上多路復(fù)用，讀和寫控制信號和地址鎖存能形成高和低電平信號，即ALEH和ALEL，也分別送到游戲卡。ALEH和ALEL信號的狀態(tài)確定了在16位總線上傳送的信息的意義。讀信號RD是一讀控制信號，允許數(shù)據(jù)從游戲卡中屏蔽ROM或RAM中讀出，寫信號WR是一寫控制信號，允許從協(xié)處理器200向游戲卡靜態(tài)RAM或大容量存儲裝置寫入數(shù)據(jù)，多路復(fù)用16位地址/數(shù)據(jù)總線在結(jié)合圖12-14敘述外圍存儲器訪問時將進(jìn)一步詳細(xì)敘述。聲音可以從游戲卡和/或位連接器154輸出到音頻混合器142通道1和通道2的輸入，分別為CH1EXT和CH2EXT。來自SOUNDL和SOUNDR的外部聲音輸入將同協(xié)處理器經(jīng)音頻DAC140和CH1IN、CH2IN來的聲音輸出混合，隨后將混合后的聲音信號經(jīng)音頻混合器輸出到CH1OUT、CH2OUT，它們依次又連接到音頻視頻輸出連接器149的AUDIOL和AUDIOR輸入，其后送到電視機(jī)揚(yáng)聲器62a、b。連接器154也接收復(fù)合同步信號CSYNC，其為視頻DAC144的輸出，也同樣連接到音頻視頻輸出連接器149，復(fù)合同步信號CSYNC，如前所述，用作同步信號，以用于例如同步一光筆或光槍。游戲卡連接器也包括如圖4B所示電源端和信號接地端，+3.3伏驅(qū)動例如16位AD總線以及其他卡式器件，12伏電源連接用于驅(qū)動大容量介質(zhì)裝置?，F(xiàn)在來看圖4A的協(xié)處理器200，協(xié)處理器200接收或傳送的許多信號已被敘述，這里不再重復(fù)。協(xié)處理器200輸出一音頻信號，表示音頻數(shù)據(jù)是左或右聲道的，即AUDLRCLK，串行音頻數(shù)據(jù)在AUDDATA端輸出，串行傳送的數(shù)據(jù)的時序在AUDCLK端提供，協(xié)處理器200輸出七個音頻信號SRGB0至SRGB7，同步的RGB數(shù)字信號送到視頻DAC144以轉(zhuǎn)換成模擬信號，協(xié)處理器200產(chǎn)生一定時信號SYNC控制SRGB數(shù)據(jù)的定時，該數(shù)據(jù)送到視頻DAC144的TSYNC輸入。協(xié)處理器200從時鐘發(fā)生器136經(jīng)UCLK輸入端接收一視頻時鐘輸入，以控制SRGB信號時序，協(xié)處理器200和CPU100用PVALIDSIG-NAL指出協(xié)處理器100正驅(qū)動一有效的命令或數(shù)據(jù)標(biāo)識符或系統(tǒng)總線上有效的地址/數(shù)據(jù)而EVALID信號用來表明協(xié)處理器200正驅(qū)動一有效的命令或數(shù)據(jù)標(biāo)識符或系統(tǒng)總線上有效的地址/數(shù)據(jù)，協(xié)處理器200向CPU100提供主時鐘脈沖以供CPU100的定時操作，協(xié)處理器200和CPU100另外還用EOK信號來表示協(xié)處理200能接受協(xié)處理器100的命令。再看主存儲器RDRAM300、302，如圖4A所示，表示兩個RDRAM芯片300a、300b，以及一個擴(kuò)展RDRAM模板302，如前所述，可由將一存儲器模塊插到視頻控制板的存儲插展槽中來擴(kuò)展主存儲器RDRAM，每一RDRAM模塊300a、300b302以同樣等式連接到連接到協(xié)處理器200，一旦接通電源，RDRAM1(300a)首先初始化，然后RDRAM2(200B)和RDRAM3(302)初始化，RDRAM1由協(xié)處理器200確認(rèn)，因其SIN輸入連到VDD，如圖4A所示，當(dāng)RD1在軟件控制下初始化時，SOUT將是高電平，SOUT高電平信號送到RDRAM2(300b)的SIN，使RDRAM2初始化，SOUT隨后將成為高電平，使RDRAM3(302)初始化(若系統(tǒng)中有的話)。每一RDRAM模塊從協(xié)處理器200接收總線控制信號和總線使能信號，協(xié)處理器200在要從RDRAM1至3之一輸出數(shù)據(jù)時輸出TXCLK信號，并在要從RDRAM之一讀出數(shù)據(jù)時輸出時鐘信號RXCLX。串行輸入(SIN)端和串行輸出(SOUT)端在初始化時使用，如前所述，RDRAM從時鐘發(fā)生器136輸出端FSO接收時鐘信號。時鐘發(fā)生器136是三頻率時鐘信號發(fā)生器舉例來說，時鐘發(fā)生器136內(nèi)的振蕩器可以是鎖相環(huán)振蕩器，產(chǎn)生約250MHz的FSO信號，振蕩器也輸出FSO信號的分頻，即FSO/5，約為50MH2，用于與協(xié)處理器200和視頻DAC114有關(guān)的定時操作，如圖4A和4B所述，F(xiàn)SC信號用于視頻編碼器載波信號的定時，時鐘發(fā)生器136也包括頻率選擇輸入，其中可根據(jù)本實(shí)施例采用的是NTSC或PAL制式來選擇頻率，盡管FSEL選擇信號打算用于為NTSC或PAL配置振蕩器，如圖4A所示，該輸入在開機(jī)復(fù)位時也使振蕩器復(fù)位，當(dāng)連接到開機(jī)復(fù)位時，振蕩器復(fù)位在到達(dá)預(yù)定閾值時釋放。圖7是圖2中外圍接口138的方框圖，圖7中未畫出前面結(jié)合圖3A和3B敘述過的外圍接口138部分，外圍接口138用于I/O處理，例如，控制游戲控制器56輸入/輸出處理，并用于在游戲期間不斷進(jìn)行游戲安全證實(shí)檢驗(yàn)。此外，在游戲卡/協(xié)處理器200通信協(xié)議采用存儲在引導(dǎo)ROM262中指令建立開始游戲期間，要用到外圍接口138外圍接口138包括CPU250，其可以例如是夏普公司制造的4位微處理器，CPU250執(zhí)行出自程序ROM252的安全程序，如前所述，外圍接口處理器250與游戲卡中安全處理器152利用SECTRC、SECTRD和SECCLK信號通信外圍接口端口254包括兩個1比特寄存器以臨時存儲SEC-TRC和SECTRD信號。證實(shí)游戲軟件的整個系統(tǒng)安全受主處理器100、外圍接口處理器250、引導(dǎo)ROM262和游戲卡安全處理器152的交互作用控制，引導(dǎo)ROM262存儲了一組由處理器100在開機(jī)后(以及如要的話，在按下復(fù)位開關(guān)90后)馬上執(zhí)行的指令，引導(dǎo)ROM程序包括用于使CPU100和協(xié)處理器200經(jīng)一組初始程序加載指令(IPL)初始化的指令，證實(shí)計算隨后由主處理器100進(jìn)行，結(jié)果返回到外圍接口138中的CPU250以供核實(shí)。若被核實(shí)，在被初始化和進(jìn)一步證實(shí)檢驗(yàn)后游戲程序便被送到RDRAM，一旦核實(shí)了一個可靠的游戲程序，控制就轉(zhuǎn)移到RDRAM中以使游戲程序得以執(zhí)行，在游戲期間的繼續(xù)證實(shí)運(yùn)算由外圍接口138中的證實(shí)處理器和安全處理器152進(jìn)行，后者是例如美國專利4,799,635和有關(guān)的美國專利5,426,762中敘述的那種，這里作為參考?；氐綀D7，頻率例如為約15MHz的PCHCLK時鐘信號輸入到時鐘發(fā)生器256，其繼而對CPU250提供約1MHz的時鐘信號，并且約1HMz的時鐘信號沿SECCLK線傳輸?shù)接螒蚩ò踩幚砥?52，PIF通道接口260響應(yīng)于PCHCLK和PCHCMD控制信號以允許訪問引導(dǎo)ROM262和RAM264，并在適當(dāng)時產(chǎn)生信號控制CPU250的中斷。圖8是圖7中所示PIF通道接口260的方框圖，如圖8所示，命令在時鐘脈沖PCHCLK控制下串行地加到線PCHCMD上的移位寄存器282。移位寄存器282用作串行到并行的轉(zhuǎn)換器和并行到串行轉(zhuǎn)換器，如下所述，控制器284對從移位寄存器282并行輸出的命令解碼，以便例如產(chǎn)生用于訪問來自RAM264的信息的讀寫控制信號，從引導(dǎo)ROM262讀出指令或產(chǎn)生與CPU250通訊的中斷控制信號，和/或產(chǎn)生所需的其它常規(guī)控制信號(CTL)，從RAM264得到的信息和從引導(dǎo)ROM262得到指令經(jīng)內(nèi)部總線285并行地加到移位寄存器282，然后串行地從移位寄存器282定時輸出到響應(yīng)線PCHRSP上，若加到移位寄存器282上的命令是一寫入RAM264的命令，則控制器284將對命令解碼，產(chǎn)生一寫控制信號并輸出與該命令有關(guān)的數(shù)據(jù)，并行地從移位寄存器送到RAM264，這樣，控制器284進(jìn)行DMA控制，控制訪問RAM264和引導(dǎo)ROM262數(shù)據(jù)，并把這些數(shù)據(jù)加載到移位寄存器282，并控制數(shù)據(jù)從移位寄存器282傳送到RAM264，PIF通道接口260也包括一緩沖控制/狀態(tài)寄存器283，以存儲通道狀態(tài)和/或控制比特可由控制器284或CPU250對它們訪問，該寄存器存儲的信息用以表示當(dāng)前緩沖器264的存取大小和緩沖器264的讀/寫狀態(tài)。如圖5A所示，PCHCLK信號是基本時鐘信號，其可以是例如15.2MHz信號，用于對協(xié)處理器200和外圍接口138之間通訊定時操作，圖5A也表明由協(xié)處理器200對外圍接口138發(fā)出的PCHCMD命令的時序，該命令用于從和向RAM264讀和寫以及用于從引導(dǎo)ROM262讀取，外圍接口138依次提供PCHRSP響應(yīng)，其包括存取數(shù)據(jù)和一確認(rèn)信號，圖5A中下面的三個時序信號是來自外圍接口(PIF)的信號，而上面三個時序信號是來自協(xié)處理器。在本實(shí)施例中，有四條指令，包括讀4字節(jié)存儲器命令，以RAM264和引導(dǎo)ROM262讀出，寫4字節(jié)存儲器命令，寫入RAM264，PIF宏命令，從緩沖器264讀64字節(jié)和從玩家控制器(這里為游戲通道)，訪問控制/數(shù)據(jù)。CPU250由PIF宏指令觸發(fā)以而發(fā)送或接收游戲通道數(shù)據(jù)，主處理器100可產(chǎn)生PIF宏命令，初始化CPU250的I/O處理操作，以減輕主處理器100的處理負(fù)擔(dān)，主處理器100也可以發(fā)出一寫64字節(jié)緩沖器指令，將64字節(jié)寫入RAM264?；氐綀D7，外圍接口138也包括一總線仲裁器258，其分配CPU250和PIF通道接口260之間對RAM264的訪問，RAM264作為CPU250的工作RAM，并存儲與游戲卡證實(shí)有關(guān)的運(yùn)算，RAM264還存儲狀態(tài)數(shù)據(jù)例如，指出復(fù)位開關(guān)是否按下過，RAM264也存儲與控制器有關(guān)的信息到例如RAM264內(nèi)的一個64字節(jié)緩沖器中，圖5B表示示例的命令格式，用于對該64字節(jié)緩沖器讀和寫。緩沖器262和引導(dǎo)ROM262都在主處理器100的地址空間內(nèi)，外圍接口138的CPU250也能訪問在其地址空間內(nèi)的緩沖器264，存儲器保護(hù)技術(shù)用于防止對RAM264用于證實(shí)運(yùn)算部分的不適當(dāng)存取。如圖7中所示，圖3A和3B中的與復(fù)位和中斷有關(guān)的信號如CLDRES、CLDCAP和RESIC如上所述被產(chǎn)生和/或處理，一旦按下復(fù)位開關(guān)90，信號RSWIN送到端口268，如上所述，NMI和NMI預(yù)警信號，INT2，如前面對圖38所述那樣產(chǎn)生。端口268包括復(fù)位控制寄存器，存儲著用來表明是否要產(chǎn)生NMI或INT2信號的各比特，復(fù)位控制寄存器中第三位表示復(fù)位開關(guān)90是否按下。如前所述，外圍接口138除了其它作用外，還用于對兩個或更多玩家控制器實(shí)現(xiàn)輸入/輸出處理，如圖1所示，本發(fā)明的實(shí)施例包括四個插座80a-d以接納最多四個外圍設(shè)備，此外，本發(fā)明提供了包括一個或多個附加的外圍設(shè)備，見連接器154和引線端EXTJOYI/O，64字節(jié)主處理器100不直接控制外圍設(shè)備，如游戲棒或基于縱橫開關(guān)的控制器。相反，主處理器100間接控制玩家控制器，經(jīng)協(xié)處理器200發(fā)送命令到外圍接口138，為主處理器100控制I/O處理，如圖7所示，外圍接口138也從例如五個控制器通道經(jīng)通道選擇器280、解調(diào)器278、游戲操縱桿通道控制器272和端口266接收輸入，游戲通道數(shù)據(jù)可經(jīng)端口266到游戲操縱桿通道控制器272、調(diào)制器274和通道選擇器276傳送到外圍裝置。關(guān)于游戲通道通訊協(xié)議，有一個命令協(xié)議和一個響應(yīng)協(xié)議，在命令幀后，產(chǎn)生一完成信號，響應(yīng)幀總是在命令幀后面到來，在響應(yīng)幀后，響應(yīng)完成后有一完成信號產(chǎn)生，數(shù)據(jù)也從外圍接口138傳送到游戲桿通道控制器，外圍接口的CPU250控制這種通信。接到玩家控制器的每一通道是一串行雙向總線，其可在四位CPU250控制下經(jīng)通道選擇器276選擇將信息送到外圍裝置之一。若主處理器100要對玩家控制器或其它外圍裝置讀或?qū)憯?shù)據(jù)，其必須訪問RAM264，有幾種訪問圖5B所示RAM264的模式。64位CPU100可執(zhí)行對外圍接口RAM264的32位字讀寫指令，或者，CPU可執(zhí)行寫64字節(jié)DMA指令。該指令的執(zhí)行是首先把DMA啟動地址寫入主RAM地址寄存器，其后，緩沖器RAM264地址碼寫入到預(yù)定的寄存器以觸發(fā)64字節(jié)DMA寫操作，從主RAM地址寄存器傳送數(shù)據(jù)到RAM264中固定目的地址。PIF宏也可以執(zhí)行，一個PIF宏包括在外圍接口RAM264與外圍裝置之間交換數(shù)據(jù)和由DMA讀64字節(jié)，由采用PIF宏，可確定任何外圍裝置的狀態(tài)，宏的初始化是首先設(shè)置外圍接口138，用一寫64字節(jié)DMA操作或一寫4字節(jié)操作指定每一外圍裝置(若以前已完成或無需改變指定則可跳過)。其后，DMA目的地址寫入到主RAM地址寄存器，預(yù)定的RAM264地址碼寫入到PIF宏寄存器，該寄存器位于觸發(fā)PIF宏的協(xié)處理器中PIF宏包括兩個狀態(tài)，首先，外圍接口138在每一指定模式下開始與每一外圍裝置進(jìn)行交互讀或?qū)?，這導(dǎo)致更新信息存入外圍接口RAM264，其后，執(zhí)行讀64字節(jié)DMA操作，將64字節(jié)從RAM264固定的DMA起始地址傳送到主RAM300中的主RAM地址寄存器可編程DMA目的地址。見圖5B中PIF宏時序信號。下表舉列說明64位主處理器100用其存儲器地址空間通過尋址RAM64與游戲通道交換信息的通訊方式。Oxlfc007FCOXlfc007F8----》----》OxlFc007C4OxlFC007C0地址÷0地址÷1地址÷2地址÷3在本例中有六個游戲通道可用，第一通道的發(fā)送數(shù)據(jù)和接收數(shù)據(jù)字節(jié)大小都能由設(shè)定大小參數(shù)獨(dú)立地指定。在本實(shí)施例中，所有六個通道的大小參數(shù)都需設(shè)置，不論其是否被使用。如上所述，RAM264用于每一通道的TxData/RxDa-ta指定。TxData/RxData指定在主處理100用Wr64B或Wr4B設(shè)定一格式標(biāo)志(ox1FC007FCb0)時有效。在實(shí)施例中，若處理器100寫入“x00”、“OxFD”，“OxFE”或“OxFF”作為TxData大小，該數(shù)據(jù)不被看作TxData大小，而有著下面所指的特殊作用，當(dāng)處理器100用Wr64B或Wr4B設(shè)置格式位(Ox1FC007FCb0)時這些數(shù)據(jù)成為有效?！癘x00”二通道跳越若Ox00作為TxData大小寫入，相應(yīng)的游戲通道交互操作不執(zhí)行?！癘xFD”二通道復(fù)位若“OxFD作為TxData大小寫入，PIF輸出復(fù)位信號到相應(yīng)的游戲通道?！癘xFE”二格式結(jié)束若OxFE寫作為TxData大小，TxData/RxData指定在“OxFE”處結(jié)束。換句話說，TxData大小或RxData大小在“OxFE”后被忽略?！癘xFF”＝空數(shù)據(jù)TxData大小的OxFF用作空數(shù)據(jù)，用于數(shù)據(jù)區(qū)的文字對齊。每一通道有四個標(biāo)志，其中兩個具有從處理器100到游戲桿通道的信息，其余為從游戲桿通道到處理器100的信息。Skip＝通道跳越若處理器100設(shè)該標(biāo)志為“1”，則不執(zhí)行對應(yīng)的游戲通道交互操作，該標(biāo)志在無正式標(biāo)志時為有效。Res＝通道復(fù)位若64位CPU設(shè)該標(biāo)志為“1”，則PIF輸出復(fù)位信號到相應(yīng)的游戲通道，該標(biāo)志在無格式標(biāo)志時有效。NR＝對游戲通道不響應(yīng)當(dāng)每一游戲通道的外圍裝置不響應(yīng)時，對應(yīng)的NR位設(shè)為“1”，這是檢測當(dāng)前連接的外圍裝置數(shù)量的方法。Err＝游戲通道出錯當(dāng)在PIF和外圍裝置之間產(chǎn)生通訊出錯時，出錯標(biāo)志置為“1”。若64位CPU100要改變游戲通道的Tx/RxData指定，使用32位格式標(biāo)志，此時一定的位規(guī)定了所需的格式，例如，當(dāng)該標(biāo)志為“1”時，發(fā)出Wr64B或Wr4B信號，PIF根據(jù)每一通道的Tx/Rx大小執(zhí)行每一游戲通道的Tx/Rx數(shù)據(jù)指定，換句話說，除非該標(biāo)志按Wr64B或Wr4B設(shè)為“1”，Tx/RxData區(qū)指定不變，在Tx/RxData指定后，該標(biāo)志自動復(fù)位到“0”。圖9是圖7中游戲桿通道控制器272和端口266的方框圖，如圖9A所示，總線287連接到CPU250，將要經(jīng)端口寄存器290送到游戲通道的數(shù)據(jù)送到FI-FO緩沖器312中，在控制器310控制下，四位數(shù)據(jù)并行地加到移位寄存器324，并串行地按時鐘節(jié)拍輸出到調(diào)制器274，進(jìn)入由通道選擇器276根據(jù)常駐在地址寄存器RA299中地址所選擇的指定游戲通道，從游戲通道接收的數(shù)據(jù)經(jīng)通道選擇器280輸入到解調(diào)器278，并串行地加到移位寄存器324，串行數(shù)據(jù)由移位寄存器轉(zhuǎn)換成并行的，加到FIFO312，然后經(jīng)寄存器292送到CPU250，控制器310產(chǎn)生常規(guī)的控制信號(CTL)，用于控制這里所述數(shù)據(jù)交換。各個端口266寄存器的功能總結(jié)如下，寄存器RO(290)是游戲通道輸出寄存器，用于接收要經(jīng)調(diào)制器274和通道選擇器276輸出的數(shù)據(jù)。游戲桿通道控制器272用游戲通道地址寄存器RA來控制通道選擇，為數(shù)據(jù)輸入輸出指明具體的游戲通道。寄存器R1292是四位游戲通道輸入數(shù)據(jù)寄存器，寄存器CR294是游戲通道控制寄存器，其例如表明數(shù)據(jù)是否被接收或發(fā)送，寄存器SR296是游戲通道狀態(tài)寄存器，其例如其中有一位表示游戲總線寄存器已準(zhǔn)備好而還有一位則表示已檢測到游戲總線錯誤，寄存器ER298是游戲總線錯誤寄存器，表示是否有一沖突錯誤、幀錯誤、溢出錯誤或不響應(yīng)錯誤，對于不響應(yīng)信號，即使控制器未連接而不能給出響應(yīng)，缺少響應(yīng)也作為本發(fā)明實(shí)施例中的一種錯誤信號。如圖9A所示，控制器310向狀態(tài)寄存器和錯誤寄存器并行地提供狀態(tài)和與上述狀態(tài)一致的錯誤信息，并從控制寄存器294接收控制信號，以控制緩沖器312和移位寄存器314按照當(dāng)前工作模式作出響應(yīng)。對視頻游戲系統(tǒng)編程，例如，如下設(shè)置RDRAM300可允許一至四個玩家同時玩PPItRAM格式標(biāo)志出現(xiàn)地址＋60(通道4)(通道3)地址＋8(通道2)地址-4DMA開始地址(通道1)址＋0地址＋1地址＋2地址＋3通道1-4發(fā)送通道1-4發(fā)送通道1-4讀控制數(shù)據(jù)大小1字節(jié)數(shù)據(jù)大小4字節(jié)器數(shù)據(jù)命令其后，DMA起始地址寫入RDRAM協(xié)處理器200地址寄存器，RAM264的地址碼隨之寫入?yún)f(xié)處理器200中的寫64字節(jié)寄存器，寫DMA的目的地址被寫入?yún)f(xié)處理器中RDRAM地址寄存器內(nèi)。其后，64字節(jié)RAM264中的地址被寫入?yún)f(xié)處理器的PIF宏寄存器中?？刂破黜憫?yīng)返回到RDRAM，若只有兩個控制器連接到通道1和通道2，在執(zhí)行PIF宏后產(chǎn)生的DMA目的RAM區(qū)最好如下所示，但是若控制器連接到通道3或4，通道RAM區(qū)改變成與通道1或2時的相同。PItRAM格式標(biāo)志復(fù)位為“0”外圍裝置通道用于接受今后會用到的各種類型的外圍裝置，本實(shí)施例中，采用了可擴(kuò)展的命令，應(yīng)命令由外圍設(shè)備包括今后的外圍設(shè)備所解釋，命令占據(jù)RAM264中TxData區(qū)的第一字節(jié)，許多位和命令留作今后擴(kuò)展，與外圍裝置有關(guān)的命令例子如下所示，還提供了對存儲卡讀寫數(shù)據(jù)的命令，游戲的備份數(shù)據(jù)可存入存儲卡中，照此方式，在游戲進(jìn)行時對該存儲器無需用備份電池，因其插入了控制器中，這些命令中的一些準(zhǔn)備用于插入到玩家控制器56中的擴(kuò)展存儲卡模塊313，如圖11所示，對可用于系統(tǒng)50的控制器和這種控制器與外圍接口138之間的通訊協(xié)議(及有關(guān)處理)可參見日本專利申請No.00534，1995年10月9日提交，發(fā)明人為Nishiumi等。該申請結(jié)合在這里作考慮。舉例的控制器命令如下所示。命令O詢問每一外圍裝置的類型和狀態(tài)標(biāo)志。TxSize1字節(jié)RxSize3字節(jié)該命令用于詢問外圍裝置的類型和狀態(tài)標(biāo)志，其回答應(yīng)回送到RX數(shù)據(jù)區(qū)。</tables>外圍裝置類型該類型由連接的外圍裝置提供，有關(guān)其功能和特點(diǎn)，如下所示b7b6b5b4b3b2b1b0</tables>LbO在標(biāo)準(zhǔn)控制器情形下，它們會發(fā)出一“1”響應(yīng)，表示控制器具有計數(shù)器，并將游戲桿數(shù)據(jù)以絕對值發(fā)送。Lb2在標(biāo)準(zhǔn)控制器情形下，其會發(fā)出一“1”響應(yīng)，表示控制器有游戲端口連接到可更換的存儲卡，如圖11所示。狀態(tài)標(biāo)志這些狀態(tài)標(biāo)志是來自連接的外圍裝置關(guān)于其狀態(tài)的響應(yīng)，在標(biāo)準(zhǔn)控制器情形下，這些標(biāo)志用于存儲卡。b7b6b5b4b3b2b1b0</tables>b0若存儲卡連接到控制器，該標(biāo)志置為“1”，否則置為“0"。b1在控制器插入后，若存儲卡拔出，該標(biāo)志設(shè)定為“1”，應(yīng)控制器桿上并接通電源時，或發(fā)生命令0或255(控制器軟件復(fù)位命令)而存儲卡又接上時該標(biāo)志復(fù)位為“0”。若控制器插入且接通電源但沒有存儲卡，該標(biāo)志不確定。b2AddCRC(循環(huán)冗余碼)報告從與游戲端口通訊的控制器送出，該標(biāo)志狀態(tài)“1”表示AddressH/L未正確傳送到控制器，當(dāng)外圍裝置桿上并接通電源或發(fā)出命令0或255時該標(biāo)志復(fù)位為“0”。命令1讀控制數(shù)據(jù)TxSize1字節(jié)RxSize4字節(jié)命令1用于得到控制器按鈕狀態(tài)和游戲桿狀態(tài)，游戲桿計數(shù)器復(fù)位到“0xOO”是在控制器插入和通電時，發(fā)出命令0或255時，游戲通道發(fā)出復(fù)位時或L、R、START按鈕同時按下，JRRes位表示L、R，START按蔚同時按下。</tables>現(xiàn)在看圖7，游戲通道不要求對時鐘和數(shù)據(jù)信號分別有兩條單獨(dú)的線，相反，游戲通道傳送表示1′s和0′s的數(shù)據(jù)，如圖9B所示，按此方式，只需圖9B所示電源線、地線和數(shù)據(jù)傳輸。這樣，如圖9B所示，脈沖占空比調(diào)制用來代表1′s和0′s。由在時鐘信號中間時刻對數(shù)據(jù)的取樣確定數(shù)據(jù)是表示1還是0。圖10A至10C的流程圖表示在圖9A所示端口266與圖7所示游戲通道之間收發(fā)數(shù)據(jù)所包含的操作序列，表示了一個收發(fā)數(shù)據(jù)的程序，其中通道模式被設(shè)置了(315)，發(fā)送計數(shù)器設(shè)為所需值(317)。隨后進(jìn)行校驗(yàn)，如框圖319所示，以確定發(fā)送計數(shù)是否為零。若發(fā)送計數(shù)器為零，則端口設(shè)為接收方式(321)。隨后，接收計數(shù)器設(shè)為(323)，隨后進(jìn)行檢驗(yàn)以確定是否接收計數(shù)器為零(325)，若接收計數(shù)器為零，則端口設(shè)為發(fā)送方式(327)，然后返回到CPU250執(zhí)行的調(diào)用程序。若在框319處，確定為發(fā)送計數(shù)器不為零，則程序轉(zhuǎn)移到發(fā)送一字節(jié)數(shù)據(jù)小程序(331)，如圖10B中指出，按照發(fā)送一字節(jié)數(shù)據(jù)的程序，進(jìn)行檢驗(yàn)以確定端口就緒標(biāo)志是否準(zhǔn)備好(338)，若端口就諸標(biāo)志未準(zhǔn)備好，則程序一直循環(huán)到端口就緒標(biāo)志出現(xiàn)，當(dāng)端口就緒標(biāo)志出現(xiàn)時，則從存儲器間端口(339)送去一字節(jié)數(shù)據(jù)，流程轉(zhuǎn)到圖10A中方框331的調(diào)用程序，在發(fā)送一字節(jié)數(shù)據(jù)后，發(fā)送計數(shù)器遞減(333)，程序轉(zhuǎn)回到框319，一旦發(fā)送計數(shù)器為零，則進(jìn)入如前所述接收方式。若方框315處的檢驗(yàn)表明接收計數(shù)器不為零，則程序轉(zhuǎn)向圖10C中接收一字節(jié)數(shù)據(jù)子程序(335)。按照接收一字節(jié)數(shù)據(jù)子程序(335)，進(jìn)行檢驗(yàn)以確定端口就諸標(biāo)志是否出現(xiàn)(341)。若端口就緒標(biāo)志未出現(xiàn)，則程序一直循環(huán)至端口就緒標(biāo)志出現(xiàn)，其后，一字節(jié)數(shù)據(jù)從該端口送到存儲器(342)，程序轉(zhuǎn)到框335處的調(diào)用程序(343)，在收到一字節(jié)數(shù)據(jù)后，接收計數(shù)器遞減(337)，程序轉(zhuǎn)到框325。圖12框圖詳細(xì)地表示了地址/數(shù)據(jù)16位總線如何被用來從游戲卡ROM讀取信息和對游戲卡RAM讀寫信息，協(xié)處理器200產(chǎn)生一地址鎖存允許高信號，輸入到圖12中ALEH端。圖13表示用于讀寫信息的示意性時序信號，協(xié)處理器200類似地產(chǎn)生地址鎖存允許流信號(如圖13所示)，其送到ALEL端，隨后允許地址端0到15的信息加到輸入緩沖器352，來自輸入緩沖器352的位7、8、11和12依次送到地址解碼器356。在本發(fā)明的示例中，位7、8和11、12由地址解碼器解碼，確保該4位表示了屏蔽ROM368的地址空間的正確地址，這樣，屏蔽ROM368在AD16總線存儲器圖中有指定的位置，解碼器356確保屏蔽ROM地址信號對應(yīng)于該存儲器圖中正確的屏蔽ROM地址，一旦檢測到這種對應(yīng)關(guān)系，解碼器356輸出一信號到一位芯片選擇寄存器360。回到圖13，當(dāng)ALEH轉(zhuǎn)換從高到低時，如圖12所示，從輸入緩沖器352輸出的0到6位鎖存到7位地址寄存器362中，同時，來自地址解碼器356的數(shù)據(jù)存入芯片選擇寄存器360，寄存器358也被允許，如圖12所示。當(dāng)協(xié)處理器200在AD16總線上輸出低位地址位時，地址信號輸入到輸入緩沖器352，這些位在多個方向傳送，如圖12所示，1至8位送到8位地址可預(yù)置計數(shù)器366中。9至15位送到7位地址寄存器364，在ALEL(圖13中所示)控制的時刻，當(dāng)寄存器358和360被設(shè)置和寄存器362、364和366加載時，數(shù)據(jù)讀出準(zhǔn)備好初始化，如圖13所示，在ALEL信號從高轉(zhuǎn)變到低，后要輸出數(shù)據(jù)需要時間TL。在產(chǎn)生ALEL信號后，讀脈沖RD加到圖12左上方所示端口，讀信號輸入到門374，其余輸入連接到門372，當(dāng)寄存器358、360的輸出和信號ALEL和ALEH為低時，輸出372將為低。當(dāng)RD和輸出372為低時，輸出374產(chǎn)生時鐘信號，由此使計數(shù)器366定時和開始計數(shù)，并允許輸出緩沖器354。8位地址可預(yù)置計數(shù)器確定存儲單元陣列的列選擇，而地址寄存器362和地址寄存器364的輸出組合確定了存儲單元行的選擇，輸出數(shù)據(jù)暫存在寄存器370中，然后送到輸出緩沖器354。其后，數(shù)據(jù)經(jīng)同一16AD的0到15線回送到協(xié)處理器200。由于采用了多路復(fù)用AD0到15總線，有利地減少了游戲卡輸出端。圖12的電路，盡管用于訪問屏蔽ROM，但也易于用于將信息寫入例如采用圖14所示時序信號的RAM，在靜態(tài)RAM實(shí)施例中，ALEH和ALEL信號的處理與前面所述將信息載入寄存器358、360、362、364和366中情況相同。如圖14所示的寫信號并送到374，而不是圖12中讀信號，數(shù)據(jù)從協(xié)處理器200輸出以寫入到靜態(tài)RAM存儲器368，數(shù)據(jù)加載到緩沖器352中，時鐘脈沖由門374輸出產(chǎn)生，使地址可預(yù)置計數(shù)器開始計數(shù)，數(shù)據(jù)寫入到存儲器368，而不是如前所述讀出，表1至3下面表示圖12中所用信號，并說明用在圖13和14所示讀寫時序圖中的時序符號，表2和表3中提出的時刻僅為說明目的。表1信號說明</tables>表2寫地址域1</tables>表3讀地址域1可編程參數(shù)(地址域1如圖2所示，AD16總線可用于除ROM以外的地址設(shè)備，例如，圖2表示視頻游戲系統(tǒng)50可經(jīng)連接器154訪問讀/寫RAM，僅舉例來說，ROM可占據(jù)處理器100存儲空間中地址域1，按照本發(fā)明，具有不同地址域的存儲裝置可以有不同的定時參數(shù)，根據(jù)檢測到的地址域，例1或2，AD16總線將不同定時特性的信號送到連接器154。通過檢測例如地址域1或2是否被訪問，協(xié)處理器200可選擇兩組定時信號之一以送到連著的154和AG16總線系統(tǒng)。以此方式，游戲程序可對視頻游戲系統(tǒng)50配置以產(chǎn)生定時信號，使之特別適合于游戲程序設(shè)計所用的存儲介質(zhì)，表3也表示在給定的地址空間，例地址域1中，一組可編程參數(shù)的例子。前面引為參考的同時提交的共同待批申請進(jìn)一步表明關(guān)于協(xié)處理器寄存器的細(xì)節(jié)，其包括在按照上述地址域的對A16的編程中。盡管已參照目前認(rèn)為是最實(shí)際的最佳的實(shí)施例敘述了本發(fā)明，應(yīng)理解本發(fā)明不限于所揭示的例子，相反，其應(yīng)包括在權(quán)利要書實(shí)質(zhì)和范圍內(nèi)的各種變化和等效安排。權(quán)利要求1.一種便攜式存儲裝置，用于一種視頻游戲系統(tǒng)控制板，后者具有一游戲程序執(zhí)行處理系統(tǒng)，包括游戲微處理器和協(xié)處理器，連接到所述游戲微處理器，與所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生視頻游戲控制信號，以及一個玩家控制器處理子系統(tǒng)，連接到所述協(xié)處理器；該便攜式存儲裝置控制所述視頻游戲系統(tǒng)控制板的工作，包括存儲介質(zhì)，用于存儲視頻游戲指令、圖形和聲音數(shù)據(jù)；用于將從所述存儲介質(zhì)取出的所述視頻游戲指令和所述圖形和聲音數(shù)據(jù)送到所述視頻游戲系統(tǒng)控制板的裝置；所述視頻游戲指令包括至少一個玩家控制器指令使所述游戲程序執(zhí)行處理系統(tǒng)對所述玩家控制器處理子系統(tǒng)發(fā)出命令，以執(zhí)行所述命令使與所述視頻游戲控制信號有關(guān)的操作初始化。2.如權(quán)利要求1的便攜式存儲裝置，其中所述命令是多字節(jié)讀命令。3.如權(quán)利要求1的便攜式存儲裝置，其中所述命令是多字節(jié)寫命令。4.如權(quán)利要求2的便攜式存儲裝置，其中所述玩家控制器外圍處理系統(tǒng)包括一隨機(jī)存取存儲器，以存儲與玩家控制器有關(guān)的數(shù)據(jù)，以及，所述多字節(jié)讀命令用于從所述隨機(jī)存取中讀出。5.如權(quán)利要求2的便攜式存儲裝置，其中所述外圍處理系統(tǒng)包括一引導(dǎo)ROM，以及，所述多字節(jié)讀命令用于從所述引導(dǎo)ROM中讀出。6.一種便攜式存儲裝置，用于視頻游戲系統(tǒng)控制板，后者具有一游戲程序執(zhí)行處理系統(tǒng)，包括游戲微處理器和協(xié)處理器，連接到所述游戲微處理器，與所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生視頻游戲控制信號，以及一個玩家控制器處理器子系統(tǒng)，連接到所述協(xié)處理器，該便攜式存儲裝置控制所述視頻游戲系統(tǒng)控制板的工作，包括存儲介質(zhì)，用于存儲視頻游戲指令，圖形和聲音數(shù)據(jù)；用于將從所述存儲介質(zhì)取出的所述視頻游戲指令和所述圖形和聲音數(shù)據(jù)送到所述視頻游戲系統(tǒng)控制板的裝置；所述視頻游戲指令包括至少一個玩家控制器指令使所述游戲程序執(zhí)行處理系統(tǒng)對所述玩家控制器處理子系統(tǒng)發(fā)出命令，使玩家控制器處理器子系統(tǒng)1)使玩家控制器處理器子系統(tǒng)和至少一個玩家控制器之間的數(shù)據(jù)處理初始化，2)將與視頻游戲有關(guān)的控制信號送到所述協(xié)處理器。7.一種外圍子系統(tǒng)，用于視頻游戲系統(tǒng)，后者具有一外部存儲器以存儲視頻游戲程序，一游戲程序執(zhí)行處理系統(tǒng)，包括游戲微處理器和協(xié)處理器，連接到所述游戲微處理器，與所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生視頻游戲控制信號，所述游戲程序執(zhí)行處理系統(tǒng)可被操作以產(chǎn)生至少一個與玩家控制器有關(guān)的命令，請求執(zhí)行由所述至少一個玩家控制器產(chǎn)生的與所述視頻游戲控制信號有關(guān)的操作；該外圍處理子系統(tǒng)包括第一接口電路，連接到所述協(xié)處理器，可被操作以接收和處理與所述玩家控制器有關(guān)的命令；一個讀寫存儲器，以及第二接口，用于從所述至少一個玩家控制器接收視頻游戲控制數(shù)據(jù)和將所述視頻游戲控制數(shù)據(jù)裝入所述讀/寫存儲器。8.如權(quán)利要求7的外圍處理子系統(tǒng)，其中所述第一接口電路包括，一移位寄存器，用于接收與玩家控制器有關(guān)的命令；處理電路用于對所述與玩家控制器有關(guān)的命令解碼并確定所述視頻游戲控制信號要執(zhí)行的與控制器有關(guān)的操作，以及控制所述與控制器有關(guān)的操作的性能；以及，用于將對所述玩家控制器命令的響應(yīng)送到所述協(xié)處理器的裝置；并且，所述第二接口電路包括至少一個寄存器，一個連接到所述寄存器的緩沖存儲裝置，和一個串行到并行轉(zhuǎn)換器，連接到所述緩沖存儲裝置，以從至少一個玩家控制器接收數(shù)據(jù)。9.一種外圍子系統(tǒng)，用于視頻游戲系統(tǒng)，后者具有一外部存儲器以存儲視頻游戲程序，一游戲程序執(zhí)行處理系統(tǒng)，包括游戲微處理器和協(xié)處理器，連接到所述游戲微處理器，與所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生與玩家控制器有關(guān)的數(shù)據(jù)，所述游戲程序執(zhí)行處理系統(tǒng)可被操作以產(chǎn)生至少一個與玩家控制器有關(guān)的命令，請求執(zhí)行與所述玩家控制器有關(guān)的由所述至少一個玩家控制器產(chǎn)生的數(shù)據(jù)有關(guān)的操作；該外圍子系統(tǒng)包括移位寄存器，連接到所述協(xié)處理器，接收與玩家控制器有關(guān)的命令；處理電路，對所述玩家控制器命令解碼，指出要用所述與玩家控制器有關(guān)的數(shù)據(jù)執(zhí)行的與控制器有關(guān)的操作，以及控制所述與控制器有關(guān)的命令的表現(xiàn)；以及將對所述玩家控制器命令的響應(yīng)送到所述協(xié)處理器的裝置。10.如權(quán)利要求9的外圍子系統(tǒng)，進(jìn)一步包括用于存儲與玩家控制器有關(guān)的數(shù)據(jù)的隨機(jī)存取存儲器。11.如權(quán)利要求9的外圍子系統(tǒng)，其中所述處理電路包括一微處理器和一接口控制器。12.如權(quán)利要求11的外圍子系統(tǒng)，進(jìn)一步包括一隨機(jī)存取存儲器，用于存儲與玩家控制器有關(guān)的來自所述至少一個玩家控制器的數(shù)據(jù)，其中所述接口控制器控制與玩家控制器有關(guān)的數(shù)據(jù)對所述隨機(jī)存取存儲器的讀寫。13.如權(quán)利要求9的外圍子系統(tǒng)，進(jìn)一步包括一個引導(dǎo)ROM用于存儲對存貯在所述外部存儲器中的指令執(zhí)行之前先要執(zhí)行的指令，并且一旦譯出一條讀取所述引導(dǎo)ROM的指令時，所述處理電路可被操作以存取引導(dǎo)ROM指令和將所述指令送到所述協(xié)處理器。14.如權(quán)利要求13的外圍子系統(tǒng)，其中所述引導(dǎo)ROM指令從所述引導(dǎo)ROM中存取，并送到所述移位寄存器。15.如權(quán)利要求9的外圍子系統(tǒng)，進(jìn)一步包括一串行總線，連接到所述移位寄存器，將所述玩家控制器命令串行地送到所述移位寄存器，一連接到所述移位寄存器的定時總線，用于提供將所述玩家控制器命令定時送到所述移位寄存器的定時信號。16.如權(quán)利要求9的外圍子系統(tǒng)，其中所述移位寄存器可作為串行到并行轉(zhuǎn)換器工作。17.一種外圍子系統(tǒng)，用于視頻游戲系統(tǒng)，后者具有一外部存儲器以存儲視頻游戲程序，一游戲程序執(zhí)行處理系統(tǒng)，包括游戲微處理器和協(xié)處理器，連接到所述游戲微處理器，與所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生與玩家控制器有關(guān)的數(shù)據(jù)，所述游戲程序執(zhí)行處理系統(tǒng)可被操作以產(chǎn)生至少一個與玩家控制器有關(guān)的命令，請求執(zhí)行與所述玩家控制器有關(guān)的由所述至少一個玩家控制器產(chǎn)生的數(shù)據(jù)有關(guān)的操作；該外圍子系統(tǒng)包括一寄存器，連接到所述協(xié)處理器，從所述協(xié)處理器接收命令；一隨機(jī)存取存儲器，存儲從所述至少一個玩家控制器收到的與玩家控制器有關(guān)的數(shù)據(jù)；引導(dǎo)ROM，存儲在執(zhí)行存在所述外部存儲器中的指令前先要執(zhí)行的指令；處理電路，對所述命令解碼，指出要執(zhí)行的操作，控制所述操作的表現(xiàn)，以及響應(yīng)于對所述命令的解碼，對所述隨機(jī)存取存儲器和所述引導(dǎo)ROM之一存取信息的裝置。18.如權(quán)利要求17的外圍子系統(tǒng)，進(jìn)一步包括一玩家控制器輸入接口控制器，從所述玩家控制器接收玩家控制器數(shù)據(jù)，并將所述玩家控制器數(shù)據(jù)送到所述隨機(jī)存取存儲器。19.如權(quán)利要求18的外圍子系統(tǒng)，進(jìn)一步包括至少一個寄存器，一個連接到所述寄存器的緩沖存儲裝置和連接到所述緩沖存儲裝置的串行到并行轉(zhuǎn)換器。20.一種玩家控制器處理子系統(tǒng)，用于視頻游戲系統(tǒng)控制板，后者包括游戲微處理器，執(zhí)行存在外部存儲器中的視頻游戲程序，一協(xié)處理器連接到所述游戲微處理器以執(zhí)行所述視頻游戲程序，至少一個玩家控制器可由玩家操作以產(chǎn)生與玩家控制器有關(guān)的數(shù)據(jù)，該玩家控制處理子系統(tǒng)包括第一接口電路，從所述協(xié)處理器接收與玩家控制器有關(guān)的命令。隨機(jī)存取存儲器，存儲與玩家控制器有關(guān)的數(shù)據(jù)；以及處理電路，響應(yīng)于預(yù)定的與玩家控制器有關(guān)的命令，1)從玩家控制器取出數(shù)據(jù)并將這種玩家控制器數(shù)據(jù)裝入所述隨機(jī)存取存儲器，2)從所述隨機(jī)存取存儲器讀出這種取出的數(shù)據(jù)并將所述數(shù)據(jù)送到所述第一接口電路以傳送到所述協(xié)處理器。21.如權(quán)利要求20的外圍子系統(tǒng)，進(jìn)一步包括第二接口電路，以暫存從所述玩家控制器收到的玩家控制器數(shù)據(jù)，以及將所述暫存的數(shù)據(jù)在所述處理電路控制下送到所述隨機(jī)存取存儲器。22.一種外圍處理子系統(tǒng)，用于視頻游戲系統(tǒng)，后者具有一外部存儲器以存儲視頻游戲程序，一游戲微處理器執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生視頻戲控制信號，一個協(xié)處理器，連接到所述游戲微處理器，與所述游戲微處理器共用作用以執(zhí)行所述視頻游戲程序，所述協(xié)處理器可被操作以產(chǎn)生至少一個與玩家控制器有關(guān)的命令，請求執(zhí)行與所述視頻游戲控制信號有關(guān)的由所述至少一個玩家控制器產(chǎn)生的數(shù)據(jù)有關(guān)的操作；該外圍處理子系統(tǒng)包括至少一個存儲裝置，存儲第一組指令，用于控制與所述視頻游戲控制信號有關(guān)的所述操作的性能，該控制信號由所述與玩家控制器有關(guān)的命令指出，以及，存儲第二組用于證實(shí)所述外部存儲器的指令；以及用于執(zhí)行所述第一和第二組指令的微處理器。23.一種視頻游戲系統(tǒng)，包括存儲視頻游戲程序的外部存儲器；執(zhí)行所述視頻游戲程序的游戲微處理器；可由玩家程序以產(chǎn)生視頻游戲控制信號的至少一個玩家控制器；連接到所述游戲微處理器的協(xié)處理器，用于同所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，所述協(xié)處理器可被操作以與至少一個與玩家控制器有關(guān)的命令通訊，請求執(zhí)行與所述視頻游戲控制信號有關(guān)的由所述至少一個玩家控制器產(chǎn)生的操作；以及外圍處理子系統(tǒng)，連接到所述協(xié)處理器，可接收所述與玩家控制器有關(guān)的命令和軒執(zhí)行所述命令，由此執(zhí)行所述與所述視頻游戲控制信號有關(guān)的操作。24.一種用于控制視頻游戲系統(tǒng)控制板的操作的便攜式存儲裝置，用于視頻游戲系統(tǒng)控制板，后者具有執(zhí)行視頻游戲程序的游戲微處理器，一連接到所述游戲微處理器的協(xié)處理器，與所述游戲微處理器共同作用以執(zhí)行所述視頻游戲程序，至少一個玩家控制器，可由玩家操作以產(chǎn)生視頻游戲控制信號，以及一個連接到所述協(xié)處理器的玩家控制器處理子系統(tǒng)；該便攜式存儲裝置包括用于存儲視頻游戲指令、圖形和聲音數(shù)據(jù)的存儲介質(zhì)；一多路復(fù)用總線，連接到所述協(xié)處理器，將地址信號并行傳送到所述存儲介質(zhì)，并從所述存儲介質(zhì)接收取出的信息；尋址邏輯電路，對從所述總線收到的地址信號進(jìn)行邏輯控制和對所述存儲介質(zhì)尋址；讀出電路，將從所述存儲介質(zhì)讀出的信息送到所述多路復(fù)用總線。25.如權(quán)利要求24的便攜式存儲裝置，其中在所述多路復(fù)用總線上傳輸?shù)男盘柧哂卸鄠€定時參數(shù)，其中至少有部分參數(shù)是可編程的。26.如權(quán)利要求24的便攜式存儲裝置，其中所述存儲介質(zhì)合據(jù)所述游戲微處理器地址空間的第一地址域，并且，在所述多路復(fù)用總線上傳送的信號具有多個定時參數(shù)，至少一部分定時參數(shù)可根據(jù)位于所述第一地址域而不是第二地址域的所述介質(zhì)而編程。27.如權(quán)利要求24的便攜式存儲裝置，其中所述多路復(fù)用總線進(jìn)一步包括至少一條地址鎖存允許控制線。28.如權(quán)利要求27的便攜式存儲裝置，進(jìn)一步包括至少一個寄存器，響應(yīng)于在所述至少一條地址鎖存允許控制線上傳送的控制信號，接收在所述多路復(fù)用總線上傳送的地址信息。29.如權(quán)利要求25的便攜式存儲裝置，其中所述視頻游戲控制板包括一視頻數(shù)模轉(zhuǎn)換器，其產(chǎn)生復(fù)合同步信號，以及，所述便攜式存儲裝置包括用于接收所述復(fù)合同步信號的輸入終端。30.如權(quán)利要求24的便攜式存儲裝置，其中所述便攜式存儲裝置包括至少一個與中斷有關(guān)的終端。31.一種控制視頻游戲系統(tǒng)控制板工作的便攜式存儲裝置，用于視頻游戲系統(tǒng)控制板，后者具有執(zhí)行視頻游戲程序的游戲微處理器，以及連接到所述游戲微處理器的協(xié)處理器，其與所述游戲微處理器共同工作以執(zhí)行所述視頻游戲程序，該便攜式存儲裝置包括存儲視頻游戲指令、圖形和聲音數(shù)據(jù)的存儲介質(zhì)；多路復(fù)用總線，連接到所述協(xié)處理器，將地址信號并行地傳送到所述存儲介質(zhì)，和從所述存儲介質(zhì)接收取出的信息；尋址邏輯電路，對從所述總線收到的地址信號進(jìn)行邏輯控制以對所述存儲介質(zhì)尋址；解碼電路，接收預(yù)定的一組所述地址信號，若所述存儲介質(zhì)被確定為在所述游戲微處理器的地址空間的預(yù)定部分中時，產(chǎn)生與存儲介質(zhì)讀出允許有關(guān)的信號；以及讀出電路，響應(yīng)于所述與存儲介質(zhì)允許有關(guān)的信號，讀出由所述地址信號指出的存儲介質(zhì)位置的信息，并將從所述存儲介質(zhì)讀出的信息送到所述多路復(fù)用總線。32.一種控制視頻游戲系統(tǒng)控制板工作的便攜式存儲裝置，用于視頻游戲系統(tǒng)控制板，后者具有用于執(zhí)行視頻游戲程序的游戲微處理器，以及連接到所述游戲微處理器的協(xié)處理器，后者與所述游戲微處理器共同工作以執(zhí)行所述視頻游戲程序，該便攜式存儲裝置，包括存儲視頻游戲指令、圖形和聲音數(shù)據(jù)的存儲介質(zhì)，多路復(fù)用總線，連接到所述協(xié)處理器，將地址信號并行地傳送到所述存儲介質(zhì)，以及從所述存儲介質(zhì)接收取出的信息；尋址邏輯電路，對從所述總線收到的地址信號進(jìn)行邏輯控制和對所述存儲介質(zhì)尋址；讀出電路，將從所述存儲介質(zhì)讀出的信息送到所述多路復(fù)用總線；以及存儲介質(zhì)證實(shí)處理器，對所述視頻游戲系統(tǒng)控制板收發(fā)信息。33.一種視頻游戲系統(tǒng)，包括存儲視頻游戲程序的外部存儲器；用于執(zhí)行所述視頻游戲程序的游戲微處理器，所述游戲微處理器響應(yīng)于預(yù)定的中斷信號轉(zhuǎn)移到預(yù)定的初始化狀態(tài)；用于產(chǎn)生一復(fù)位信號以允許用戶中斷游戲的復(fù)位開關(guān)；以及邏輯電路，接收所述復(fù)位信號，實(shí)際上立即將一警告信號送到所述游戲處理器，指出將出現(xiàn)所述預(yù)定的中斷信號，以及，其后在預(yù)定時間延遲后將所述預(yù)定的中斷送到所述游戲微處理器。34.如權(quán)利要求33的視頻游戲系統(tǒng)，其中所述游戲微處理器響應(yīng)于所述警告信號保存游戲狀態(tài)，這樣游戲可以從某一預(yù)定點(diǎn)而不是開始處繼續(xù)。35.一種游戲復(fù)位電路，用于一種視頻游戲系統(tǒng)，后者具有存儲視頻游戲程序的外部存儲器，一個游戲微處理器執(zhí)行所述視頻游戲程序，所述游戲微處理器響應(yīng)于預(yù)定的中斷信號轉(zhuǎn)移到預(yù)定的初始化狀態(tài)，該復(fù)位電路包括一復(fù)位開關(guān)，產(chǎn)生允許用戶中斷游戲的復(fù)位信號，以及邏輯電路，接收所述復(fù)位信號，實(shí)質(zhì)上立即將一提醒信號送到所述游戲處理器，指出所述預(yù)定的中斷信號將出現(xiàn)，以及，其后在一預(yù)定的時間延遲后將所述預(yù)定的中斷信號送到所述游戲微處理器。36.如權(quán)利要求35的復(fù)位電路，其中所述游戲微處理器響應(yīng)于所述警告信號保存游戲狀態(tài)，這樣游戲可從預(yù)定點(diǎn)而不是開始處繼續(xù)。全文摘要一種視頻游戲系統(tǒng)，包括一游戲卡，可插入到主控制板，其有一主處理器、3D圖形發(fā)生協(xié)處理器、可擴(kuò)展的主存儲器和玩家控制器。本發(fā)明敘述了一種外接到游戲微處理器和協(xié)處理器的多功能外圍處理子系統(tǒng)，其執(zhí)行命令以處理玩家控制器輸入/輸出，由此減輕圖形處理子系統(tǒng)的負(fù)擔(dān)，玩家控制器處理子系統(tǒng)用于控制玩家控制器輸入/輸出處理和在游戲進(jìn)行中執(zhí)行游戲證實(shí)檢驗(yàn)。外圍接口包括控制各種外圍接口功能的微處理器。文檔編號G06T1/20GK1159957SQ96121758公開日1997年9月24日申請日期1996年11月22日優(yōu)先權(quán)日1995年11月22日發(fā)明者竹田玄洋,加藤周平,西海聡申請人:任天堂株式會社