一種基于fpga可編程邏輯門陣列的多核處理器系統(tǒng)的制作方法
【專利摘要】一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，屬于半導(dǎo)體芯片【技術(shù)領(lǐng)域】。包括FPGA芯片和外圍電路芯片，他們通過板間互聯(lián)總線連接；FPGA芯片包括SDRAM控制器二等，SDRAM控制器二與其他部分通過I/O總線互聯(lián)；處理器通過資源網(wǎng)絡(luò)接口與路由器連接；網(wǎng)絡(luò)控制器與I/O總線連接；路由器通過片內(nèi)互聯(lián)總線進(jìn)行互聯(lián)，并于PFGA芯片內(nèi)進(jìn)行網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)拓展；相鄰FPGA芯片的路由器通過板間互聯(lián)總線連接；外圍電路芯片包括SD卡等，SD卡通過數(shù)據(jù)線與SD卡控制器連接；SDRAM控制器一通過數(shù)據(jù)線與SDRAM控制器連接；網(wǎng)絡(luò)控制器與I/O總線連接。本發(fā)明結(jié)構(gòu)簡(jiǎn)單，處理效率高有著很好的推廣應(yīng)用前景。
【專利說明】—種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體芯片【技術(shù)領(lǐng)域】，特別是涉及到一種FPGA可編程邏輯門陣列芯片構(gòu)成的處理器系統(tǒng)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的快速發(fā)展，微處理器(MCU)、數(shù)字信號(hào)處理器(DSP)、可編程邏輯門陣列(FPGA)的性能都有了大幅度的提高，使得超大規(guī)模的復(fù)雜運(yùn)算在實(shí)際中得以更廣泛的應(yīng)用但單個(gè)處理器還是不能滿足日益增長(zhǎng)的應(yīng)用需求。如果把多個(gè)處理器互聯(lián)成處理器陣列進(jìn)行多核協(xié)作并行計(jì)算，則可以成倍提高系統(tǒng)的數(shù)據(jù)處理能力，所以多核互聯(lián)技術(shù)的研究已經(jīng)成為新興的熱點(diǎn)問題。
[0003]處理器之間互聯(lián)的方式有很多種，在不同的應(yīng)用場(chǎng)合可以進(jìn)行不同的選擇。傳統(tǒng)上使用并行總線傳輸技術(shù)。這種技術(shù)結(jié)構(gòu)復(fù)雜，因?yàn)槭艿叫盘?hào)偏移的影響，通過提高時(shí)鐘頻率來提高傳輸效率的方法，其局限性很大。
[0004]如果采用拓寬總線的方法來提升傳輸速率，也因?yàn)橥瑯拥脑驎?huì)降低系統(tǒng)的最高頻率，同時(shí)過寬的總線也會(huì)占據(jù)更多芯片管腳和電路板面積，從而增加了設(shè)備的開銷，同時(shí)降低了可提供的連接數(shù)目。而且由于增加節(jié)點(diǎn)數(shù)會(huì)增大電容，在多點(diǎn)接入的共享總線還造成耗電巨大，在所需的頻率下，需增大電壓才能驅(qū)動(dòng)總線。另外，傳統(tǒng)的互聯(lián)結(jié)構(gòu)還有諸如安全性差、容錯(cuò)性差等一系列問題。因此高帶寬的多核處理器核間互聯(lián)技術(shù)已經(jīng)成為一個(gè)普遍關(guān)注的技術(shù)。
[0005]針對(duì)現(xiàn)有技術(shù)中存在的不足，本【技術(shù)領(lǐng)域】亟需要一種多核處理器系統(tǒng)來改變此種現(xiàn)狀。

【發(fā)明內(nèi)容】

[0006]本發(fā)明所要解決的技術(shù)問題是:提供一種基于FPGA的多核處理器系統(tǒng)，通過將多個(gè)處理器互聯(lián)成為處理器陣列并行工作，實(shí)現(xiàn)服務(wù)器處理速度的提高。
[0007]一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:包括FPGA芯片和外圍電路芯片，所述FPGA芯片和外圍電路芯片通過板間互聯(lián)總線連接；
[0008]所述FPGA芯片包括SDRAM控制器二、處理器、監(jiān)聽器、網(wǎng)絡(luò)控制器、資源網(wǎng)絡(luò)接口、路由器、片內(nèi)互聯(lián)總線、板間互聯(lián)總線、SD卡控制器、I/O總線，所述SDRAM控制器二、處理器、監(jiān)聽器、網(wǎng)絡(luò)控制器、資源網(wǎng)絡(luò)接口、SD卡控制器通過I/O總線互聯(lián)；所述處理器通過資源網(wǎng)絡(luò)接口與路由器連接；所述網(wǎng)絡(luò)控制器與I/O總線連接；所述路由器通過片內(nèi)互聯(lián)總線進(jìn)行互聯(lián)，并于PFGA芯片內(nèi)進(jìn)行網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)拓展；所述相鄰的FPGA芯片的路由器通過板間互聯(lián)總線連接；
[0009]所述外圍電路芯片包括SD卡、SDRAM控制器一、網(wǎng)絡(luò)控制器，所述SD卡通過數(shù)據(jù)線與SD卡控制器連接；所述SDRAM控制器一通過數(shù)據(jù)線與SDRAM控制器連接；所述網(wǎng)絡(luò)控制器與I/O總線連接。[0010]所述路由器具有網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，路由器數(shù)目為MXM，其中M≥2的自然數(shù)。
[0011]所述外圍電路芯片具有一個(gè)網(wǎng)絡(luò)接口，所述網(wǎng)絡(luò)接口通過數(shù)據(jù)線與網(wǎng)絡(luò)控制器相連接。
[0012]所述外圍電路芯片具有一個(gè)SD卡，且所述SD卡通過數(shù)據(jù)線與SD卡控制器連接。
[0013]所述處理器型號(hào)為NiosII ;網(wǎng)絡(luò)控制器型號(hào)為DM9000A。
[0014]通過上述設(shè)計(jì)方案，本發(fā)明可以帶來如下有益效果:1、本發(fā)明基于FPGA的多核處理器系統(tǒng)，利用通過將多個(gè)處理器互聯(lián)成為處理器陣列并行工作，實(shí)現(xiàn)服務(wù)器處理速度的提高。本發(fā)明利用網(wǎng)絡(luò)接口、資源網(wǎng)絡(luò)接口、片內(nèi)互聯(lián)總線、板間互聯(lián)總線、I/o總線進(jìn)行連接，其實(shí)現(xiàn)方便、易于芯片級(jí)的集成，且使用效果理想。2、本發(fā)明的基于FPGA的多核處理器系統(tǒng)有著很好的應(yīng)用領(lǐng)域，其市場(chǎng)前景十分廣泛，適合于廣大半導(dǎo)體芯片行業(yè)推廣應(yīng)用。
【專利附圖】

【附圖說明】
[0015]以下結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的說明:
[0016]圖1為本發(fā)明基于FPGA多核處理器系統(tǒng)的外部結(jié)構(gòu)示意圖。
[0017]圖2為本發(fā)明基于FPGA多核處理器系統(tǒng)的內(nèi)部芯片總體結(jié)構(gòu)示意圖。
[0018]圖中1-SD卡、2-SDRAM控制器一、3-網(wǎng)絡(luò)接口、4-SDRAM控制器二、5a-處理器、5b-監(jiān)聽器、6-網(wǎng)絡(luò)控制器、7-資源網(wǎng)絡(luò)接口、8-路由器、9-片內(nèi)互聯(lián)總線、10-板間互聯(lián)總線、11-1/0總線、I l-SD卡控制器、12-1/0總線、21-FPGA芯片、22-外圍電路芯片。
【具體實(shí)施方式】
[0019]如附圖所示，一種基于FPGA的多核處理器系統(tǒng)，其特征是:所述FPGA多核處理器系統(tǒng)包括FPGA芯片21和外圍電路芯片22，所述FPGA芯片21和外圍電路芯片22通過板間互聯(lián)總線10連接；
[0020]所述FPGA芯片21包括SDRAM控制器4、處理器5a、監(jiān)聽器5b、資源網(wǎng)絡(luò)接口 7、路由器8、片內(nèi)互聯(lián)總線9、SD卡控制器11、1/0總線12，所述SDRAM控制器二 4、處理器5a、監(jiān)聽器5b、資源網(wǎng)絡(luò)接口 7、SD卡控制器11通過I/O總線12互聯(lián)；所述處理器5a通過資源網(wǎng)絡(luò)接口 7連接至路由器8 ;所述路由器8通過片內(nèi)互聯(lián)總線9進(jìn)行互聯(lián)；
[0021]所述外圍電路芯片22包括SD卡USDRAM控制器一 2、網(wǎng)絡(luò)控制器6，所述SD卡I通過數(shù)據(jù)線連接至SD卡控制器11 ;所述SDRAM控制器一 2通過數(shù)據(jù)線連接至SDRAM控制器4 ;所述網(wǎng)絡(luò)控制器6與I/O總線12連接。
[0022]所述路由器8具有網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，路由器8數(shù)目為M X M，其中M≥2的自然數(shù)。
[0023]所述外圍電路芯片22具有一個(gè)網(wǎng)絡(luò)接口 3，所述網(wǎng)絡(luò)接口 3通過數(shù)據(jù)線與網(wǎng)絡(luò)控制器6相連接。
[0024]所述外圍電路芯片22具有一個(gè)SD卡1，且所述SD卡I通過數(shù)據(jù)線與SD卡控制器11連接。
[0025]所述處理器5a型號(hào)為NiosII ;網(wǎng)絡(luò)控制器6型號(hào)為DM9000A。
[0026]本發(fā)明的工作步驟是:
[0027]處理器5a工作時(shí)，初始狀態(tài)隨機(jī)在四個(gè)軟核處理器5a中選擇一個(gè)作為起始工作處理器，負(fù)責(zé)周圍硬件設(shè)備管理和網(wǎng)絡(luò)端口監(jiān)聽；當(dāng)有新的任務(wù)產(chǎn)生時(shí)(由原任務(wù)產(chǎn)生的分支任務(wù)或者通過網(wǎng)絡(luò)傳來的任務(wù)命令)，從初始處理器5a開始進(jìn)行對(duì)角方向的XY路由，尋找任務(wù)量最低的處理器，進(jìn)行新任務(wù)的處理，新加入的處理器既可以作為前一級(jí)處理器5a的協(xié)處理器，也可以作為獨(dú)立處理器5a工作，最新分配任務(wù)的處理器5a將作為下一次分配任務(wù)的起點(diǎn)，以此循環(huán)進(jìn)行。作為協(xié)處理器5a的根處理器，只有當(dāng)所有協(xié)處理器的任務(wù)都完成時(shí)，才能結(jié)束自己的任務(wù)。
[0028]本發(fā)明提供了基于FPGA的多核處理器系統(tǒng)，達(dá)到了多核處理器核間互聯(lián)的技術(shù)目的，該系統(tǒng)設(shè)備結(jié)構(gòu)簡(jiǎn)單，操作簡(jiǎn)單方便，省時(shí)省人有著很好的推廣應(yīng)用前景。
[0029]以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:包括FPGA芯片(21)和外圍電路芯片(22)，所述FPGA芯片(21)和外圍電路芯片(22)通過板間互聯(lián)總線(10)連接；所述FPGA芯片(21)包括SDRAM控制器二(4)、處理器(5a)、監(jiān)聽器(5b)、網(wǎng)絡(luò)控制器(6)、資源網(wǎng)絡(luò)接口(7)、路由器(8)、片內(nèi)互聯(lián)總線(9)、板間互聯(lián)總線(10)、SD卡控制器(11)、I/O總線(12)，所述SDRAM控制器二(4)、處理器(5a)、監(jiān)聽器(5b)、網(wǎng)絡(luò)控制器(6)、資源網(wǎng)絡(luò)接口(7)、SD卡控制器(11)通過I/O總線(12)互聯(lián)；所述處理器(5a)通過資源網(wǎng)絡(luò)接口(7)與路由器(8)連接；所述網(wǎng)絡(luò)控制器(6)與I/O總線(12)連接；所述路由器(8)通過片內(nèi)互聯(lián)總線(9)進(jìn)行互聯(lián)，并于PFGA芯片(21)內(nèi)進(jìn)行網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)拓展；所述相鄰的FPGA芯片(21)的路由器(8)通過板間互聯(lián)總線(10)連接； 所述外圍電路芯片(22)包括SD卡(I)、SDRAM控制器一(2)、網(wǎng)絡(luò)控制器(6)，所述SD卡(I)通過數(shù)據(jù)線與SD卡控制器(11)連接；所述SDRAM控制器一(2 )通過數(shù)據(jù)線與SDRAM控制器(4)連接；所述網(wǎng)絡(luò)控制器(6)與I/O總線(12)連接。
2.根據(jù)權(quán)利要求1所述的一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:所述路由器(8)具有網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)，路由器(8)數(shù)目為MXM，其中M > 2的自然數(shù)。
3.根據(jù)權(quán)利要求1所述的一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:所述外圍電路芯片(22 )具有一個(gè)網(wǎng)絡(luò)接口( 3 )，所述網(wǎng)絡(luò)接口( 3 )通過數(shù)據(jù)線與網(wǎng)絡(luò)控制器(6)相連接。
4.根據(jù)權(quán)利要求1所述的一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:所述外圍電路芯片(22 )具有一個(gè)SD卡(I)，且所述SD卡(I)通過數(shù)據(jù)線與SD卡控制器(11)連接。
5.根據(jù)權(quán)利要求1所述的一種基于FPGA可編程邏輯門陣列的多核處理器系統(tǒng)，其特征是:所述處理器(5)型號(hào)為NiosII ;網(wǎng)絡(luò)控制器(6)型號(hào)為DM9000A。
【文檔編號(hào)】G06F15/16GK103955444SQ201410155144
【公開日】2014年7月30日 申請(qǐng)日期:2014年4月17日 優(yōu)先權(quán)日:2014年4月17日
【發(fā)明者】才華, 吳劍飛, 楊勇, 曲福恒, 韓太林, 劉俊杰 申請(qǐng)人:長(zhǎng)春理工大學(xué)