專利名稱：一種基于sr5690的雙路主板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種主板，具體講涉及一種基于SR5690的雙路主板。
背景技術(shù)：
中國科學(xué)院計(jì)算機(jī)所研發(fā)的龍芯3號(hào)系列CPU，包括4核心的龍芯3A CPU、8核心的3B CPU和8核或16核心的3C CPU。龍芯3號(hào)系列主頻達(dá)到IGHz的多核CPU處理器，龍芯3號(hào)在包括服務(wù)器、高性能計(jì)算機(jī)、低能耗數(shù)據(jù)中心、個(gè)人高性能計(jì)算機(jī)、高端桌面應(yīng)用、高吞吐計(jì)算應(yīng)用、工業(yè)·控制、數(shù)字信號(hào)處理、高端嵌入式應(yīng)用等產(chǎn)品中具有廣闊的市場(chǎng)應(yīng)用前景。目前主板都是基于X86架構(gòu)的，龍芯3號(hào)系列CPU面世后,應(yīng)用方案很少,本實(shí)用新型采用SR5690作為其配套的芯片提出一種主板。

實(shí)用新型內(nèi)容本實(shí)用新型提供一種基于SR5690的雙路主板，采用AMD SR5690作為龍芯CPU橋片，為龍芯CPU的實(shí)用提供一個(gè)很好的解決方案。本實(shí)用新型提供一種基于SR5690的雙路主板，包括AMD chipsets SR5690北橋芯片、南橋芯片、內(nèi)存插槽、VGA接口設(shè)備、PCIE設(shè)備和外設(shè)，所述雙路主板包括兩個(gè)龍芯CPU ;所述龍芯CPU包括內(nèi)存控制器，內(nèi)存控制器連接所述內(nèi)存插槽；所述主板的北橋芯片通過HT總線與一個(gè)龍芯CPU的HT總線控制器相連接；所述兩個(gè)龍芯CPU通過HT bus互聯(lián)；所述南橋芯片通過數(shù)據(jù)采集卡連接外圍擴(kuò)展PCI插槽，所述外圍擴(kuò)展PCI插槽通過PCI擴(kuò)展模塊電路設(shè)置PCI插槽；所述南橋芯片與所述VGA接口設(shè)備和外設(shè)相連接。本實(shí)用新型的第一優(yōu)選實(shí)施例中所述北橋芯片包括46個(gè)PCIE通道，4個(gè)所述PCIE通道連接所述南橋芯片，42個(gè)所述PCIE通道連接所述PCIE設(shè)備。本實(shí)用新型的第二優(yōu)選實(shí)施例中所述與所述南橋芯片相連的數(shù)據(jù)采集卡為PCI6254采集卡；所述VGA接口設(shè)備通過PCI總線與南橋芯片相連接。本實(shí)用新型的第三優(yōu)選實(shí)施例中所述龍芯CPU為龍芯3A CPU或龍芯3B CPU或龍芯3C CPU。本實(shí)用新型的第四優(yōu)選實(shí)施例中所述內(nèi)存插槽包括DDR2內(nèi)存插槽和DDR3內(nèi)存插槽；所述龍芯CPU通過DDR2內(nèi)存控制器或DDR3內(nèi)存控制器與DDR2內(nèi)存插槽或DDR3內(nèi)
存插槽相連接。

圖I為本實(shí)用新型提供的一種基于SR5690的雙路主板的結(jié)構(gòu)不意圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型做進(jìn)一步說明。[0012]圖I為本實(shí)用新型提供的一種基于SR5690的雙路主板的結(jié)構(gòu)示意圖，由圖I可知，該雙路主板包括龍芯CPU、AMD chipsets SR5690北橋芯片、AMD chipsets南橋芯片、內(nèi)存插槽、VGA (Video Graphics Array，視頻圖形陣列)接口設(shè)備、PCIE設(shè)備和外設(shè)，龍芯CPU有兩個(gè)龍芯CPUO和龍芯CPU1，龍芯CPU包括內(nèi)存控制器，內(nèi)存控制器控制連接內(nèi)存插槽，一個(gè)龍芯CPU包括2個(gè)內(nèi)存控制器，每個(gè)內(nèi)存控制器連接兩個(gè)內(nèi)存插槽。主板的北橋芯片通過HT總線與龍芯CPUO的HT總線控制器相連接，北橋芯片包括46個(gè)PCIE通道，4個(gè)PCIE通道連接南橋芯片，42個(gè)PCIE通道連接PCIE設(shè)備。南橋芯片通過數(shù)據(jù)采集卡連接外圍擴(kuò)展PCI插槽，外圍擴(kuò)展PCI插槽再通過PCI擴(kuò)展模塊電路設(shè)置PCI插槽，該數(shù)據(jù)采集卡為PCI6254數(shù)據(jù)采集卡，VGA接口設(shè)備通過所述PCI總線與南橋芯片相連接。本實(shí)用新型提供的一種基于SR5690的雙路主板所支持和實(shí)用的龍芯芯片為龍芯3號(hào)系列芯片，包括4核心的龍芯3A CPU、8核心的龍芯3B CPU和8核心或16核心的龍芯 3C CPU。內(nèi)存插槽為DDR2內(nèi)存插槽或DDR3內(nèi)存插槽，龍芯CPU通過DDR2內(nèi)存控制器或DDR3內(nèi)存控制器與DDR2內(nèi)存插槽或DDR3內(nèi)存插槽相連接。最后應(yīng)當(dāng)說明的是以上實(shí)施例僅用以說明本實(shí)用新型的技術(shù)方案而非對(duì)其限制，盡管參照上述實(shí)施例對(duì)本實(shí)用新型進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解依然可以對(duì)本實(shí)用新型的具體實(shí)施方式
進(jìn)行修改或者等同替換，而未脫離本實(shí)用新型精神和范圍的任何修改或者等同替換，其均應(yīng)涵蓋在本實(shí)用新型的權(quán)利要求范圍當(dāng)中。
權(quán)利要求1.一種基于SR5690的雙路主板，包括AMD chipsets SR5690北橋芯片、南橋芯片、內(nèi)存插槽、VGA接口設(shè)備、PCIE設(shè)備和外設(shè)，其特征在于 所述雙路主板包括兩個(gè)龍芯CPU ； 所述龍芯CPU包括內(nèi)存控制器，內(nèi)存控制器連接所述內(nèi)存插槽； 所述主板的北橋芯片通過HT總線與一個(gè)龍芯CPU的HT總線控制器相連接； 所述兩個(gè)龍芯CPU通過HT bus互聯(lián)； 所述南橋芯片通過數(shù)據(jù)采集卡連接外圍擴(kuò)展PCI插槽，所述外圍擴(kuò)展PCI插槽通過PCI擴(kuò)展模塊電路設(shè)置PCI插槽； 所述南橋芯片與所述VGA接口設(shè)備和外設(shè)相連接。
2.根據(jù)權(quán)利要求I所述的雙路主板，其特征在于，所述北橋芯片包括46個(gè)PCIE通道，4個(gè)所述PCIE通道連接所述南橋芯片，42個(gè)所述PCIE通道連接所述PCIE設(shè)備。
3.根據(jù)權(quán)利要求I所述的雙路主板，其特征在于，所述與所述南橋芯片相連的數(shù)據(jù)采集卡為PCI6254采集卡；所述VGA接口設(shè)備通過PCI總線與南橋芯片相連接。
4.根據(jù)權(quán)利要求I所述的雙路主板，其特征在于，所述龍芯CPU為龍芯3ACPU或龍芯3B CPU 或龍芯 3C CPU。
5.根據(jù)權(quán)利要求I所述的雙路主板,其特征在于,所述內(nèi)存插槽包括DDR2內(nèi)存插槽和DDR3內(nèi)存插槽；所述龍芯CPU通過DDR2內(nèi)存控制器或DDR3內(nèi)存控制器與DDR2內(nèi)存插槽或DDR3內(nèi)存插槽相連接。
專利摘要本實(shí)用新型提供一種基于SR5690的雙路主板，包括AMD chipsets SR5690北橋芯片、南橋芯片、內(nèi)存插槽、VGA接口設(shè)備、PCIE設(shè)備和外設(shè)，所述雙路主板包括兩個(gè)龍芯CPU；所述龍芯CPU包括內(nèi)存控制器，內(nèi)存控制器連接所述內(nèi)存插槽；所述主板的北橋芯片通過HT總線與一個(gè)龍芯CPU的HT總線控制器相連接；所述兩個(gè)龍芯CPU通過HT bus互聯(lián)；所述南橋芯片通過數(shù)據(jù)采集卡連接外圍擴(kuò)展PCI插槽，所述外圍擴(kuò)展PCI插槽通過PCI擴(kuò)展模塊電路設(shè)置PCI插槽；所述南橋芯片與所述VGA接口設(shè)備和外設(shè)相連接。本實(shí)用新型采用SR5690作為龍芯CPU的配套的芯片提出一種主板的具體結(jié)構(gòu)。
文檔編號(hào)G06F1/16GK202771310SQ20122025082
公開日2013年3月6日 申請(qǐng)日期2012年5月30日 優(yōu)先權(quán)日2012年5月30日
發(fā)明者鄭臣明, 邵宗有, 沙超群, 折星星, 池浩, 史玉寶 申請(qǐng)人:曙光信息產(chǎn)業(yè)(北京)有限公司