專利名稱：Plc輸入采集與讀取信息映像存儲控制器的制作方法
技術領域：
本發(fā)明涉及一種PLC輸入采集與讀取信息映像存儲控制器，尤其涉及一種基于FPGA并行操作電路硬連接的PLC輸入采集與FPGA實現(xiàn)讀取與存儲輸入信息控制器。
背景技術：
PLC的輸入端口的控制主要采用輸入端口與輸入調(diào)理電路連 接，輸入調(diào)理電路的輸出與映像存儲器的輸入端連接，映像存儲器的數(shù)據(jù)輸出端與PLC系統(tǒng)的數(shù)據(jù)總線連接，在PLC輸入采集階段的數(shù)據(jù)采集信號的作用下，將輸入端口信息一次讀入映像存儲器中。在PLC用戶程序執(zhí)行過程中對映像存儲器進行讀操作，將需要處理的輸入位信息所在的字節(jié)/字讀入PLC處理器中，然后應用軟件將該位信息取出來，或需要讀入以四位信息為一組的信息或多組以四位信息為一組的信息，同樣將需要處理的一組的信息或多組輸入信息所在的字節(jié)/字讀入PLC處理器中，然后應用軟件將一組或多組信息取出來；對于高速輸入指令的執(zhí)行是直接將輸入信息從輸入調(diào)理電路輸出端口以字節(jié)/字的形式讀入PLC處理器中，然后應用軟件將該位信息取出來；在應用ARM微處理器作為PLC控制核心的系統(tǒng)中，由于ARM沒有專門的位處理指令，在PLC執(zhí)行邏輯運算指令時，從映像存儲器中獲取包含該軟元件信息的整16位或整32位輸入信息，然后通過移位方式獲得該輸入軟元件所需位信息參與邏輯運算；高速輸入位信息指令的執(zhí)行需要從輸入調(diào)理電路輸出端口以字節(jié)/字的形式讀入PLC處理器的寄存器中，通過移位方式獲得該輸入軟元件位信息，應用ARM微處理器作為PLC控制核心的系統(tǒng)，PLC其處理過程需要執(zhí)行多條ARM指令，對PLC執(zhí)行用戶程序的速度產(chǎn)生影響，不利于提高PLC執(zhí)行用戶程序的速度。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種能夠?qū)崿F(xiàn)并行操作的PLC輸入與讀取信息映像存儲控制電路及其時序控制器；該控制器在內(nèi)部時序脈沖控制下自主完成4位一組輸入數(shù)據(jù)的組合，按照順序存儲在數(shù)據(jù)存儲器中，PLC用戶程序執(zhí)行輸入位信息、高速位信息和數(shù)據(jù)讀取命令過程中，向控制器寫入命令、輸入元件X編號和X組值，將選中的位信息或數(shù)據(jù)發(fā)送到系統(tǒng)數(shù)據(jù)總線，能大大提高PLC執(zhí)行指令序列的速度，以解決已有技術存在的上述問題。解決上述技術問題的技術方案是一種PLC輸入采集與讀取信息映像存儲控制器，包括PLC輸入端口與映像存儲模塊、命令譯碼與操作地址信息模塊、高速輸入位信息控制模塊、位信息讀取控制模塊、數(shù)據(jù)傳輸控制模塊和數(shù)據(jù)組合存儲模塊；
所述PLC輸入端口與映像存儲模塊分別與命令譯碼與操作地址信息模塊、高速輸入位信息控制模塊、位信息讀取控制模塊和數(shù)據(jù)傳輸控制模塊連接；所述PLC輸入端口與映像存儲模塊將PLC輸入端口信息進行光隔離、電平轉(zhuǎn)換、濾波，并在輸入采集命令的作用下存儲η位輸入信息；
所述命令譯碼與操作地址信息模塊還分別與高速輸入位信息控制模塊、位信息讀取控制模塊、數(shù)據(jù)傳輸控制模塊和數(shù)據(jù)組合存儲模塊連接；當系統(tǒng)地址總線的地址值是PLC輸入采集與讀取信息映像存儲控制器的地址值，所述命令譯碼與操作地址信息模塊在系統(tǒng)WR信號的作用下，存儲命令字經(jīng)譯碼輸出命令信號，存儲輸入X元件的m位X編號和3位X組值并予以輸出；
所述高速輸入位信息控制模塊執(zhí)行高速位信息讀取命令，將PLC輸入端口的某一位信息傳輸?shù)较到y(tǒng)數(shù)據(jù)總·線的DO位，實現(xiàn)高速位信息采集；
所述位信息讀取控制模塊執(zhí)行位信息讀取命令，按照m位X編號指定的X軟元件信息從PLC輸入端口與映像存儲模塊傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位；
所述數(shù)據(jù)傳輸控制模塊還與數(shù)據(jù)組合存儲模塊連接；所述數(shù)據(jù)傳輸控制模塊在該模塊內(nèi)部產(chǎn)生的時序脈沖作用下，將PLC輸入端口與映像存儲模塊存儲的η位信息按照4位信息為一組，起始X編號和3位X組值所規(guī)范的方式控制傳輸?shù)綌?shù)據(jù)組合存儲模塊予以存儲；所述數(shù)據(jù)組合存儲模塊存儲的信息是按照4個位信息為一組，起始X編號和3位X組值所規(guī)范的方式排列，執(zhí)行數(shù)據(jù)讀取命令時，在系統(tǒng)RD信號的作用下，根據(jù)起始X編號和3位X組值組合成的s位地址讀取該地址單元數(shù)據(jù)傳輸?shù)较到y(tǒng)數(shù)據(jù)總線，上述n、m和s的取值范圍是n為64或32，m為6或5，s為7或6 ;當η為64時，m=6, s=7 ;當η為32時，m=5, s=6。其進一步技術方案是所述PLC輸入端口與映像存儲模塊包括PLC輸入端口、輸入信號調(diào)理電路、FPGA輸入端口和η入η位出映像存儲器；PLC輸入端口作為PLC外部輸入開關或器件的連接端與PLC輸入調(diào)理電路的輸入端連接，PLC輸入調(diào)理電路的輸出端與FPGA輸入端口的一端連接，將PLC輸入端口信息進行濾波、光電隔離和電平轉(zhuǎn)換；FPGA輸入端口的另一端與高速輸入位信息控制模塊的輸入端，η入η位出映像存儲器的η位數(shù)據(jù)輸入端連接；
所述η入η位出映像存儲器的η位數(shù)據(jù)輸出端與位信息讀取控制模塊和數(shù)據(jù)傳輸控制模塊連接；輸入采集命令輸入端與命令譯碼與操作地址信息模塊連接；
所述η入η位出映像存儲器在輸入采集命令信號的作用下，將PLC輸入調(diào)理電路輸出的信息通過FPGA輸入端口存儲在η入η位出映像存儲器中；所述η入η位出映像存儲器所存儲的η位數(shù)據(jù)直接輸出到η位數(shù)據(jù)輸出端，上述η的取值范圍是η為64或32。其進一步技術方案是所述命令譯碼與操作地址信息模塊包括模塊地址識別器、命令寄存器、操作特征譯碼器、非門I和與門I ;模塊地址識別器的模塊地址輸入端與系統(tǒng)地址總線連接，如果系統(tǒng)地址總線的地址值是本模塊的地址值，模塊地址識別器輸出的CS信號為“0”，否則為“I”;模塊地址識別器的CS信號輸出端與命令寄存器的使能端和非門I的輸入端連接；
命令寄存器的復位端和非門I的輸出端連接；命令信息輸入端與系統(tǒng)數(shù)據(jù)總線連接，接受系統(tǒng)發(fā)出的命令信息、m位X編號信息和3位X組值信息數(shù)據(jù)；寫入信號輸入端與系統(tǒng)WR信號連接；命令信息輸出端與操作特征譯碼器的命令信息輸入端連接；nWiX編號輸出端分別與高速輸入位信息控制模塊，位信息讀取控制模塊和數(shù)據(jù)組合存儲模塊連接；3位X組值輸出端與數(shù)據(jù)組合存儲模塊連接；所述命令寄存器被使能時，在系統(tǒng)WR從“I” 一 “O”信號的作用下，將系統(tǒng)數(shù)據(jù)總線的命令信息，m位X編號信息和3位X組值信息存儲在命令寄存器；當非門I輸出端為“0”，則復位命令寄存器，命令寄存器被復位時，命令信息輸出端為“000”；
操作特征譯碼器的命令信息輸入端與命令寄存器的命令信息輸出端連接，獲得命令編碼 信息；操作特征譯碼器的5個命令輸出端分別與PLC輸入端口與映像存儲模塊、高速輸入位信息控制模塊、位信息讀取控制模塊、數(shù)據(jù)傳輸控制模塊和數(shù)據(jù)組合存儲模塊連接，復位命令輸出端和與門I的一個輸入端連接；當命令寄存器被復位輸出為“000”時，則操作特征譯碼器的5個命令輸出端所有的信號為“I”;當命令寄存器輸出為有效命令信息時，則操作特征譯碼器的5個命令輸出端中有一個命令輸出端為“0”，其它4個命令輸出端為“I” ；與門I的另一個輸入端與系統(tǒng)復位信號輸入端連接；與門I的輸出端作為命令譯碼與操作地址信息模塊的復位命令輸出端與數(shù)據(jù)組合存儲模塊連接，上述m的取值范圍是:m為6或5。其進一步技術方案是所述高速輸入位信息控制模塊包括3-8譯碼器、三態(tài)門組、或門I和三態(tài)門I ;3_8譯碼器的高速位信息讀取命令輸入端與命令譯碼與操作地址信息模塊的高速位信息讀取命令輸出端連接；X編號3個編碼值輸入端與命令譯碼與操作地址信息模塊的m位X編號低3位輸出端連接；8個譯碼值輸出端與三態(tài)門組的8個控制端連接；
三態(tài)門組的8個輸入端與PLC輸入端口與映像存儲模塊的FPGA輸入端口的8個端口連接；位信息輸出端與三態(tài)門I的輸入端連接；
或門I的一個輸入端與命令譯碼與操作地址信息模塊的高速位信息讀取命令輸出端連接，另一個輸入端與系統(tǒng)的RD信號線連接；或門I的輸出端與三態(tài)門I的控制端連接；三態(tài)門I的輸出端與系統(tǒng)數(shù)據(jù)總線的DO位連接；
所述高速輸入位信息控制模塊執(zhí)行高速位信息讀取命令，按照m位X編號低3位譯碼選通三態(tài)門組對應的一個三態(tài)門，在系統(tǒng)RD信號的作用下，將PLC輸入端口與映像存儲模塊的FPGA輸入端口對應端口的位信息通過三態(tài)門組的位信息輸出端傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位，上述m的取值范圍是m為6或5。其進一步技術方案是所述位信息讀取控制模塊包括η入4位出控制模塊、4入I位出控制模塊、或門II和三態(tài)門II ;η入4位出控制模塊的η位數(shù)據(jù)輸入端與PLC輸入端口與映像存儲模塊的η入η位出映像存儲器的η位數(shù)據(jù)輸出端連接；4位數(shù)據(jù)輸出端與4入I位出控制模塊的4位數(shù)據(jù)輸入端連接；4位數(shù)據(jù)輸出地址的輸入端與命令譯碼與操作地址信息模塊的m位X編號高u位輸出端連接；
4入I位出控制模塊的I位信息輸出端與三態(tài)門II的輸入端連接；I位信息輸出地址的輸入端與命令譯碼與操作地址信息模塊的m位X編號低2位輸出端連接；
或門II的一個輸入端與命令譯碼與操作地址信息模塊的位信息讀取命令輸出端連接，另一個輸入端與系統(tǒng)RD信號線端連接；輸出端和三態(tài)門II的控制端連接；
三態(tài)門II的輸出端與系統(tǒng)數(shù)據(jù)總線的DO位連接；
所述位信息讀取控制模塊執(zhí)行位信息讀取命令，η入4位出控制模塊輸出m位X編號高u位所指定存儲單元的4位數(shù)據(jù)，4入I位出控制模塊輸出m位X編號低2位所指定存儲位單元的位信息，在系統(tǒng)RD信號的作用下將m位X編號指定的位單元內(nèi)容傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位，上述n、m和u的取值范圍是n為64或32，m為6或5，u為4或3 ;當η為64時，m=6, u=4 ;當 η 為 32 時，m=5, u=3。其進一步技術方案是所述數(shù)據(jù)傳輸控制模塊包括地址與時序控制模塊、η入4位出存儲模塊、4入32位出存儲模塊和脈沖分配器；所述地址與時序控制模塊與η入4位出存儲模塊、4入32位出存儲模塊、脈沖分配器、命令譯碼與操作地址信息模塊和數(shù)據(jù)組合存儲模塊連接；所述地址與時序控制模塊在脈沖分配器產(chǎn)生的時序脈沖作用下完成η入4位出存儲模塊的數(shù)據(jù)讀出，4入32位出存儲模塊和數(shù)據(jù)組合存儲模塊數(shù)據(jù)寫入和復位的控制操作；
所述η入4位出存儲模塊還與PLC輸入端口與映像存儲模塊的η入η位出映像存儲器、4入32位出存儲模塊的4位數(shù)據(jù)輸入端和脈沖分配器連接；所述η入4位出存儲模塊存儲η位信息,η位信息以4位信息為一組組成4位數(shù)據(jù)的輸出存儲單元,η取值為64,其4位一組數(shù)據(jù)存儲單元地址從OOOOH— IlllH ；η取值為32，其4位一組數(shù)據(jù)存儲單元地址從000Η—IllH ；
所述4入32位出存儲模塊還與脈沖分配器的脈沖③輸出端和數(shù)據(jù)組合存儲模塊連接；所述4入32位出存儲模塊的4位一組數(shù)據(jù)存儲單元地址從000Η— 11IH ；
所述脈沖分配器還與數(shù)據(jù)組合存儲模塊連接，脈沖分配器的時鐘脈沖輸入端與系統(tǒng)時鐘連接，啟動脈沖輸入端與命令譯碼與操作地址信息模塊的輸入采集命令輸出端連接，循環(huán)啟動脈沖輸入端與脈沖分配器的脈沖⑦輸出端連接；所述脈沖分配器作為PLC輸入采集與讀取信息映像存儲控制器的寫入數(shù)據(jù)組合存儲模塊數(shù)據(jù)的內(nèi)部時序控制，在輸入采集命令信號的作用下啟動工作，按照時序輸出脈沖①，脈沖②，脈沖③，脈沖④，脈沖⑤，脈沖⑥，脈沖⑦；在脈沖⑦的作用下，循環(huán)輸出脈沖②，脈沖③，脈沖④，脈沖⑤，脈沖⑥，脈沖⑦，直到脈沖分配器被復位；
所述地址與時序控制模塊包括初值地址計數(shù)器、讀出地址計數(shù)器、組號計數(shù)器、寫入地址計數(shù)器、數(shù)據(jù)組合存儲器地址計數(shù)器、與門II、與門III、與門IV、非門II、非門III、或門III、或門IV、或門V和或門VI ;初值地址計數(shù)器的復位信號輸入端和與門IV的輸出端連接，計數(shù)脈沖輸入端和或門III的輸出端連接，初值地址計數(shù)器的U位計數(shù)初值輸出端與讀出地址計數(shù)器的U位計數(shù)初值輸入端連接；
讀出地址計數(shù)器的復位信號輸入端和與門IV的輸出端連接，預置脈沖輸入端和或門IV的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接；讀出地址計數(shù)器的4位數(shù)據(jù)的U位地址輸出端與η入4位出存儲模塊的輸入4位數(shù)據(jù)的u位地址輸入端連接；
組號計數(shù)器的復位信號輸入端和與門II的輸出端連接，計數(shù)脈沖輸入端與脈沖②輸出端連接，組號計數(shù)器的計數(shù)溢出輸出端和非門的輸入端連接，組號計數(shù)器的計數(shù)溢出值為08Η ；
寫入地址計數(shù)器的復位輸入端和與門III的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接，寫入地址計數(shù)器的3位寫入4位數(shù)據(jù)地址輸出端與4入32位出存儲模塊的4位數(shù)據(jù)地址輸入端連接；
數(shù)據(jù)組合存儲器地址計數(shù)器的復位輸入端和與門IV的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接，計數(shù)溢出輸出端和非門的輸入端連接，數(shù)據(jù)組合存儲器地址計數(shù)器的輸入32位數(shù)據(jù)的s位地址輸出端與數(shù)據(jù)組合存儲模塊的輸入32位數(shù)據(jù)的s位地址輸入端連接，數(shù)據(jù)組合存儲器地址計數(shù)器的計數(shù)溢出值為wH ；
與門II的二個輸入端分別和與門IV及或門V的輸出端連接； 與門III的二個輸入端分別和與門IV及或門IV的輸出端連接；
與門IV的二個輸入端分別和命令譯碼與操作地址信息模塊的輸入采集命令輸出端及或門VI的輸出端連接，與門IV的輸出端作為模塊復位信號，當模塊復位信號為“O”時，復位初值地址計數(shù)器、讀出地址計數(shù)器、組號計數(shù)器、寫入地址計數(shù)器和數(shù)據(jù)組合存儲器地址計數(shù)器；
非門II的輸出端和或門III的一個輸入端、或門IV的一個輸入端及或門V的一個輸入端連接；非門II的輸出作為組號計數(shù)器的計數(shù)溢出信號；
非門III的輸出端和 或門VI的一個輸入端連接；
或門III的另一個輸入端與脈沖③輸出端連接，或門III的輸出端還與4入32位出存儲模塊的復位信號輸入端連接；
或門IV的另一個輸入端與脈沖④輸出端連接；
或門V的另一個輸入端與脈沖⑤輸出端連接；
或門VI的另一個輸入端與脈沖⑥輸出端連接，或門VI的輸出端還與脈沖分配器的復位等待啟動信號輸入端連接，上述n、u、s和W的取值范圍是n為64或32，u為4或3，S為7或 6, w 為 79 或 39;當 η 為 64 時，m=6, u=4, s=7，w=79 ;當 n 為 32 時，m=5, u=3, s=6, w=39。其進一步技術方案是所述數(shù)據(jù)組合存儲模塊包括數(shù)據(jù)組合存儲器、-I計數(shù)器和或門Vn ;數(shù)據(jù)組合存儲器輸入32位數(shù)據(jù)的s位地址輸入端與數(shù)據(jù)組合存儲器地址計數(shù)器的輸入32位數(shù)據(jù)的s位地址輸出端連接，32位數(shù)據(jù)輸入端與4入32位出存儲模塊的32位數(shù)據(jù)輸出端連接，數(shù)據(jù)寫入信號輸入端與脈沖④輸出端連接，32位輸出數(shù)據(jù)地址的低3位地址輸入端Α2 Al AO與-I計數(shù)器的計數(shù)輸出端連接，32位輸出數(shù)據(jù)地址的高u位地址輸入端和命令譯碼與操作地址信息模塊的m位X編號高u位的輸出端連接，η取值為64，u=4，其高4位地址輸入端為A6 A5 A4 A3 ；n取值為32，u=3，其高3位地址輸入端為A5 A4 A3 ;數(shù)據(jù)讀出信號輸入端和或門VII的輸出端連接；數(shù)據(jù)組合存儲器的32位數(shù)據(jù)輸出端與系統(tǒng)數(shù)據(jù)總線連接，復位信號輸入端與命令譯碼與操作地址信息模塊的復位命令輸出端連接；
-I計數(shù)器的計數(shù)值輸入端與命令譯碼與操作地址信息模塊的3位X組值輸出端連接，-I計數(shù)脈沖輸入端與命令譯碼與操作地址信息模塊的數(shù)據(jù)讀取命令輸出端連接；
或門νπ的二個輸入端分別和命令譯碼與操作地址信息模塊的數(shù)據(jù)讀取命令輸出端及系統(tǒng)RD信號連接，上述n、m、u和S的取值范圍是n為64或32，m為6或5，u為4或3，s為 7 或6;當 η 為 64 時，m=6, u=4, s=7 ;當 η 為 32 時，m=5, u=3, s=6。其更進一步技術方案是在命令譯碼與操作地址信息模塊的輸入采集信號的作用下，所述數(shù)據(jù)傳輸控制模塊的初值地址計數(shù)器、讀出地址計數(shù)器、組號計數(shù)器、寫入地址計數(shù)器及數(shù)據(jù)組合存儲器地址計數(shù)器被復位并啟動脈沖分配器工作；
當輸出脈沖①時
η位入4位出存儲模塊的η位數(shù)據(jù)寫入信號有效，將η入η位出映像存儲器的η位數(shù)據(jù)寫入η位入4位出存儲模塊中；
當輸出脈沖②時
η入4位出存儲模塊的4位數(shù)據(jù)讀出信號有效，按照讀出地址計數(shù)器輸出的輸入4位數(shù)據(jù)的u位地址值將4位數(shù)據(jù)傳輸?shù)?入32位出存儲模塊的4位數(shù)據(jù)輸入端；
組號計數(shù)器加1，即K值+1 ;
當輸出脈沖③時
4入32位出存儲模塊的4位數(shù)據(jù)寫入信號有效，按照寫入地址計數(shù)器輸出的3位寫入4位數(shù)據(jù)地址值將4位數(shù)據(jù)寫入到4入32位出存儲模塊；
如果組號計數(shù)器的計數(shù)值為08H發(fā)出溢出信號時，初值地址計數(shù)器加1，即進入下一組
Y編號首地址，復位4入32位出存儲模塊，使得32位存儲單元全部為“O” ；
當輸出脈沖④時
數(shù)據(jù)組合存儲器的32位數(shù)據(jù)寫入信號有效，按照數(shù)據(jù)組合存儲器地址計數(shù)器輸出s位的32位數(shù)據(jù)地址值將4入32位出存儲模塊輸出的32位數(shù)據(jù)寫入數(shù)據(jù)組合存儲器；· 如果組號計數(shù)器的計數(shù)值為08H發(fā)出溢出信號時，向讀出地址計數(shù)器發(fā)出預置脈沖，將初值地址計數(shù)器輸出的計數(shù)初值預置到讀出地址計數(shù)器，使得讀出地址計數(shù)器輸出u位地址的值為計數(shù)初值，復位寫入地址計數(shù)器；
當輸出脈沖⑤時
寫入地址計數(shù)器加1，讀出地址計數(shù)器加I，數(shù)據(jù)組合存儲器地址計數(shù)器加I ;
如果組號計數(shù)器的計數(shù)值為08H發(fā)出溢出信號時，復位組號計數(shù)器；
當輸出脈沖⑥時
如果數(shù)據(jù)組合存儲器地址計數(shù)器的計數(shù)值為wH發(fā)出溢出信號時，復位初值地址計數(shù)器，讀出地址計數(shù)器，組號計數(shù)器，寫入地址計數(shù)器，數(shù)據(jù)組合存儲器地址計數(shù)器和脈沖分配器；
當輸出脈沖⑦時
循環(huán)啟動脈沖分配器，脈沖分配器發(fā)出脈沖②信號，上述n、U、s和w的取值范圍是η為 64 或 32，u 為 4 或 3，s 為 7 或 6，w 為 79 或 39 ;當 η 為 64 時，m=6，u=4, s=7, w=79 ;當 η為 32 時，m=5, u=3, s=6, w=39。由于采用以上結構，本發(fā)明之PLC輸入與讀取輸入信息映像存儲控制具有以下有益效果
一.能自主完成對輸入信息的組合、存儲，不占用PLC系統(tǒng)的時間本發(fā)明中，控制器具有自主組織4位一組輸入數(shù)據(jù)的功能，在輸入采集信號的作用下啟動脈沖分配器，數(shù)據(jù)傳輸控制模塊在內(nèi)部時序脈沖作用下，自主完成4位一組輸入數(shù)據(jù)的所有數(shù)據(jù)的組合，并按照順序存儲在數(shù)據(jù)組合存儲器中。二.操作速度快
本發(fā)明中，無論是讀取輸入位信息，還是讀取高速輸入位信息，只需要在系統(tǒng)的WR信號的作用下將命令、輸入元件X編號寫入命令寄存器，在系統(tǒng)隨后的RD信號的作用下將選中的位單元信息發(fā)送到系統(tǒng)數(shù)據(jù)總線的DO位JPPLC在執(zhí)行需要讀取輸入軟元件或讀取高速輸入軟元件參與運算的指令時，系統(tǒng)的2個時鐘即可讀出輸入軟元件的位信息狀態(tài)，而不是讀出輸入軟元件位單元所在的字節(jié)或字單元的數(shù)據(jù)，然后按照位單元地址從字節(jié)或字單元讀出該位信息狀態(tài)，提高了操作速度。三.程序執(zhí)行中讀取數(shù)據(jù)快捷，提高了執(zhí)行程序的速度
本發(fā)明中，在PLC程序執(zhí)行讀取輸入數(shù)據(jù)指令的過程中，控制器被系統(tǒng)地址選中，在系統(tǒng)WR信號的作用下將讀出輸入數(shù)據(jù)的指令命令寫入命令寄存器，在系統(tǒng)隨后的RD信號的作用下將選中的數(shù)據(jù)組合存儲器的存儲單元信息發(fā)送到系統(tǒng)數(shù)據(jù)總線上；避免了執(zhí)行讀出輸入數(shù)據(jù)的指令的過程中，需要讀出輸入軟元件的字節(jié)或字單元的數(shù)據(jù)，然后按照指令的要求從字節(jié)或字單元讀出數(shù)據(jù)，減少PLC微處理器數(shù)據(jù)處理的操作，提高了 PLC程序執(zhí)行的速度；
四.系統(tǒng)性價比高
本發(fā)明以FPGA的硬連接控制電路為核心，在控制器內(nèi)部產(chǎn)生的時序脈沖作用下，具有自主組織4位一組輸入數(shù)據(jù)的功能；PLC用戶程序執(zhí)行過程中，讀取某一位輸入位信息、某一位高速輸入位信息、讀取輸入數(shù)據(jù)都只需要PLC系統(tǒng)的兩個時鐘周期，提高了 PLC執(zhí)行指令序列的速度，使得該小型可編程控制器的控制功能與性能增強，具備較高的性價比。下面結合附圖和實施例對本發(fā)明之PLC輸入采集與讀取信息映像存儲控制器之技術特征作進一步的說明。


圖I:本發(fā)明之PLC輸入采集與讀取信息映像存儲控制器的系統(tǒng)結構框圖；
圖2 :本發(fā)明之PLC輸入采集與讀取信息映像存儲控制器的PLC輸入端口與映像存儲模塊的硬件連接 圖3 :本發(fā)明之PLC輸入采集與讀取信息映像存儲控制器的命令譯碼與操作地址信息模塊，高速輸入位信息控制模塊，位信息讀取控制模塊的硬件連接 圖4 :本發(fā)明之PLC輸入采集與讀取信息映像存儲控制器的數(shù)據(jù)傳輸控制模塊和數(shù)據(jù)組合存儲模塊的硬件連接 圖5 :本發(fā)明實施例一之PLC輸入采集與讀取信息映像存儲控制器的數(shù)據(jù)組合存儲器的數(shù)據(jù)存儲排列 圖6 :本發(fā)明之PLC輸入采集與讀取信息映像存儲控制器的的脈沖分配器的脈沖輸出波形 圖7 :本發(fā)明實施例二之PLC輸入采集與讀取信息映像存儲控制器的數(shù)據(jù)組合存儲器的數(shù)據(jù)存儲排列 圖8 :本發(fā)明實施例二 PLC輸入采集與讀取信息映像存儲控制器的系統(tǒng)結構框圖。圖中
I 一PLC輸入端口與映像存儲模塊，II一命令譯碼與操作地址信息模塊，III一高速輸入位信息控制模塊，IV—位信息讀取控制模塊，V —數(shù)據(jù)傳輸控制模塊，V A—地址與時序控制模塊，V B—64入4位出存儲模塊，V C-4入32位出存儲模塊，V D脈沖分配器，VI—數(shù)據(jù)組合存儲模塊；
I—PLC輸入端口，2—輸入信號調(diào)理電路，3—FPGA輸入端口，4一64入64位出映像存儲器，5—模塊地址識別，6—命令寄存器，7—操作特征譯碼器，8—非門I，9一與門I，
10-3-8譯碼器，11 一三態(tài)門組，12—或門I，13—三態(tài)門I，14一64入4位出控制模ik, 15—4入I位出控制模塊，16—或門II，17—三態(tài)門II，18—初值地址計數(shù)器，19一讀出地址計數(shù)器，20—組號計數(shù)器，21—寫入地址計數(shù)器，22—數(shù)據(jù)組合存儲地址計數(shù)器，23-與門 II，24一與門 III，25一與門 IV，26一非門 II，27一非門III，28一或門III，29一或門 IV，30一或門V，31—或門VI，32—數(shù)據(jù)組合存儲器；33 — -I計數(shù)器，34—或門VII。圖中n為64或32，u為4或3，s為7或6，w為79或39 ;當η為64時，m=6，u=4，s=7, w=79 ;當 η 為 32 時，m=5, u=3, s=6, w=39。模塊端口說明PLC輸入端口與映像存儲模塊I : I a :輸入采集命令輸入端；I b :n位數(shù)據(jù)輸出端；I C :X0輸出端口 ； I d:Xl輸出端口 ； I e :X2輸出端口 ； I f :X3輸出端口 ； I g :X4輸出端口； I h :X5輸出端口 ； I i :X6輸出端口 ； I j :X7輸出端口 ；
命令譯碼與操作地址信息模塊II II a :輸入采集命令輸出端，II b :高速位信息讀取命令輸出端，II c :位信息讀取命令輸出端，II d :數(shù)據(jù)讀取命令輸出端，II e :復位命令輸出端，II f :X編號輸出端，II g :X組值輸出端，II h :數(shù)據(jù)總線輸入端，II i :系統(tǒng)復位信號輸入端，II j :寫入信號輸入端，II k :模塊地址輸入端；
高速輸入位信息控制模塊III JII a :高速位信息讀取命令輸入端，III b :X編號3個編碼值輸入端，IIIC :X0輸入端口 JIId :X1輸入端口 JIIe :X2輸入端口 JIIf :X3輸入端口 JIIg X4輸入端口 JII h X5輸入端口 JII i X6輸入端口 JII j -Xl輸入端口 ；III k :高速位信息輸出端，IIIl :系統(tǒng)RD信號輸入端；
位信息讀取控制模塊IV :IVa :位信息讀取命令輸入端，IVb :n位數(shù)據(jù)輸入端，IVc :X編號輸入端，IV d :位信息輸出端,IV e :系統(tǒng)RD信號輸入端；
數(shù)據(jù)傳輸控制模塊V V a n位數(shù)據(jù)輸入端；V b :32位數(shù)據(jù)輸出端；V c :s位地址輸出端；V d :輸入采集命令輸入端；V e :系統(tǒng)時鐘輸入端；V f :脈沖④輸出端；
地址與時序控制模塊V A V Aa u位地址輸出端；V Ab :寫入4位數(shù)據(jù)地址輸出端；
VAc s位地址輸出端；V Ad :輸入采集命令輸入端；V Ae :4入32位出存儲模塊復位信號輸出端；V Af :脈沖分配器復位信號輸出端；V A②脈沖②輸入端；V A③脈沖③輸入端；V A④脈沖④輸入端；V A⑤脈沖⑤輸入端；V A⑥脈沖⑥輸入端；
64Λ 4位出存儲模塊V B V Ba η位數(shù)據(jù)輸入端；V Bb :4位數(shù)據(jù)輸出端；V Be :u位地址輸入端；V Bd :脈沖②輸入端；
4 Λ 32位出存儲模塊V C V Ca 32位數(shù)據(jù)輸出端；V Cb :4位數(shù)據(jù)輸入端；V Ce :4位數(shù)據(jù)地址輸入端；V Cd :復位信號輸入端；V C③脈沖③輸入端；
脈沖分配器V D=VDa :復位等待啟動信號輸入端；V Db :啟動脈沖輸入端；V Dc :時鐘脈沖輸入端；V Dd :循環(huán)啟動脈沖輸入端；V D①脈沖①輸出端；V D②脈沖②輸出端；V D③脈沖③輸出端；V D④脈沖④輸出端；V D⑤脈沖⑤輸出端；V D⑥脈沖⑥輸出端；V D⑦脈沖⑦輸出端；
數(shù)據(jù)組合存儲模塊VI VI a :32位數(shù)據(jù)輸出端；VI b :系統(tǒng)RD信號輸入端；VI c :復位信號輸入端；VI d :高u位地址輸入端；VI e :計數(shù)值輸入端；VI f -1計數(shù)脈沖輸入端；VI g :s位地址輸入端；VI h :32位數(shù)據(jù)輸入端；V!④數(shù)據(jù)寫入信號輸入端；
上述n、u和s的取值范圍是n為64或32，u為4或3，s為7或6 ;當η為64時，u=4，s=7 ;當 η 為 32 時，u=3, s=6。文中、圖中縮略語說明
PLC — Programmable Logical Controller,可編程邏輯控制器,簡稱可編程控制器； FPGA — Field Programmable Gate Array,現(xiàn)場可編程門陣列；
RD信號一 ReaD信號，讀信號； CS信號一 Chip Select信號,片選信號；
WR信號一 WRite信號，寫信號；
DO位一 DataO,第O位位單元。
具體實施例方式一種PLC輸入采集與讀取信息映像存儲控制器。如圖I所示，該PLC輸入采集與讀取信息映像存儲控制器包括PLC輸入端口與映像存儲模塊I、命令譯碼與操作地址信息模塊II、高速輸入位信息控制模塊III、位信息讀取控制模塊IV、數(shù)據(jù)傳輸控制模塊V和數(shù)據(jù)組合存儲模塊VI ；
所述PLC輸入端口與映像存儲模塊I分別與命令譯碼與操作地址信息模塊II、高速輸入位信息控制模塊III、位信息讀取控制模塊IV和數(shù)據(jù)傳輸控制模塊V連接；所述PLC輸入端口與映像存儲模塊I將PLC輸入端口信息進行光隔離、電平轉(zhuǎn)換、濾波，并在輸入采集命令的作用下存儲η位輸入信息；
所述命令譯碼與操作地址信息模塊II還分別與高速輸入位信息控制模塊III、位信息讀取控制模塊IV、數(shù)據(jù)傳輸控制模塊V和數(shù)據(jù)組合存儲模塊VI連接；當系統(tǒng)地址總線的地址值是PLC輸入采集與讀取信息映像存儲控制器的地址值，所述命令譯碼與操作地址信息模 塊II在系統(tǒng)WR信號的作用下，存儲命令字經(jīng)譯碼輸出命令信號，存儲輸入X元件的m位X編號和3位X組值并予以輸出；
所述高速輸入位信息控制模塊III執(zhí)行高速位信息讀取命令，將PLC輸入端口的某一位信息傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位，實現(xiàn)高速位信息采集；
所述位信息讀取控制模塊IV執(zhí)行位信息讀取命令，按照m位X編號指定的X軟元件信息從PLC輸入端口與映像存儲模塊I傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位；
所述數(shù)據(jù)傳輸控制模塊V還與數(shù)據(jù)組合存儲模塊VI連接；所述數(shù)據(jù)傳輸控制模塊V在該模塊內(nèi)部產(chǎn)生的時序脈沖作用下，將PLC輸入端口與映像存儲模塊I存儲的η位信息按照4位信息為一組，起始X編號和3位X組值所規(guī)范的方式控制傳輸?shù)綌?shù)據(jù)組合存儲模塊VI予以存儲；
所述數(shù)據(jù)組合存儲模塊(VI)存儲的信息是按照4個位信息為一組，起始X編號和3位X組值所規(guī)范的方式排列(參見圖5、圖7)，執(zhí)行數(shù)據(jù)讀取命令時，在系統(tǒng)RD信號的作用下，根據(jù)起始X編號和3位X組值組合成的s位地址讀取該地址單元數(shù)據(jù)傳輸?shù)较到y(tǒng)數(shù)據(jù)總線，上述n、m和s的取值范圍是n為64或32，m為6或5，s為7或6 ;當η為64時，m=6，s=7 ；當 η 為 32 時，m=5, s=6。如圖2所示，所述PLC輸入端口與映像存儲模塊I包括PLC輸入端口 I、輸入信號調(diào)理電路2、FPGA輸入端口 3和η入η位出映像存儲器4 ；PLC輸入端口 I作為PLC外部輸入開關或器件的連接端與PLC輸入調(diào)理電路2的輸入端連接，PLC輸入調(diào)理電路2的輸出端與FPGA輸入端口 3的一端連接，將PLC輸入端口 I信息進行濾波、光電隔離和電平轉(zhuǎn)換；FPGA輸入端口 3的另一端與高速輸入位信息控制模塊III的輸入端，η入η位出映像存儲器4的η位數(shù)據(jù)輸入端連接；
所述η入η位出映像存儲器4的η位數(shù)據(jù)輸出端與位信息讀取控制模塊IV和數(shù)據(jù)傳輸控制模塊V連接；輸入采集命令輸入端與命令譯碼與操作地址信息模塊II連接；
所述η入η位出映像存儲器4在輸入采集命令信號的作用下，將PLC輸入調(diào)理電路2輸出的信息通過FPGA輸入端口 3存儲在η入η位出映像存儲器4中；所述η入η位出映像存儲器4所存儲的η位數(shù)據(jù)直接輸出到η位數(shù)據(jù)輸出端，上述η的取值范圍是η為64或32。如圖3所示，所述命令譯碼與操作地址信息模塊II包括模塊地址識別器5、命令寄存器6、操作特征譯碼器7、非門I 8和與門I 9 ;模塊地址識別器5的模塊地址輸入端與系統(tǒng)地址總線連接，如果系統(tǒng)地址總線的地址值是本模塊的地址值，模塊地址識別器5輸出的CS信號為“0”，否則為“ I ” ;模塊地址識別器5的CS信號輸出端與命令寄存器6的使能端和非門I 8的輸入端連接；
命令寄存器6的復位端和非門I 8的輸出端連接；命令信息輸入端與系統(tǒng)數(shù)據(jù)總線連接，接受系統(tǒng)發(fā)出的命令信息、m位X編號信息和3位X組值信息數(shù)據(jù)；寫入信號輸入端與系統(tǒng)WR信號連接；命令信息輸出端與操作特征譯碼器7的命令信息輸入端連接；m位X編號輸出端分別與高速輸入位信息控制模塊III，位信息讀取控制模塊IV和數(shù)據(jù)組合存儲模塊VI連接；3位X組值輸出端與數(shù)據(jù)組合存儲模塊VI連接；所述命令寄存器6被使能時，在系統(tǒng)WR從“ I ”一“O”信號的作用下，將系統(tǒng)數(shù)據(jù)總線的命令信息，m位X編號信息和3位X組值信息存儲在命令寄存器6 ;當非門I 8輸出端為“0”，則復位命令寄存器6，命令寄存器6 被復位時，命令信息輸出端為“000” ；
操作特征譯碼器7的命令信息輸入端與命令寄存器6的命令信息輸出端連接，獲得命令編碼信息；操作特征譯碼器7的5個命令輸出端分別與PLC輸入端口與映像存儲模塊I、高速輸入位信息控制模塊III、位信息讀取控制模塊IV、數(shù)據(jù)傳輸控制模塊V和數(shù)據(jù)組合存儲模塊VI連接，復位命令輸出端和與門I 9的一個輸入端連接；當命令寄存器6被復位輸出為“000”時，則操作特征譯碼器7的5個命令輸出端所有的信號為“I”;當命令寄存器6輸出為有效命令信息時，則操作特征譯碼器7的5個命令輸出端中有一個命令輸出端為“0”，其它4個命令輸出端為“I”；
與門I 9的另一個輸入端與系統(tǒng)復位信號輸入端連接；與門I 9的輸出端作為命令譯碼與操作地址信息模塊II的復位命令輸出端與數(shù)據(jù)組合存儲模塊VI連接，圖3中，m的取值范圍是:m為6或5。所述高速輸入位信息控制模塊III包括3-8譯碼器10、三態(tài)門組11、或門I 12和三態(tài)門I 13 ;3-8譯碼器10的高速位信息讀取命令輸入端與命令譯碼與操作地址信息模塊II的高速位信息讀取命令輸出端連接；X編號3個編碼值輸入端與命令譯碼與操作地址信息模塊II的m位X編號低3位輸出端連接；8個譯碼值輸出端與三態(tài)門組11的8個控制端連接；
三態(tài)門組11的8個輸入端與PLC輸入端口與映像存儲模塊I的FPGA輸入端口 3的8個端口連接；位信息輸出端與三態(tài)門I 13的輸入端連接；
或門I 12的一個輸入端與命令譯碼與操作地址信息模塊II的高速位信息讀取命令輸出端連接，另一個輸入端與系統(tǒng)的RD信號線連接；或門I 12的輸出端與三態(tài)門I 13的控制端連接；
三態(tài)門I 13的輸出端與系統(tǒng)數(shù)據(jù)總線的DO位連接；
所述高速輸入位信息控制模塊III執(zhí)行高速位信息讀取命令，按照m位X編號低3位譯碼選通三態(tài)門組11對應的一個三態(tài)門，在系統(tǒng)RD信號的作用下，將PLC輸入端口與映像存儲模塊I的FPGA輸入端口 3對應端口的位信息通過三態(tài)門組11的位信息輸出端傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位；參見圖3，圖中m的取值范圍是:m為6或5。
所述位信息讀取控制模塊IV包括η入4位出控制模塊14、4入I位出控制模塊15、或門II 16和三態(tài)門II 17 ;η入4位出控制模塊14的η位數(shù)據(jù)輸入端與PLC輸入端口與映像存儲模塊I的η入η位出映像存儲器4的η位數(shù)據(jù)輸出端連接；4位數(shù)據(jù)輸出端與4入I位出控制模塊15的4位數(shù)據(jù)輸入端連接；4位數(shù)據(jù)輸出地址的輸入端與命令譯碼與操作地址信息模塊II的m位X編號高u位輸出端連接；
4入I位出控制模塊15的I位信息輸出端與三態(tài)門II 17的輸入端連接；1位信息輸出地址的輸入端與命令譯碼與操作地址信息模塊II的m位X編號低2位輸出端連接；
或門II 16的一個輸入端與命令譯碼與操作地址信息模塊II的位信息讀取命令輸出端連接，另一個輸入端與系統(tǒng)RD信號線端連接；輸出端和三態(tài)門II 17的控制端連接；
三態(tài)門II 17的輸出端與系統(tǒng)數(shù)據(jù)總線的DO位連接；
所述位信息讀取控制模塊IV執(zhí)行位信息讀取命令，η入4位出控制模塊14輸出m位X編號高u位所指定存儲單元的4位數(shù)據(jù)，4入I位出控制模塊15輸出m位X編號低2位所 指定存儲位單元的位信息，在系統(tǒng)RD信號的作用下將m位X編號指定的位單元內(nèi)容傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位，參見圖3，上述n、m和u的取值范圍是n為64或32，m為6或5，u為 4 或3;當 η 為 64 時，m=6, u=4 ;當 η 為 32 時，m=5, u=3。如圖4所示，所述數(shù)據(jù)傳輸控制模塊V包括地址與時序控制模塊V A、η入4位出存儲模塊V Β、4入32位出存儲模塊V C和脈沖分配器V D ；
所述地址與時序控制模塊V A與η入4位出存儲模塊V Β、4入32位出存儲模塊V C、脈沖分配器V D、命令譯碼與操作地址信息模塊II和數(shù)據(jù)組合存儲模塊VI連接；所述地址與時序控制模塊V A在脈沖分配器V D產(chǎn)生的時序脈沖作用下完成η入4位出存儲模塊
VB的數(shù)據(jù)讀出，4入32位出存儲模塊V C和數(shù)據(jù)組合存儲模塊VI數(shù)據(jù)寫入和復位的控制操作；
所述η入4位出存儲模塊V B還與PLC輸入端口與映像存儲模塊I的η入η位出映像存儲器4和脈沖分配器V D連接、4入32位出存儲模塊V C的4位數(shù)據(jù)輸入端和脈沖分配器V D的脈沖②輸出端連接；所述η入4位出存儲模塊V B存儲η位信息，η位信息以4位信息為一組組成4位數(shù)據(jù)的輸出存儲單元，當η取值為64，其4位一組數(shù)據(jù)存儲單元地址從0000Η—IlllH ;當η取值為32，其4位一組數(shù)據(jù)存儲單元地址從000Η— 11IH ；
所述4入32位出存儲模塊V C還與脈沖分配器V D的脈沖③輸出端和數(shù)據(jù)組合存儲模塊VI連接；所述4入32位出存儲模塊V C的4位一組數(shù)據(jù)存儲單元地址從000Η— 11IH ；所述脈沖分配器V D還與數(shù)據(jù)組合存儲模塊VI連接，脈沖分配器V D的時鐘脈沖輸入端與系統(tǒng)時鐘連接，啟動脈沖輸入端與命令譯碼與操作地址信息模塊II的輸入采集命令輸出端連接，循環(huán)啟動脈沖輸入端與脈沖分配器V D的脈沖⑦輸出端連接；所述脈沖分配器
VD作為PLC輸入采集與讀取信息映像存儲控制器的寫入數(shù)據(jù)組合存儲模塊VI數(shù)據(jù)的內(nèi)部時序控制，在輸入采集命令信號的作用下啟動工作，按照時序輸出脈沖①，脈沖②，脈沖③，脈沖④，脈沖⑤，脈沖⑥，脈沖⑦；在脈沖⑦的作用下，循環(huán)輸出脈沖②，脈沖③，脈沖④，脈沖⑤，脈沖⑥，脈沖⑦，直到脈沖分配器V D被復位；
所述地址與時序控制模塊V A包括初值地址計數(shù)器18、讀出地址計數(shù)器19、組號計數(shù)器20、寫入地址計數(shù)器21、數(shù)據(jù)組合存儲器地址計數(shù)器22、與門II 23、與門III 24、與門
IV25、非門II 26、非門III 27、或門III 28、或門IV 29、或門V 30和或門VI 31 ;初值地址計數(shù)器18的復位信號輸入端和與門IV 25的輸出端連接，計數(shù)脈沖輸入端和或門III 28的輸出端連接，初值地址計數(shù)器18的u位計數(shù)初值輸出端與讀出地址計數(shù)器19的u位計數(shù)初值輸入端連接；
讀出地址計數(shù)器19的復位信號輸入端和與門IV 25的輸出端連接，預置脈沖輸入端和或門IV 29的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接；讀出地址計數(shù)器19的4位數(shù)據(jù)的u位地址輸出端與η入4位出存儲模塊V B的輸入4位數(shù)據(jù)的u位地址輸入端連接;
組號計數(shù)器20的復位信號輸入端和與門II 23的輸出端連接，計數(shù)脈沖輸入端與脈沖②輸出端連接，組號計數(shù)器20的計數(shù)溢出輸出端和非門26的輸入端連接，組號計數(shù)器20的計數(shù)溢出值為08Η ；
寫入地址計數(shù)器21的復位輸入端和與門III 24的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接，寫入地址計數(shù)器21的3位寫入4位數(shù)據(jù)地址輸出端與4入32位出存儲模 塊V C的4位數(shù)據(jù)地址輸入端連接；
數(shù)據(jù)組合存儲器地址計數(shù)器22的復位輸入端和與門IV 25的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接，計數(shù)溢出輸出端和非門27的輸入端連接，數(shù)據(jù)組合存儲器地址計數(shù)器22的輸入32位數(shù)據(jù)的s位地址輸出端與數(shù)據(jù)組合存儲模塊VI的輸入32位數(shù)據(jù)的s位地址輸入端連接，數(shù)據(jù)組合存儲器地址計數(shù)器22的計數(shù)溢出值為《H ；
與門II 23的二個輸入端分別和與門IV 25及或門V 30的輸出端連接；
與門III 24的二個輸入端分別和與門IV 25及或門IV 29的輸出端連接；
與門IV 25的二個輸入端分別和命令譯碼與操作地址信息模塊II的輸入采集命令輸出端及或門VI 31的輸出端連接，與門IV 25的輸出端作為模塊復位信號，當模塊復位信號為“O”時，復位初值地址計數(shù)器18、讀出地址計數(shù)器19、組號計數(shù)器20、寫入地址計數(shù)器21和數(shù)據(jù)組合存儲器地址計數(shù)器22 ；
非門II 26的輸出端和或門III 28的一個輸入端、或門IV 29的一個輸入端及或門V 30的一個輸入端連接；非門II 26的輸出作為組號計數(shù)器20的計數(shù)溢出信號；
非門III 27的輸出端和或門VI 31的一個輸入端連接；
或門III 28的另一個輸入端與脈沖③輸出端連接，或門III 28的輸出端還與4入32位出存儲模塊V C的復位信號輸入端連接；
或門IV 29的另一個輸入端與脈沖④輸出端連接；
或門V 30的另一個輸入端與脈沖⑤輸出端連接；
或門VI 31的另一個輸入端與脈沖⑥輸出端連接，或門VI 31的輸出端還與脈沖分配器
VD的復位等待啟動信號輸入端連接，上述n、u、s和W的取值范圍是n為64或32，u為4或 3, s 為 7 或 6, w 為 79 或 39 ;當 η 為 64 時,m=6, u=4, s=7, w=79 ;當 n 為 32 時，m=5, u=3,s=6，w=39。所述數(shù)據(jù)組合存儲模塊VI包括數(shù)據(jù)組合存儲器32、-I計數(shù)器33和或門VII 34 ;數(shù)據(jù)組合存儲器32輸入32位數(shù)據(jù)的s位地址輸入端與數(shù)據(jù)組合存儲器地址計數(shù)器22的輸入32位數(shù)據(jù)的s位地址輸出端連接，32位數(shù)據(jù)輸入端與4入32位出存儲模塊V C的32位數(shù)據(jù)輸出端連接，數(shù)據(jù)寫入信號輸入端與脈沖④輸出端連接，32位輸出數(shù)據(jù)地址的低3位地址輸入端A2 Al AO與-I計數(shù)器33的計數(shù)輸出端連接，32位輸出數(shù)據(jù)地址的高u位地址輸入端和命令譯碼與操作地址信息模塊II的m位X編號高u位的輸出端連接，η取值為64，u=4，其高4位地址輸入端為Α6 Α5 Α4 A3 ；η取值為32，u=3，其高3位地址輸入端為A5 A4A3 ;數(shù)據(jù)讀出信號輸入端和或門VII 34的輸出端連接；數(shù)據(jù)組合存儲器32的32位數(shù)據(jù)輸出端與系統(tǒng)數(shù)據(jù)總線連接，復位信號輸入端與命令譯碼與操作地址信息模塊II的復位命令輸出端連接；
-I計數(shù)器33的計數(shù)值輸入端與命令譯碼與操作地址信息模塊II的3位X組值輸出端連接，-I計數(shù)脈沖輸入端與命令譯碼與操作地址信息模塊II的數(shù)據(jù)讀取命令輸出端連接；或門Vn 34的二個輸入端分別和命令譯碼與操作地址信息模塊II的數(shù)據(jù)讀取命令輸出端及系統(tǒng)RD信號連接,上述n、m、u和s的取值范圍是n為64或32, m為6或5, u為4或3，s 為 7或6;當η 為 64 時，m=6, u=4, s=7 ;當 η 為 32 時，m=5, u=3, s=6。(參見圖 4)本發(fā)明PLC輸入采集與讀取信息映像存儲控制器的工作過程如下
在命令譯碼與操作地址信息模塊II的輸入采集信號的作用下，所述數(shù)據(jù)傳輸控制模塊V的初值地址計數(shù)器18、讀出地址計數(shù)器19、組號計數(shù)器20、寫入地址計數(shù)器21及數(shù)據(jù)組 合存儲器地址計數(shù)器22被復位并啟動脈沖分配器V D工作；
當輸出脈沖①時
η位入4位出存儲模塊V B的η位數(shù)據(jù)寫入信號有效，將η入η位出映像存儲器4的η位數(shù)據(jù)寫入η位入4位出存儲模塊V B中；
當輸出脈沖②時
η入4位出存儲模塊V B的4位數(shù)據(jù)讀出信號有效，按照讀出地址計數(shù)器19輸出的輸入4位數(shù)據(jù)的u位地址值將4位數(shù)據(jù)傳輸?shù)?入32位出存儲模塊V C的4位數(shù)據(jù)輸入端；組號計數(shù)器20加1，即K值+1;
當輸出脈沖③時
4入32位出存儲模塊V C的4位數(shù)據(jù)寫入信號有效，按照寫入地址計數(shù)器21輸出的3位寫入4位數(shù)據(jù)地址值將4位數(shù)據(jù)寫入到4入32位出存儲模塊V C ；
如果組號計數(shù)器20的計數(shù)值為08Η發(fā)出溢出信號時，初值地址計數(shù)器18加1，即進入下一組Y編號首地址，復位4入32位出存儲模塊V C，使得32位存儲單元全部為“O” ；
當輸出脈沖④時
數(shù)據(jù)組合存儲器32的32位數(shù)據(jù)寫入信號有效，按照數(shù)據(jù)組合存儲器地址計數(shù)器22輸出s位的32位數(shù)據(jù)地址值將4入32位出存儲模塊V C輸出的32位數(shù)據(jù)寫入數(shù)據(jù)組合存儲器32 ；
如果組號計數(shù)器20的計數(shù)值為08Η發(fā)出溢出信號時，向讀出地址計數(shù)器19發(fā)出預置脈沖，將初值地址計數(shù)器18輸出的計數(shù)初值預置到讀出地址計數(shù)器19，使得讀出地址計數(shù)器19輸出u位地址的值為計數(shù)初值，復位寫入地址計數(shù)器21 ；
當輸出脈沖⑤時
寫入地址計數(shù)器21加1，讀出地址計數(shù)器19加I，數(shù)據(jù)組合存儲器地址計數(shù)器22加I ; 如果組號計數(shù)器20的計數(shù)值為08Η發(fā)出溢出信號時，復位組號計數(shù)器20 ；
當輸出脈沖⑥時
如果數(shù)據(jù)組合存儲器地址計數(shù)器22的計數(shù)值為《H發(fā)出溢出信號時，復位初值地址計數(shù)器18，讀出地址計數(shù)器19，組號計數(shù)器20，寫入地址計數(shù)器21，數(shù)據(jù)組合存儲器地址計數(shù)器22和脈沖分配器VD;
當輸出脈沖⑦時
循環(huán)啟動脈沖分配器V D，脈沖分配器V D發(fā)出脈沖②信號，上述n、u、s和w的取值范圍是:n 為 64 或32，u 為 4 或3，s 為 7 或6，w為 79 或39 ;當 η 為 64 時，m=6，u=4，s=7, w=79 ；當 η 為 32 時，m=5, u=3, s=6, w=39。根據(jù)需要，本發(fā)明可以有以下兩種實施方式。實施例一一種64位PLC輸入采集與讀取信息映像存儲控制器
本64位PLC輸入采集與讀取信息映像存儲控制器的PLC輸入端口與映像存儲模塊I·的PLC輸入端口 I為XOO X63，所述PLC輸入調(diào)理電路2、FPGA輸入端口 3、n入η位出映像存儲器4為64位；所述位信息讀取控制模塊IV的η入4位出控制模塊14為64入4位出控制模塊；所述數(shù)據(jù)傳輸控制模塊V的η入4位出存儲模塊V B為64入4位出存儲模塊
VB，所述數(shù)據(jù)組合存儲模塊VI的數(shù)據(jù)組合存儲器32的數(shù)據(jù)存儲排列參見圖5，輸出數(shù)據(jù)地址為AO—Α6，所述地址命令寫入模塊III的m位X編號輸出端為6位X編號輸出端，所述初值地址計數(shù)器18的u位計數(shù)初值為4位初值地址輸出，所述讀出地址計數(shù)器19的輸入u位數(shù)據(jù)地址為4位計數(shù)初值；所述數(shù)據(jù)組合存儲器地址計數(shù)器22的計數(shù)溢出值WH為79H發(fā)出溢出信號，s位地址值為7位地址(參見圖I 圖6，在圖I 圖6中，本實施例取n=64，m=6, u=4, s=7，W 為 79)。實施例二 一種32位PLC輸入采集與讀取信息映像存儲控制器
本32位PLC輸入采集與讀取信息映像存儲控制器的PLC輸入端口與映像存儲模塊I的PLC輸入端口 I為XOO X31，所述PLC輸入調(diào)理電路2、FPGA輸入端口 3、n入η位出映像存儲器4為32位；所述位信息讀取控制模塊IV的η入4位出控制模塊14為32入4位出控制模塊；所述數(shù)據(jù)傳輸控制模塊V的η入4位出存儲模塊V B為32入4位出存儲模塊
VB，所述數(shù)據(jù)組合存儲模塊VI的數(shù)據(jù)組合存儲器32的數(shù)據(jù)存儲排列參見圖7，輸出數(shù)據(jù)地址為AO—Α5，所述地址命令寫入模塊III的m位X編號輸出端為5位X編號輸出端，所述初值地址計數(shù)器18的u位計數(shù)初值為3位初值地址輸出，所述讀出地址計數(shù)器19的輸入u位數(shù)據(jù)地址為3位計數(shù)初值；所述數(shù)據(jù)組合存儲器地址計數(shù)器22的計數(shù)溢出值WH為39H發(fā)出溢出信號，s位地址值為6位地址(參見圖I 圖4，圖6 圖8，圖I 圖4，圖6之中，本實施例取 n=32, m=5, u=3, s=6, w=39。
權利要求
1.一種PLC輸入采集與讀取信息映像存儲控制器，包括PLC輸入端口與映像存儲模塊(I )、命令譯碼與操作地址信息模塊(II)、高速輸入位信息控制模塊(III)、位信息讀取控制模塊(IV)、數(shù)據(jù)傳輸控制模塊(V)和數(shù)據(jù)組合存儲模塊(VI)； 所述PLC輸入端口與映像存儲模塊(I )分別與命令譯碼與操作地址信息模塊(II)、高速輸入位信息控制模塊(III)、位信息讀取控制模塊(IV)和數(shù)據(jù)傳輸控制模塊(V)連接；所述PLC輸入端口與映像存儲模塊(I )將PLC輸入端口信息進行光隔離、電平轉(zhuǎn)換、濾波，并在輸入采集命令的作用下存儲η位輸入信息； 所述命令譯碼與操作地址信息模塊(II)還分別與高速輸入位信息控制模塊(III)、位信息讀取控制模塊(IV)、數(shù)據(jù)傳輸控制模塊(V)和數(shù)據(jù)組合存儲模塊(VI)連接；當系統(tǒng)地址總線的地址值是PLC輸入采集與讀取信息映像存儲控制器的地址值，所述命令譯碼與操作地址信息模塊(II)在系統(tǒng)WR信號的作用下，存儲命令字經(jīng)譯碼輸出命令信號，存儲輸入X元件的m位X編號和3位X組值并予以輸出； 所述高速輸入位信息控制模塊(III)執(zhí)行高速位信息讀取命令，將PLC輸入端口的某一位信息傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位，實現(xiàn)高速位信息采集； 所述位信息讀取控制模塊(IV)執(zhí)行位信息讀取命令，按照m位X編號指定的X軟元件信息從PLC輸入端口與映像存儲模塊(I )傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位； 所述數(shù)據(jù)傳輸控制模塊(V )還與數(shù)據(jù)組合存儲模塊(VI)連接；所述數(shù)據(jù)傳輸控制模塊(V)在該模塊內(nèi)部產(chǎn)生的時序脈沖作用下，將PLC輸入端口與映像存儲模塊(I )存儲的η位信息按照4位信息為一組，起始X編號和3位X組值所規(guī)范的方式控制傳輸?shù)綌?shù)據(jù)組合存儲模塊(VI)予以存儲； 所述數(shù)據(jù)組合存儲模塊(VI)存儲的信息是按照4個位信息為一組，起始X編號和3位X組值所規(guī)范的方式排列，執(zhí)行數(shù)據(jù)讀取命令時，在系統(tǒng)RD信號的作用下，根據(jù)起始X編號和3位X組值組合成的s位地址讀取該地址單元數(shù)據(jù)傳輸?shù)较到y(tǒng)數(shù)據(jù)總線，上述n、m和s的取值范圍是n為64或32，m為6或5，s為7或6;當η為64時，m=6，s=7 ;當η為32時，m=5，s=6。
2.如權利要求I所述的PLC輸入采集與讀取信息映像存儲控制器，其特征在于所述PLC輸入端口與映像存儲模塊(I )包括PLC輸入端口(I)、輸入信號調(diào)理電路(2)、FPGA輸入端口(3)和η入η位出映像存儲器(4) ；PLC輸入端口(I)作為PLC外部輸入開關或器件的連接端與PLC輸入調(diào)理電路(2)的輸入端連接，PLC輸入調(diào)理電路(2)的輸出端與FPGA輸入端口(3)的一端連接，將PLC輸入端口(I)信息進行濾波、光電隔離和電平轉(zhuǎn)換；FPGA輸入端口(3)的另一端與高速輸入位信息控制模塊(III)的輸入端，η Λ η位出映像存儲器(4)的η位數(shù)據(jù)輸入端連接；所述η入η位出映像存儲器(4)的η位數(shù)據(jù)輸出端與位信息讀取控制模塊(IV)和數(shù)據(jù)傳輸控制模塊(V)連接；輸入采集命令輸入端與命令譯碼與操作地址信息模塊(II)連接；所述η入η位出映像存儲器(4)在輸入采集命令信號的作用下，將PLC輸入調(diào)理電路(2)輸出的信息通過FPGA輸入端口(3)存儲在η入η位出映像存儲器(4)中；所述η入η位出映像存儲器(4)所存儲的η位數(shù)據(jù)直接輸出到η位數(shù)據(jù)輸出端，上述η的取值范圍是η為64或32。
3.如權利要求I所述的PLC輸入采集與讀取信息映像存儲控制器，其特征在于所述命令譯碼與操作地址 信息模塊(II)包括模塊地址識別器(5)、命令寄存器(6)、操作特征譯碼器(7)、非門I (8)和與門I (9);模塊地址識別器(5)的模塊地址輸入端與系統(tǒng)地址總線連接，如果系統(tǒng)地址總線的地址值是本模塊的地址值，模塊地址識別器(5)輸出的CS信號為“O”，否則為“I”;模塊地址識別器(5)的CS信號輸出端與命令寄存器(6)的使能端和非門I (8)的輸入端連接； 命令寄存器(6)的復位端和非門I (8)的輸出端連接；命令信息輸入端與系統(tǒng)數(shù)據(jù)總線連接，接受系統(tǒng)發(fā)出的命令信息、m位X編號信息和3位X組值信息數(shù)據(jù)；寫入信號輸入端與系統(tǒng)WR信號連接；命令信息輸出端與操作特征譯碼器(7)的命令信息輸入端連接；!11位乂編號輸出端分別與高速輸入位信息控制模塊(III)，位信息讀取控制模塊(IV)和數(shù)據(jù)組合存儲模塊(VI)連接；3位X組值輸出端與數(shù)據(jù)組合存儲模塊(VI)連接；所述命令寄存器(6)被使能時，在系統(tǒng)WR從“I”一 “O”信號的作用下，將系統(tǒng)數(shù)據(jù)總線的命令信息，m位X編號信息和3位X組值信息存儲在命令寄存器(6);當非門I (8)輸出端為“O”，則復位命令寄存器(6)，命令寄存器(6)被復位時，命令信息輸出端為“000” ； 操作特征譯碼器(7)的命令信息輸入端與命令寄存器(6)的命令信息輸出端連接，獲得命令編碼信息；操作特征譯碼器(7)的5個命令輸出端分別與PLC輸入端口與映像存儲模塊(I )、高速輸入位信息控制模塊(III)、位信息讀取控制模塊(IV)、數(shù)據(jù)傳輸控制模塊(V)和數(shù)據(jù)組合存儲模塊(VI)連接，復位命令輸出端和與門I (9)的一個輸入端連接；當命令寄存器(6)被復位輸出為“000”時，則操作特征譯碼器(7)的5個命令輸出端所有的信號為“I” ；當命令寄存器(6)輸出為有效命令信息時，則操作特征譯碼器(7)的5個命令輸出端中有一個命令輸出端為“0”，其它4個命令輸出端為“I” ； 與門I (9)的另一個輸入端與系統(tǒng)復位信號輸入端連接；與門I (9)的輸出端作為命令譯碼與操作地址信息模塊(II)的復位命令輸出端與數(shù)據(jù)組合存儲模塊(VI)連接，上述m的取值范圍是:m為6或5。
4.如權利要求I所述的PLC輸入采集與讀取信息映像存儲控制器，其特征在于所述高速輸入位信息控制模塊(III)包括3-8譯碼器(10)、三態(tài)門組(11)、或門I (12)和三態(tài)門I (13) ;3-8譯碼器(10)的高速位信息讀取命令輸入端與命令譯碼與操作地址信息模塊(II)的高速位信息讀取命令輸出端連接；X編號3個編碼值輸入端與命令譯碼與操作地址信息模塊(II)的m位X編號低3位輸出端連接；8個譯碼值輸出端與三態(tài)門組(11)的8個控制端連接； 三態(tài)門組(11)的8個輸入端與PLC輸入端口與映像存儲模塊(I )的FPGA輸入端口(3)的8個端口連接；位信息輸出端與三態(tài)門I (13)的輸入端連接； 或門I (12)的一個輸入端與命令譯碼與操作地址信息模塊(II)的高速位信息讀取命令輸出端連接，另一個輸入端與系統(tǒng)的RD信號線連接；或門I (12)的輸出端與三態(tài)門I(13)的控制端連接； 三態(tài)門I (13)的輸出端與系統(tǒng)數(shù)據(jù)總線的DO位連接； 所述高速輸入位信息控制模塊(III)執(zhí)行高速位信息讀取命令，按照m位X編號低3位譯碼選通三態(tài)門組(11)對應的一個三態(tài)門，在系統(tǒng)RD信號的作用下，將PLC輸入端口與映像存儲模塊(I )的FPGA輸入端口( 3 )對應端口的位信息通過三態(tài)門組(11)的位信息輸出端傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位，上述m的取值范圍是:m為6或5。
5.如權利要求I所述的PLC輸入采集與讀取信息映像存儲控制器，其特征在于所述位信息讀取控制模塊(IV)包括η入4位出控制模塊(14)、4入I位出控制模塊(15)、或門II(16)和三態(tài)門II (17);η入4位出控制模塊(14)的η位數(shù)據(jù)輸入端與PLC輸入端口與映像存儲模塊(I )的η入η位出映像存儲器(4)的η位數(shù)據(jù)輸出端連接；4位數(shù)據(jù)輸出端與4入I位出控制模塊(15)的4位數(shù)據(jù)輸入端連接；4位數(shù)據(jù)輸出地址的輸入端與命令譯碼與操作地址信息模塊(II )的m位X編號高u位輸出端連接； 4入I位出控制模塊(15)的I位信息輸出端與三態(tài)門II (17)的輸入端連接；1位信息輸出地址的輸入端與命令譯碼與操作地址信息模塊(II)的m位X編號低2位輸出端連接； 或門II (16)的一個輸入端與命令譯碼與操作地址信息模塊(II)的位信息讀取命令輸出端連接，另一個輸入端與系統(tǒng)RD信號線端連接；輸出端和三態(tài)門II (17)的控制端連接； 三態(tài)門II (17)的輸出端與系統(tǒng)數(shù)據(jù)總線的DO位連接； 所述位信息讀取控制模塊(IV)執(zhí)行位信息讀取命令，η入4位出控制模塊(14)輸出m位X編號高u位所指定存儲單元的4位數(shù)據(jù)，4入I位出控制模塊(15)輸出m位X編號低2位所指定存儲位單元的位信息，在系統(tǒng)RD信號的作用下將m位X編號指定的位單元內(nèi)容傳輸?shù)较到y(tǒng)數(shù)據(jù)總線的DO位,上述n、m和u的取值范圍是n為64或32, m為6或5, u為4 或 3;當 η 為 64 時，m=6, u=4 ;當 η 為 32 時，m=5, u=3。
6.如權利要求I所述的一種PLC輸入采集與讀取信息映像存儲控制器，其特征在于所述數(shù)據(jù)傳輸控制模塊(V)包括地址與時序控制模塊(V A)、n入4位出存儲模塊(V B)、4入32位出存儲模塊(V C)和脈沖分配器(V D); 所述地址與時序控制模塊(V A)與η入4位出存儲模塊(V B)、4入32位出存儲模塊(V C)、脈沖分配器(V D)、命令譯碼與操作地址信息模塊(II)和數(shù)據(jù)組合存儲模塊(VI)連接；所述地址與時序控制模塊(V Α)在脈沖分配器(V D)產(chǎn)生的時序脈沖作用下完成η入4位出存儲模塊(V B)的數(shù)據(jù)讀出，4入32位出存儲模塊(V C)和數(shù)據(jù)組合存儲模塊(VI)數(shù)據(jù)寫入和復位的控制操作； 所述η入4位出存儲模塊(V B)還與PLC輸入端口與映像存儲模塊(I )的η入η位出映像存儲器(4)、4入32位出存儲模塊(V C)的4位數(shù)據(jù)輸入端和脈沖分配器(V D)的脈沖②輸出端連接；所述η入4位出存儲模塊(V B)存儲η位信息，η位信息以4位信息為一組組成4位數(shù)據(jù)的輸出存儲單元，當η取值為64，其4位一組數(shù)據(jù)存儲單元地址從0000Η—IlllH ;當η取值為32，其4位一組數(shù)據(jù)存儲單元地址從000Η— 11IH ； 所述4入32位出存儲模塊(V C)還與脈沖分配器(V D)的脈沖③輸出端和數(shù)據(jù)組合存儲模塊(VI)連接；所述4入32位出存儲模塊(V C)的4位一組數(shù)據(jù)存儲單元地址從000Η—IllH ； 所述脈沖分配器(V D)還與數(shù)據(jù)組合存儲模塊(VI)連接，脈沖分配器(V D)的時鐘脈沖輸入端與系統(tǒng)時鐘連接，啟動脈沖輸入端與命令譯碼與操作地址信息模塊(II)的輸入采集命令輸出端連接，循環(huán)啟動脈沖輸入端與脈沖分配器(V D)的脈沖⑦輸出端連接；所述脈沖分配器(V D)作為PLC輸入采集與讀取信息映像存儲控制器的寫入數(shù)據(jù)組合存儲模塊(VI)數(shù)據(jù)的內(nèi)部時序控制，在輸入采集命令信號的作用下啟動工作，按照時序輸出脈沖①，脈沖②，脈沖③，脈沖④，脈沖⑤，脈沖⑥，脈沖⑦；在脈沖⑦的作用下，循環(huán)輸出脈沖②，脈沖③，脈沖④，脈沖⑤，脈沖⑥，脈沖⑦，直到脈沖分配器(V D)被復位；所述地址與時序控制模塊(V A)包括初值地址計數(shù)器(18)、讀出地址計數(shù)器(19)、組號計數(shù)器(20)、寫入地址計數(shù)器(21)、數(shù)據(jù)組合存儲器地址計數(shù)器(22)、與門II (23)、與門111(24)、與門IV(25)、非門 II (26)、非門 111(27)、或門 111(28)、或門IV(29)、或門 V (30)和或門VI(31);初值地址計數(shù)器(18)的復位信號輸入端和與門IV(25)的輸出端連接，計數(shù)脈沖輸入端和或門III (28)的輸出端連接，初值地址計數(shù)器(18)的u位計數(shù)初值輸出端與讀出地址計數(shù)器(19)的u位計數(shù)初值輸入端連接； 讀出地址計數(shù)器(19)的復位信號輸入端和與門IV(25)的輸出端連接，預置脈沖輸入端和或門IV (29)的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接；讀出地址計數(shù)器(19)的4位數(shù)據(jù)的u位地址輸出端與η入4位出存儲模塊(V B)的輸入4位數(shù)據(jù)的u位地址輸入端連接； 組號計數(shù)器(20)的復位信號輸入端和與門II (23)的輸出端連接，計數(shù)脈沖輸入端與脈沖②輸出端連接，組號計數(shù)器(20)的計數(shù)溢出輸出端和非門(26)的輸入端連接，組號計數(shù)器(20)的計數(shù)溢出值為08H ； 寫入地址計數(shù)器(21)的復位輸入端和與門111(24)的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接，寫入地址計數(shù)器(21)的3位寫入4位數(shù)據(jù)地址輸出端與4入32位出存儲模塊(V C)的4位數(shù)據(jù)地址輸入端連接； 數(shù)據(jù)組合存儲器地址計數(shù)器(22)的復位輸入端和與門IV(25)的輸出端連接，計數(shù)脈沖輸入端與脈沖⑤輸出端連接，計數(shù)溢出輸出端和非門(27)的輸入端連接，數(shù)據(jù)組合存儲器地址計數(shù)器(22)的輸入32位數(shù)據(jù)的s位地址輸出端與數(shù)據(jù)組合存儲模塊(VI)的輸入32位數(shù)據(jù)的s位地址輸入端連接，數(shù)據(jù)組合存儲器地址計數(shù)器(22)的計數(shù)溢出值為wH ； 與門II (23)的二個輸入端分別和與門IV (25)及或門V (30)的輸出端連接； 與門111(24)的二個輸入端分別和與門IV(25)及或門IV(29)的輸出端連接； 與門IV(25)的二個輸入端分別和命令譯碼與操作地址信息模塊(II)的輸入采集命令輸出端及或門VI(31)的輸出端連接，與門IV(25)的輸出端作為模塊復位信號，當模塊復位信號為“O”時，復位初值地址計數(shù)器(18)、讀出地址計數(shù)器(19)、組號計數(shù)器(20)、寫入地址計數(shù)器(21)和數(shù)據(jù)組合存儲器地址計數(shù)器(22)； 非門II (26)的輸出端和或門111(28)的一個輸入端、或門IV(29)的一個輸入端及或門V(30)的一個輸入端連接；非門II (26)的輸出作為組號計數(shù)器(20)的計數(shù)溢出信號； 非門111(27)的輸出端和或門VI(31)的一個輸入端連接； 或門111(28)的另一個輸入端與脈沖③輸出端連接，或門111(28)的輸出端還與4入32位出存儲模塊(V C)的復位信號輸入端連接； 或門IV(29)的另一個輸入端與脈沖④輸出端連接； 或門V (30)的另一個輸入端與脈沖⑤輸出端連接； 或門VI(31)的另一個輸入端與脈沖⑥輸出端連接，或門VI(31)的輸出端還與脈沖分配器(V D)的復位等待啟動信號輸入端連接，上述n、U、s和w的取值范圍是η為64或.32，u 為 4或 3，s 為 7 或6，w為 79 或39 ;當 η 為 64 時，m=6，u=4，s=7，w=79 ;當 η 為 32 時，m=5，u=3，s=6，w=39。
7.如權利要求I所述的PLC輸入采集與讀取信息映像存儲控制器，其特征在于所述數(shù)據(jù)組合存儲模塊(VI)包括數(shù)據(jù)組合存儲器(32)、-1計數(shù)器(33)和或門VIK34);數(shù)據(jù)組合存儲器(32 )輸入32位數(shù)據(jù)的s位地址輸入端與數(shù)據(jù)組合存儲器地址計數(shù)器(22 )的輸入32位數(shù)據(jù)的s位地址輸出端連接，32位數(shù)據(jù)輸入端與4入32位出存儲模塊(V C)的32位數(shù)據(jù)輸出端連接，數(shù)據(jù)寫入信號輸入端與脈沖④輸出端連接，32位輸出數(shù)據(jù)地址的低3位地址輸入端A2 Al AO與-I計數(shù)器(33)的計數(shù)輸出端連接，32位輸出數(shù)據(jù)地址的高u位地址輸入端和命令譯碼與操作地址信息模塊(II)的m位X編號高u位的輸出端連接，η取值為.64，u=4，其高4位地址輸入端為Α6 Α5 Α4 A3 ；η取值為32，u=3，其高3位地址輸入端為A5A4 A3 ;數(shù)據(jù)讀出信號輸入端和或門VIK34)的輸出端連接；數(shù)據(jù)組合存儲器(32)的32位數(shù)據(jù)輸出端與系統(tǒng)數(shù)據(jù)總線連接，復位信號輸入端與命令譯碼與操作地址信息模塊(II)的復位命令輸出端連接； -I計數(shù)器(33)的計數(shù)值輸入端與命令譯碼與操作地址信息模塊(II)的3位X組值輸出端連接，-I計數(shù)脈沖輸入端與命令譯碼與操作地址信息模塊(II)的數(shù)據(jù)讀取命令輸出端連接； 或門νπ(34)的二個輸入端分別和命令譯碼與操作地址信息模塊(II)的數(shù)據(jù)讀取命令輸出端及系統(tǒng)RD信號連接，上述n、m、u和s的取值范圍是n為64或32，m為6或5，u為.4 或 3, s 為 7 或 6 ;當 η 為 64 時，m=6, u=4, s=7 ;當 η 為 32 時，m=5, u=3, s=6。
8.如權利要求6所述的PLC輸入采集與讀取信息映像存儲控制器，其特征在于在命令譯碼與操作地址信息模塊(II)的輸入采集信號的作用下，所述數(shù)據(jù)傳輸控制模塊(V)的初值地址計數(shù)器(18)、讀出地址計數(shù)器(19)、組號計數(shù)器(20)、寫入地址計數(shù)器(21)及數(shù)據(jù)組合存儲器地址計數(shù)器(22)被復位并啟動脈沖分配器(V D)工作； 當輸出脈沖①時 η位入4位出存儲模塊(V B)的η位數(shù)據(jù)寫入信號有效，將η入η位出映像存儲器(4)的η位數(shù)據(jù)寫入η位入4位出存儲模塊(V B)中； 當輸出脈沖②時 η入4位出存儲模塊(V B)的4位數(shù)據(jù)讀出信號有效，按照讀出地址計數(shù)器(19)輸出的輸入4位數(shù)據(jù)的u位地址值將4位數(shù)據(jù)傳輸?shù)?入32位出存儲模塊(V C)的4位數(shù)據(jù)輸入端； 組號計數(shù)器(20)加1，即K值+1 ; 當輸出脈沖③時 .4入32位出存儲模塊(VC)的4位數(shù)據(jù)寫入信號有效，按照寫入地址計數(shù)器(21)輸出的3位寫入4位數(shù)據(jù)地址值將4位數(shù)據(jù)寫入到4入32位出存儲模塊(V C); 如果組號計數(shù)器(20)的計數(shù)值為08Η發(fā)出溢出信號時，初值地址計數(shù)器(18)加1，即進入下一組Y編號首地址，復位4入32位出存儲模塊(V C)，使得32位存儲單元全部為“O”； 當輸出脈沖④時 數(shù)據(jù)組合存儲器(32)的32位數(shù)據(jù)寫入信號有效，按照數(shù)據(jù)組合存儲器地址計數(shù)器(22)輸出s位的32位數(shù)據(jù)地址值將4入32位出存儲模塊(V C)輸出的32位數(shù)據(jù)寫入數(shù)據(jù)組合存儲器(32); 如果組號計數(shù)器(20)的計數(shù)值為08Η發(fā)出溢出信號時，向讀出地址計數(shù)器(19)發(fā)出預置脈沖，將初值地址計數(shù)器(18)輸出的計數(shù)初值預置到讀出地址計數(shù)器(19)，使得讀出地址計數(shù)器(19)輸出u位地址的值為計數(shù)初值，復位寫入地址計數(shù)器(21)； 當輸出脈沖⑤時 寫入地址計數(shù)器(21)加I，讀出地址計數(shù)器(19 )加I，數(shù)據(jù)組合存儲器地址計數(shù)器(22 )加I ; 如果組號計數(shù)器(20)的計數(shù)值為08H發(fā)出溢出信號時，復位組號計數(shù)器(20)； 當輸出脈沖⑥時 如果數(shù)據(jù)組合存儲器地址計數(shù)器(22)的計數(shù)值為wH發(fā)出溢出信號時，復位初值地址計數(shù)器(18)，讀出地址計數(shù)器(19)，組號計數(shù)器(20)，寫入地址計數(shù)器(21)，數(shù)據(jù)組合存儲器地址計數(shù)器(22)和脈沖分配器(V D); 當輸出脈沖⑦時 循環(huán)啟動脈沖分配器(V D)，脈沖分配器(V D)發(fā)出脈沖②信號，上述n、u、s和w的取值范圍是n為64或32，u為4或3，s為7或6，w為79或39 ;當η為64時，m=6，u=4，s=7, w=79 ;當 n 為 32 時，m=5, u=3, s=6, w=39。
全文摘要
一種PLC輸入采集與讀取信息映像存儲控制器，包括PLC輸入端口與映像存儲模塊，命令譯碼與操作地址信息模塊，高速輸入位信息控制模塊，位信息讀取控制模塊，數(shù)據(jù)傳輸控制模塊，數(shù)據(jù)組合存儲模塊；該控制器應用FPGA設計硬連接控制電路，在輸入采集命令的作用下啟動脈沖分配器發(fā)出內(nèi)部時序脈沖，數(shù)據(jù)傳輸控制模塊在內(nèi)部時序脈沖控制下自主完成4位一組輸入數(shù)據(jù)的所有數(shù)據(jù)的組合，按照順序存儲在數(shù)據(jù)組合存儲器中；PLC用戶程序執(zhí)行位輸入位信息讀取、高速位信息讀取和數(shù)據(jù)讀取命令過程中，1個WR信號寫入命令和輸入元件X編號和X組值；1個RD信號將選中的位信息或選中的數(shù)據(jù)發(fā)送到系統(tǒng)數(shù)據(jù)總線，提高了PLC執(zhí)行指令序列的速度。
文檔編號G06F13/16GK102929814SQ201210443730
公開日2013年2月13日 申請日期2012年11月8日 優(yōu)先權日2012年11月8日
發(fā)明者蔡啟仲, 李克儉, 陳文輝, 余玲, 張煒, 蔣玉新, 劉瑞琪 申請人:廣西工學院